计算机组成原理实验指导.pdf

《计算机组成原理实验指导.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理实验指导.pdf（87页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计 算 机 组 成 原 理实 验 指 导 书计算机组成原理课程组湖南工程学院计算机与通信学院i录 计算机组成原理实验教学大纲.3实 验 一 运 算 器 实 验.61、算术逻辑运算实验.62、移位运算实验.103、进位控制实验.134、并行加法器设计实验.155、阵列乘法器设计实验.22实验二 存储器实验.241、静态随机存储器实验.242、先进先出(FIFO)存储器实验.27实验三微控制器实验.30实验四 总线控制实验.37实验五 基本模型机设计与实现.39附 录 1 CMPP软件使用说明.45附录2：TDCM+系统介绍.592.1 TDN-CM+系统概述.592.2 TDN-CM+系统的配置

2、与安装.602.3 TDN-CM+系统硬件环境.632.4 TDN-CM+系统常见故障的分析及处理.81附录3 实验用芯片介绍.822 计算机组成原理实验教学大纲课程代码：课程性质：非独立设课 课程分类：专业课程实验学分：实验学时：14学时适用专业：计算机科学与技术 开课单位：计算机与通信学院一、实验教学目标本课程是计算机学科的一门专业基础实验课，它的目的是使学生了解计算机系统的硬件和软件构成方法，掌握其硬件系统中运算器、控制器、存储器、输入设备和输出设备的实现方法。培养学生分析和设计计算机各部件的能力，特别是动手能力，使学生做到理论与实践相结合、硬件与软件相结合，逐步达到能运用理论知识设计一

3、些性能良好的指令系统，提高自行设计、调试、分析问题和解决问题的能力。二、主要仪器设备名称T D N C M+计算机组成原理实验教学系统、高挡微型计算机。三、实验基本要求本课程要做6个以上的实验，范围涉及计算机的5大部件，既有验证实验，又有综合实验。要求学生必须做好实验前的预习准备，包括弄懂各项实验的实验原理，熟悉各项实验中相关的理论知识，掌握对设计方法，制定实验步骤和记录格式。在实验中学会使用相关仪器设备进行实验测试、观察和分析实验现象、排除实验故障的正确方法。记录实验结果，编写实验报告。每学期实验课程结束后进行实验课程的考核。四、实验项目设置与内容主要内容：1、运算器部件实验：包括算术运算和

4、逻辑运算、进位控制、移位运算、并行加法。32、存储器部件实验：包括存储器的读写操作和先进先出（F I F O）存储器。3、控制器部件实验：包括微程序和时序技术。4、总线控制实验：包括传输控制技术。5、基本模型机设计实验：包括微指令设计技术和指令系统的设计技术。序号实验名称内容提要实验学时每组人数实验类型开出要求1运算器部件实验包括算术运算和逻辑运算、进位控制、移位运算、并行加法42验证必做2存储器部件实验包括存储器的读写操作和先进先出（F I F O）存储器22验证必做3控制器部件实验包括微程序和时序技术22设计必做4输入输出设备实验包括传输控制技术22设计选做5整机系统设计包括微指令设计技术

5、和指令系统的设计技术42设计必做五、实验考核实验考核部分占课程总成绩的比例为：2 0%o六、教材及主要教学参考书陈华光主编，计算机组成与结构，北京：机械工业出版社，2 0 1 0.Lmwim十算机组成原理教学实验系统实验指导书，西安唐都科教仪器公司王爱英主编，计算机组成与结构（第三版），北京：清华大学出版社，2 0 0 1.2,4注意事项1.使用前后均应仔细检查主机板，防止导线、元件等物品落入装置内导致线路短路、元件损坏。2.电源线应放置在机内专用线盒中。3.注意系统的II常维护，经常清理灰尘和杂物。4.电源关闭后，不能立即重新开启，关闭与重新开启之间至少应有30秒间隔。5.注意排线连接方式，

6、排线由组有颜色的导线组成，相同颜色（如红色）应接相应位（都接低位）。5实 验 一 运 算 器 实 验1、算术逻辑运算实验一、实验目的1 .掌握简单运算器的数据传送通路。2 .验证运算功能发生器（7 4 LS 1 8 1）的组合功能。二、实验原理实验中所用的运算器数据通路如图L 1T所示。其中运算器山两片7 4 LS 1 8 1 以并/串形式构成8位字长的A LU 运算器的输出经过一个三态门（7 4 LS 2 4 5）和数据总线相连，运算器的两个数据输入端分别由两个锁存器（7 4 LS 2 7 3）锁存，锁存器的输入连至数据总线，数据开关（IN P U T D E V IC E）用来给出参与运算

7、的数据，并经过一三态门（7 4 LS 2 4 5）和数据总线相连，数据显示灯（B U S U N IT）已和数据总线相连，用来显示数据总线内容。图 1.1-1 中已将用户需要连接的控制信号用圆圈标明（其他实验相同，不再说明），其中除T,为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至“W/R U NI T”的相应时序信号引出端，因此，在进行实验时，只需将“W/RU NI T”的 T,接 至“STA TE U NI T”的微动开关K K 2 的输出端，按动微动开关，即可获得实验所需的单脉冲，而 S3、Sz、Si、So、G、M、LD D Ri,LD D Rz、A LU B、SW B

8、各电平控制信号用 SW I TC H U NI T中的二进制数据开关来模拟，其中&、A LU B、SW B为低电平有效，LD D R、LD D R?为高电平有效。三、实验仪器TD N-C M+计算机组成原理教学实验系统一台，排线若干。四、实验步骤（1）按 图 1.1-2 连接实验线路，图中将用户需要连接的信号线用小圆圈标明。仔细查线无误后，接通电源。（2）用二进制数码开关向D R1 和 D R2 寄存器置数。具体操作步骤图示如下：“A LU-B=1、C L1)DR1=1数据开关(01100101)-三态门-寄存器DR1(01100101)-数据开关(10100111)-寄存器DR2(10100

9、111)LDDR1=0SW-B=0A 用输入开关向暂存器D R1LDDR2=0LDDR2=1置耙拨动输入开关形成二进制数0 1 1 0 0 1 0 1（或其它数值）。（数据显示灯亮为0,火为1）。使SW I TC H U NI T单元中的开关SW-B=0（打开数据输入三态门）、A LU-B=1 （关闭A LU 输出三态门）、LD D R1=1、LD D R2=0 o6图L IT 运算器数据通路图图1.1-2 实 验 接 线 图7按动微动开关K K 2,则将二进制数0 1 1 0 0 1 0 1 置入D R 1 中。B 用输入开关向暂存器D R 2 置数。拨动输入开关形成二进制数1 0 1 0

10、0 1 1 1 （或其它数值）。SW-B=0、A LU-B=1 保持不变，改变 LD D R1、LD D R2,使 LD D R1=O、LD D R2=1。按动微动开关K K 2,则将二进制数1 0 1 0 0 1 1 1 置入D R 2 中。检 验 D R1 和 D R2 中存的数是否正确，具体操作为：关闭数据输入三态门（SW-B=1）,打开A LU 输出三态门（A LU-B=0）,当置S3、S2、S k SO、M 为 1 1 1 1 1 时，总线指示灯显示D R1 中的数，而置成1 0 发1 时总线指示灯显示D R2 中的数。（3）验 证 7 4 LS1 81 的算术运算和逻辑运算功能（采

11、用正逻辑）将 SW-B=1、A LU-B=O保持不变。在给定D R1=6 5、D R2=A 7 的情况下，改变S3、S2、SK S O、M、C n 的数值，并观察总线显示灯显示的结果，填入下表中。并按表1.1-2 进行验证。五、分析整理实验数据，写出实验报告。六、思考题将实验数据和理论分析进行比较、验证。分析产生错误的原因。表 1.1-1D R1 D R2S3 S2 SI S0M=0 （算术运算）M 二 1C n=l 无进位C n=0 有进位逻辑运算6 5A 70000 F=(6 5)F =(6 6)F=(9A)6 5A 70001 F=(E 7)F =(E 8)F =(1 8)6 5A 70

12、010 F=(7 D)F =(7 E)F 二(82)0011 F=()F 二()F =()0100 F=()F 二()F 二()0101F=()F 二()F 二()0110 F=()F 二()F =()0111 F=()F =()F =()1000 F=()F =()F =()1001 F=()F 二()F =()1010 F=()F 二()F =()1011 F=()F =()F 二()1100 F=()F =()F 二()1101 F=()F 二()F 二()1110 F=()F 二()F 二()1111F二()F =()F =()8表1.1-2 74LS181的逻辑功能表输入为A和B,输

13、 出 为F,为正逻辑:S3 S2 SI SOM=0（算术运算）Cn=l（无进位）Cn=0（有进位）M=l（逻楫运算）0000F=AF=A 加 1FA000 1F=A+BF=(A-B)力 口 1F=A-B00 10F=A+BF=（A一 函 力 口 1F=AB00 11F=0 减 1F=0F=00 100F=A 力 口 ABF=A加 疝 加1F=AB0 10 1F=AB 力 口(A+B)F=AB 力 口(A-B)力 口 1F=B0 110F=A减B减1F=A 减 BF=Ae B0 111F=AB 减 1F=ABF=AB1000F=A 力 口 ABF=A加AB加1F=A+B100 1F=A 力 口

14、BF=A 力 口 B 力 口 1F=AeB10 10F=AB 力 口（A西）F=AB加(A+百)加1F=B10 11F=AB 减 1F=ABF=AB1100F=A 力 口 AF=A加A加1F=1110 1F=A 加(A+B)F=A 加(A+B)加 1F=AJB1110F=A 加(A-)F=A加(Ae)加1F=A+B1111F=A 减 1F=AF=A92、移位运算实验一、实验目的验证移位控制的组合功能。二、实验原理移位运算实验原理如图L 2T 所示，使用了一片7 4 LS2 9 9 作为移位发生器，其中输入/输出端以排针方式和总线单元连接。2 9 9 B 信号控制其使能端，T，时序为其时钟脉冲，

15、实验时将“W/R U N IT”中的T，接至“STA TEU N IT”中的KK2 单脉冲发生器，山SO、SI、M 控制信号控制其功能状态，其列表如下：图1.2-1 移位运算实验原理图2 9 9 BS 1S 0M功 能000任 意保 持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任 意11任 意装 数10移位运算实验原理如图1.2-1 所示，使用了一片7 4 LS2 9 9 作为移位发生器，其输入/输出端以排针方式和总线单元连接。2 9 9 B信号控制其使能端，T”时序为其时钟脉冲，实验时将“W/R U N IT”中的T,接 至“STA TEU N IT”中的K

16、K2 单脉冲发生器,由SO、SI、M 控制信号控制其功能状态，其列表如下:2 9 9 BS 1S 0M功 能000任 意保 持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任 意11任 意装 数三、实验仪器TD N-C M+计算机组成原理教学实验系统一台，排线若干。四、实验步骤(1)按 图 L 2-2 连接实验线路，仔细查线无误后接通电源。图1.2-2实验接线图II(2)移位操作:置 数，具体步骤如下:数据开关(01101011)4三 态IJ.SW-B=O S 0=1 1 (SW-B=1S 1=1T 4=_ r r置数(01101011)4三 态IJ.移 位，参照

17、上表改变S。.S-M、299B的状态，按动微动开关KK2,观察移位结果，填入下表中。五、分析整理实验数据，写出实验报告299BS 1S 0M移位结果000任 意0100010100100011六、思考题1.算出若置数10101010,进位分别为1或 0 时，执行3 次不带进位左移和3 次带进位左移的结果。并和实验所得结果进行比较验证。123、进位控制实验一、实验目的(1)了解带进位控制的运算器的组成结构。(2)验证带进位控制的运算器的功能。二、实验原理图 1.3-1 所示为进位锁存及其显示电路。运算器最高位进位输出C n+4 连接到一个锁存器(用7 4 LS7 4 实现)的输入端D,锁存器控制

18、端的控制信号A R 必须置为低电平，当 T 4 脉冲来到时，进位结果就被锁存到进位锁存器中了，发光二极管这时显示为“灭二同时也将本次的进位输出结果带进了下次的运算中，作为下次运算的进位输入。图 1.3 T 进位锁存及其显示电路三、实验仪器TD N-C M+计算机组成原理教学实验系统一台，排线若干。四、实验步骤(1)按 图 1.3-2 连接实验电路并检查无误。(2)打开电源开关。(3)用输入开关向暂存器D R 1 和 D R 2 置数，方法同前。13(4)关闭数据输入三态门(SW-B=1),打开A LU 输出三态门(A LU-B=O),并使LD D R 1=O、LD D R 2=0,关闭寄存器打

19、入控制门。(5)对进位标志清零。实验板上“SW ITC H U N IT单元中的C L R 开关为标志C Y、ZI 的清零开关，它为零状态时是清零状态，所以将此开关做1 0 1操作，即可使标志位清零。注意：进位标志指示灯CY亮时表示进位标志为“0 ”，无进位；标志指示灯CY灭时表示进位为“1 ”，有进位。(6)验证带进位运算及进位锁存功能。使 C n=l,A R=0,进行带进位算术运算。例如做加法运算，使 A LU-B R,S3 S2 SI SO M 状态为1 0 0 10,此时数据总线上显示的数据为D R 1 加D R 2 加当前进位标志的和，但这时的进位状态位还没有打入进位锁存器中，它是要

20、靠T 4 节拍来打入的。这个结果是否有进位产生，则要按动微动开关K K 2,若进位标灯亮，则无进位，反之则有进位。因做加法运算时数据总线一直显示的数据为D R1+D R2+C Y,所以当有进位输入到进位锁存器后，总线显示的数据将为加上当前进位锁存器中锁存的进位位的结果。图 1.3-2144、并行加法器设计实验一、实验目的(1)掌握并行加法器的原理及其设计方法。(2)熟悉C P U)应用设计及E D A 软件的使用。二、实验原理本节实验使用大规模可编程逻辑器件M A X I I E P M 570 T 1 0 0 C 5来设计实现一个4 位的并行进位加法器。传统的数字系统设计只能是通过设计电路板

21、来实现系统功能，而采用可编程逻辑器件，则可以通过设计芯片来实现系统功能。从而有效地增强了设计的灵活性，提高了工作效率。并能够缩小系统体积，降低能耗，提高系统的性能和可靠性。对该器件的逻辑系统设计是通过使用硬件描述语言或原理图输入来实现的,硬件描述语言有A B E L,V HD L 等多种语言，本节实验是使用原理图输入来进行编程的。下面是一个用原理图输入设计个四位并行加法器加法器的例子。该加法器采用并行进位，有两组四位加数 A 3A O、B 3B 0输入，四位本地和F 3F 0 输出，一个低位进位C O 输入及一个本地进位CY输出。系统采用Q uartus I I 软件来对可编程逻辑器件M A

22、X H E P M 570 T 1 0 0 C 5进行编程设计实验。Q uartus I I 可采用原理图或硬件描述语言来进行设计输入，并能对所设计的数字电子系统进行功能仿真和时序仿真。其编译器是此软件的核心，它能进行逻辑优化，并将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。该软件支持多种可编程逻辑器件。三、实验仪器(1)T D N-C M+计算机组成原理教学实验系统-台，排线若干。(2)PC微机一台。四、实验步骤(1)如 图 1.4-1 所 示,运 行 Q uartus I I 软件。(2)选择菜单F i l e N e w P ro j e c t W i z ar

23、d,如 图 1.4-2 所示，建立一个新工程。出现如图1.4-3 所示N e w P ro j e c t W i z ard 对话框界面。(3)点 击“N e xt”出现如图1.4-4所示的A D D E RF IL E 对话框界面,在F IL E N A M E 栏中输入 A D D E R”。(4)点 击“N e xt”出现如图1.4-5所示的器件设置对话框界面，选 择 C P L D 开发板使用的MA XI I 系列E PM57 0T 100C 5芯片，一直点击“Ne x t”按钮，完成新工程的建立。(5)建立新工程后，选择菜单F i l e Ne w,弹出如图1.4-6 所示的新建设

24、计文件选择窗口。创建图形设计文件，选择图 1.4-6 所示对话框中的 D e v i ce D e s i g n F i l e s 页下的 B l o ck D i ag r am/S ch e m at i c F i l e”；若要创建VH D L描述语言设计文件则可选择图1.4-6 所示对话框中“D e v i ce D e s i g n F i l e s”页下的“VH D L F i l e”。选择好所需要的设计输入方式后点击“0K”按钮，打开图形编辑器界面。15季口尔QUARTUS 1 1V e r s i o n A.2Q M AFtua.1 1C(Ill-X/X717X7

25、7r lliTC4!C A T，图 1.4-1运行 Quartus II软件界面D B*.0$QnNv hrjcnCtrHJf*BVVi I?rojct图 1.4-3 New Project Wizard 对话框界面Cvat L 地图1.4-2建立新工程向导(6)选 择File Save A s菜单，在 如 图1.4-7所示的文件保存对话框中，将创建的图形设计文件的名称保存为工程顶层文件名称。(7)在图形编辑器窗口中双击鼠标左键或选择菜单“Edit Insert Symbol”,弹出如图1.4-8所示的Symbol对话框界面。16图1.4-4 A D D F I LE 对话框界面le t Ft

26、o ject V iititfi F ta lly I P rv ic t Set t i m0】冈Sited tv vd drwem wart to，gd kv ocnAhvifi j ai-1 09hU e i皿9LVHLROW I/O13-c oWLVHLRow if1 JHiv mRow(/O2 2 _g w _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _图 1.4-11 Assignment Editor 窗口(13)引脚分配完成后，选 择 T o o l s C o m pi l e r T o o l 菜单，在 如 图 1.4 T 0 所示的编

27、辑工具界面中点击“S t ar t”按钮，对此工程进行逻辑分析、综合适配、时序分析等。完成后可选择A s s i g n m e n t s T i m i n g C l o s u r eF l o o r pl an 菜单，观察引脚分配的结果。经过编辑后会生成可以配置到C PLD 的 POF 文件，此时就可以将设计配置到芯片中。(14)使用T D NYM+实验系统及C PLD 开发板，如 图 1.4 T2 所示进行实验接线，将下载电缆插入C PLD 开发板的J T A G 下载接口中。仔细检查确保接线无误后打开电源。205VGNDIfFJ-JD7一IiiD(JL-T-INPUT DEVI

28、CESW-EVCC GND1016 104i108loo 18106CPLD UNIT 1 0 51030 0-0 o-o o-B7B3B2BlBOBUS UNITSWB ARSWITCH UNIT图L4 1 2并行加法器实验接线图(15)在 Qu a r t u s I I 软件中，选 择 T o o l s P r o g r a m m e r 菜单，出现如图1.4-1 3 所示的编程配置界面。点 击“A d d F il e”按钮添加需要配置的P O F 文 件,选 中 P r o g r a m/C o n f ig u r e,点 击“S t a r t”按钮就可以对芯片进行配置。

29、Y，*Ervjaa*A*FKwaaatn*tla(indmrD W S力-。匕眇忸 AMn bcil I A”*。4 UxnpMmn H(n*Fw A M AaoO*ic 1 UfW O O X D*)GftAtMH*W M d0w*.二l_1Oinani FXI_1s u n rrw.5 OC*11(：u*4 t J c，4 Ai(I4oc，飞 入 E.in i。入 屈。入“aanna 人 Qc4i3nr 人 由rot 7，v Hal,.”FlCM*NN图1.4-13编程配置界面(1 6)配置完成后拨动开关单元，使 S W-B 为低电平(开关向上)，改 变 I N A、I N B 的输入观察

30、输出结果证明设计是否正确。215、阵列乘法器设计实验一、实验目的(1)掌握乘法器的原理及其设计方法。(2)熟练应用C P L D 设计及E D A 操作软件。二、实验原理本实验用C P L D 来设计一个4X4位乘法器，其算式如下：a2b2alblaObOXa3b3a3b0(10)a2b0(6)alb0(3)aObO(l)a3bl(13)a2bl(9)albl(5)aObl a3b2(15)a2b2(12)alb2(8)a0b2(4)+a3b3(16)a2b3(14)alb3(ll)a0b3(7)p7 p6 p5 p4 p3P2plpo三、实验仪器(1)T D N-C M+计算机组成原理教学实

31、验系统一台，排线若干。(2)PC微机一台。四、实验步骤(1)根据上述乘法的逻辑原理设计原理图。(2)编辑、编译和下载。使用Qu a r t u s I I 软件编辑原理图并进行编译，然后打开实验系统电源，将生成的P O F 文件下载到MA X I IE P M5 70T 1 00C 5 中去。(3)连接实验电路。按 图 1.5-1 连接实验电路。(4)给定操作数，观察乘法器输出将 S W I T C H UN I T 单元中的S W-B、A R 开关置为低电平状态。在 I N P UT D E V I C E 单元中的8个开关的高4位为乘数A,低四位为被乘数B,而相乘的结果将在O UT P U

32、T D E V I C E 单元中的数码管中以卜六进制形式显示。给A和 B置不同的数，观察相乘的结果。22图1.51 阵列乘法器接线图23实验二存储器实验1、静态随机存储器实验一、实验目的掌握静态随机存储器RA M的工作特性及数据的读写方法。二、实验原理实验所用的半导体静态存储器电路原理如图2.1 1所示，实验中的静态存储器由一片6 1 1 6 （2 K X 8）构成，其数据线接至数据总线地址线由地址锁存器（74 L S 2 73）给出。地址灯A D O A D 7与地址线相连，显示地址线内容。数据开关经一三态门（74 L S 2 4 5）连至数据总线,分别给出地址和数据。因地址寄存器为八位，

33、接入图2.1 1存储器实验原理图6 116 的地址A 7 A 0,而高三位A 8A 10接地，所以其实际容量为2 5 6 字节。6 116 有三个控制线：C E （片选线）、0E （读线）、W E （写线）。当片选有效（C E=O）时,0E=0时进行读操作,W E=O 时进行写操作。本实验中将0E 常接地，在此情况下，当C E=O,W E=O 时进行读操作，C E=O、W E=1时进行写操作，其写时间与A脉冲宽度一致。实验时将T 3 脉冲接至实验板上时序电路模块的 T S 3 相应插孔中，其脉冲宽度可调，其它电平控制信号由“S W I T C H UN I T”单元的二进制开关模拟，其 中 S

34、 W B为低电平有效，L D A R 为高电平有效。三、实验仪器T D N C M+计算机组成原理教学实验系统一台，排线若干。四、实验内容及步骤形成时钟脉冲信号/,具体连线方法和操作步骤如下：接通电源，用示波器接入方波信号源的输出插孔H24,调节电位器用，使 H 2 4 端输出实验所期望的频率的方波。将时序电路模块中的d）和 H 2 3 排针相连。在时序电路模块中有两个二进制开关“S T O P”和“S T E P”，将“S T O P”开关置为“R UN”状态、“S T E P”开关置为“E X E C”状态时，按动微动开关S T A R T,则 A输出为连续的方波信号，此时调节电位器 W

35、1,用示波器观察，使 T S 3 端输出实验要求的脉冲信号。当“S T O P”开关置为“R UN”状态、“S T E P”开关置24为“STEP”状态时，每按动一次微动开关START,则 T3输出一个单脉冲，其脉冲宽度与连续方式相同。关闭电源。按 如 下 图 2.1-2连接实验线路，仔细查线无误后接通电源。由于存储器模块内部的联线已经接好，因此只需完成实验电路的形成、控制信号模拟开关、时钟脉冲信号T:;与存储模块的外部连接。图2.12实验连线图(3)给存储器的00、01、02、03、04地址单元中分别写入数据11、12、13、14、1 5,具体操作步骤如下：(以向 0 号单元写入11为例)2

36、5依次读出第00、01、02、03、0 4 号单元中的内容，记录上述各单元中的内容是否与前面写入的一致。具体操作步骤如下：（以从。号单元读出11数据为例）数据开关(00000000)S W B=1三态门地址寄存器A R(00000(X)0)-存储器R A M(00010001)S W B=0、C E 二 1/S W B =0、C E=1L D A R=1I T二 L J厂 S W B=1C E=0 W E=0L D A R=0五、整理实验数据，写出实验报告六、思考题若存储器的10、20、30、40单元中分别写入51、62、73、8 4,该如何操作。262、先进先出(FIFO)存储器实验一、实验

37、目的了解及掌握先进先出(F I F O)存储器的工作特性及其读写方法。二、实验设备T D N-C M+计算机组成原理教学实验系统一台，排线若干。三、实验内容(1)实验原理本实验本实验用M A X H E P M 5 7 0T 100C 5 芯片来实现一个简单的8位 X4的 F IF O。其各信号的功能为：EM P T Y R S T -F U L L ID O ID 7 F IF O W R图2.21信号引脚其各信号的功能为：EM P T Y：F IF O 存储器为空标志，高电平有效。F U L L：F IF O 存储器满标志，高电平有效。R ET：清 F IF O 存储器为空。F IF O

38、W R：F IF O 存储器写入信号，低电平有效。F IF O R D：F IF O 存储器读信号，低电平有效。ID O ID 7：F IF O 存储器输入数据线。0 D 0 0 D 7：F IF O 存储器读出数据线。四、实验步骤1 编写c pld 芯片设计程序按照上述功能要求及管脚说明，进 行 C P L D 芯片设计，首先设计F IF O 单元模块，然后新建一个文件，选择 B loc k D i a g ra m/S c h e ma ti c F i le 设计方式,如图2.2-2 构建设计文件。2 .编译所设计的程序，并将生成的P O F 文件下载至M A X II EP M 5 7

39、 0 T 1 0 0 C 5 中。3 .按图2.2-3 实验连线图接线。注 意 1 0 2 与 L ED-B 及 1 0 与 W/R 的连线，必须通过EX U N IT 单元进行转接。EX U N IT 单元中在同一行的各个针是等电位的。4 .实验操作步骤接线图中0 0 1、0 0 2、0 0 EK 0 0 E2、O O EEU 0 0 EE2 是六个观察记数的指示灯，其 中 0 0 1、0 0 2 是写信号记数，0 0 E1,0 0 E2 是读信号记数，0 0 EEl、0 0 EE2 是 F IF 0 中的数据个数。L ED U N IT 单元中的(L 7)F U L L 及(L 6)EM

40、P T Y是满和空标志灯。27实验时，将 S W IT C H U N IT 单元中的S W-B 开关置为“0”，然后拨动系统右下脚的C L R 清零开关使读、写信号记数清零。给 IN P U T D EV IC E单元中置一个数，按 动 S T A R T,此时将该数写入到F IF O 中，依次写四次后，F U L L 满标志置位。此时再也写不进去；然后连续按动K K 2 读信号，将顺序读出所存的四个数，数据总线显示灯 及 O U T P U T U N IT 单元中的数码管显示所读出的数据。四个数全部读出后，EM P T Y 空标志置位。检查执行结果是否与理论值一致。G J-I001 眦七

41、双20E=1铤oofRSI ClFIFORO C2FIFOWR C3C4CEE2CE10020010E20E1FULLEM PTYC3图2.22 FIFO存储器原理图bock_mjx-0E1 0(7.1?-0E2-CLK：即 引9叩周ra:28JQiUCLKC-Q-CLKI-Q-政0IQ 53。K?。糕 口K25LB U SU N TTmounvruNnLO_-DW/Ro40o4口 C LR口 S*.BSWCHIMTSWB而111D OINPUT D EVICE STARTSTATE UMI 尔-1 1-L7UL5UUL2UL0I.FDIMI图2.2-3 FIFO实验接线图29实验三微控制器实

42、验TM TSI TS2 TS3图3-1时序电路原理图一、实验目的1 .掌握时序产生器的组成原理。2 .掌握微程序控制器的组成原理。3 .掌握微程序的编制、写入，观察微程序的运行。二、实验原理1 .实验所用的时序电路原理如图3 1 所示，可产生4个等间隔的时序信号TSLT S,其中巾为时钟信号，由实验台右上方的方波信号源提供，可产生频率及脉宽可调的方波信号。学生可根据实验自行选择方波信号的频率及脉宽。为了便于控制程序的运行，时序电路发生器也设置了一个启停控制发生器C r,使 TS.-TS 4信号输出可控。图中S TE P （单步）、S TO P （停机）分别是来自实验板上方中部的两个二进制开关S

43、 TE P、S TO P 的模拟信号。S TA R T键是来自实验板上方中部的一个微动开关S TA R T的按键信号。当 S TE P 开关为0 时（E X E C）,一旦按下启动键，运行触发器C r 一直处于“1”状态,因此时序信号TS,TS,将周而复始地发送出去。当S TE P为 1 （S TE P）时，一旦按下启动键，机器便处于单步运行状态，即此时只发送一个C P U 周期的时序信号就停机。利用单步方式，每次只读一条微指令，可以观察微指令的代码与当前微指令的执行结果。另外，当机器连续运行时，如 果 S TO P 开关置“1”（S TO P）,也会使机器停机。由于时序电路的内部连线已经连好

44、，所以只需将时序电路与方波信号源连接（即将时序电路的时钟脉冲输入端6 接至方波信号发生器输出端H2 3）,时序电路的C L R 已接至实验板右下方的C L R 模拟开关上。2.微程序控制电路与微指令格式微程序控制电路微程序控制器的组成见图3-2,其中控制存储器采用3 片 2 8 16的 E2P R O M,具有掉电保护功能，微指令寄存器 18 位，用两片8 D触 发 器（2 73）和一片4D（175）触发器组成。微地址寄存器6 位，用三片正沿触发的双D触 发 器（74）组成，它们带有清“0”端和预置端。在不判别测试的情况下，心时刻打入微地址寄存器的内容即为下一条微指令地址。当 T.时刻进行测试

45、判别时转移逻辑满足条件后输出的负脉冲通过强置端将某一触发器置为“1”状态，完成地址修改。在该实验电路中设有一个编程开关（位于实验板右上方），它具有三种状态：PROM（编程）、READ（校验）、30RUN（运行）。当处于“编程状态”时，学生可根据微地址和微指令格式将微指令二进制代码写入到控制存储器2816中。当处于“校验状态”时，可以对写入控制存储器中的二进制代码进行验证，从而可以判断写入的二进制代码是否正确。当处于“运行状态”时，只要给出微程序的入口微地址，则可根据微程序流程图自动执行微程序。图中微地址寄存器输出端增加了一组三态门，目的是隔离触发器的输出，增加抗干扰能力，并用来驱动微地址显示灯

46、。dOlMV6H(CM-74(IM aew:8-craavalavoamennnaintaaintai图3-2微控器实验原理图31S3(2)微指令格式微指令字长共2 4 位，其控制位顺序如下:24 23 22 21 20 19181716 151413 121110 9 8 7654321S3 S2 S1 SO M Cn WEA9A8ABCuA5 uA4 uA3 uA2 uAl uAOA字段151413选捧000001LDRi010LDDR1011LDDR2100LDIR101LOAD110LDARB字段 C字段121110送挣000001RS-B010RD-B011RI-B100299-B1

47、01A LU-B110PC-B987通祥000001p010P(2)011P(3)100P(4)101AR110LDPC其中U A 5-U A 0 为 6 位的后续微地址，A、B、C 为三个译码字段，分别由三个控制位译码出多位。C 字段中 的 P (1)P (4)是四个测试字位。其功能是根据机器指令及相应微代码进行译码，使微程序转入相应的微地址入口，从而实现微程序的顺序、分支、循环运行，其原理如图3 3 所示，图中1712 为指令寄存器的第 72 位输出，S E5S E1为微控器单元微地址锁存器的强置端输出。A R 为算术运算是否影响进位及判零标志控制位，其为零有效。B 字段中的R S-B、R

48、 O-B、R I-B分别为源寄存器选通信号、目的寄存器选通信号及变址寄存器选通信号，其功能是根据机器指令来进行三个工作寄存器R O、R 1及 R 2 的选通译码，其原理如图3 4 ,图中10-14 为指令寄存器的第0 4为，L DR i 为打入工作寄存器信号的译码器使能控制位。图 3-3 微控器译码32三、实验仪器T DN O T 计算机组成原理教学实验系统-台，排线若干，表笔一副。四、实验步骤(!)图 3 5 为几条机器指令对应的参考微程序流程图，将全部微程序按微指令格式变成二进制代码，可得到表4-2 的二进制代码表。图 3-5 微程序流程图33表4-2二进制代码表微地址S 3 S 2 S

49、I S O M CN W E A 9 A 8ABcU A 5 U A 00 00 0 0 0 0 0 0 1 10 0 00 0 01 0 00 1 0 0 0 00 10 0 0 0 0 0 0 1 11 1 01 1 01 1 00 0 0 0 1 00 20000000011 0 00 0 00 0 10 0 1 0 0 00 30000000011 1 00 0 00 0 00 0 0 1 0 00 40 0 0 0 000010 1 10 0 00 0 00 0 0 1 0 10 50 0 0 0 0 0 0 1 10 1 00 0 10 0 00 0 0 1 1 00 60 0 0

50、 0 0 0 0 1 10 0 11 0 10 0 00 0 0 0 0 10 70 0 0 0 000011 1 00 0 00 0 00 0 1 1 0 11 00 0 0 0 0 0 0 0 00 0 10 0 00 0 00 0 0 0 0 11 10 0 0 0 0 0 0 1 11 1 01 1 01 1 00 0 0 0 1 11 20 0 0 0 0 0 0 1 11 1 01 1 01 1 00 0 0 1 1 11 30 0 0 0 0 0 0 1 11 1 01 1 01 1 00 0 1 1 1 01 40 0 0 0 0 0 0 1 11 1 01 1 01 1 00