组合逻辑电路单元测试题(共4页).doc

《组合逻辑电路单元测试题(共4页).doc》由会员分享，可在线阅读，更多相关《组合逻辑电路单元测试题(共4页).doc（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、精选优质文档-倾情为你奉上组合逻辑电路单元测试题一、选择填空（20分）1若在编码器中有50个编码对象，则要求输出二进制代码位数为（ ）位。 A. 5 B. 6 C.10 D. 502一个16选1的数据选择器，其地址（选择控制）输入端有（ ）个。A. 1 B. 2 C. 4 D. 163一个4选1的数据选择器，其输入端有（ ）个。A. 1 B. 2 C. 4 D. 84八路数据分配器，其地址输入端有（ ）个。A. 1 B. 2 C. 3 D. 4 5一个译码器若有100个译码输出端，则译码输入端有（ ）个。A. 5 B. 6 C. 7 D. 8 6用4选1数据选择器实现函数, 应使( )。A.

2、D0=D2=0， D1=D3=1 B. D0=D2=1 ，D1=D3=0 C. D0=D1=0 ，D2=D3=1 D. D0=D1=0， D2=D3=0 774LS138是3线-8线译码器，译码为输出低电平有效，若输入为A2A1A0=110时，输出分别应为 。8用3线-8线译码器74LS138实现原码输出的8路数据分配器，应S1= ， ， 。 9以下电路中，加以适当辅助门电路，( )适于实现单输出组合逻辑电路。A. 二进制译码器 B. 数据选择器 C. 数值比较器 D. 七段显示译码器10组合逻辑电路消除竞争冒险的方法有( )。A. 修改逻辑设计 B. 在输出端接入滤波电容C. 后级加缓冲电路

3、 D. 屏蔽输入信号的尖峰干扰11在二-十进制译码器中，伪码应做约束项处理( )。A.对 B.错12编码器在任何时刻只能对一个输入信号进行编码( )。A.对 B.错13优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效( )。A.对 B.错114二进制译码器相当于是一个最小项发生器，便于实现组合逻辑电路( )。A.对 B.错115数据选择器和数据分配器的功能正好相反，互为逆过程( )。A.对 B.错116编码和译码是互逆的过程( )。 A.对 B.错17共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动 。A.对 B.错18图示逻辑电路实现 逻辑功能，电路的输出Q=

4、 ；L= 。二、试分析图所示电路的功能。 （10分）三、试用与非门设计一个数据选择电路。S1、S0为选择端，A、B为数据输入端。选择电路的功能见下表。选择电路可以反变量输入。 （10分）S1 S0F0 00 11 01 1ABA+BAB四、用74138和74151组成图所示16通道数据传输系统，可将任一输入通道的输入数据从任一输出通道输出。 （10分）I0I15I1Y0Y1Y15输入通道选择输出通道选择五、试用输出低电平有效的3线-8线译码器和逻辑门设计一组合电路。该电路输入X，输出F均为三位二进制数。二者之间关系如下： （10分）2X5时: F=X+2 X5时: F=0 六、试说明图所示两个

5、逻辑图的功能是否一样? （10分）Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 Y10Y11Y1 2 Y13Y14Y15七、用74LS138和74LS151和少量与非门实现组合逻辑电路。当控制变量C2C1C0=000时：F=0；C2C1C0=001时：F=ABC；C2C1C0=010时：F=A+B+C；C2C1C0=011时：F=；C2C1C0=100时：F=；C2C1C0=101时：F=；C2C1C0=110时：F=AB+AC+BC；C2C1C0=111时：F=1。 （14分） 八、试用74LS283实现8421码的加法运算。（提示：进行8421码相加时，若和数小于等于9时，无需修正，即74LS283输出为8421码相加之和。当和数大于等于十进制数10时，需加6予以修正，加0110 ） （12分）九、判断下列逻辑函数是否存在竞争-冒险现象。若有，试消除之。（6分） 专心-专注-专业