高速PCB信号完整性分析及应用.pdf

《高速PCB信号完整性分析及应用.pdf》由会员分享，可在线阅读，更多相关《高速PCB信号完整性分析及应用.pdf（75页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、西南交通大学硕士学位论文高速PCB信号完整性分析及应用姓名：乔洪申请学位级别：硕士专业：系统工程指导教师：金炜东20060501西南交通大学硕士研究生学位论文第1 页摘要电子技术和集成电路技术的不断进步，数字系统的时钟速率越来越高，信号边缘速率越来越快，P c B 系统已不再像以往设计中仅仅只是支撑电子元器件的平台，而变成了一个高性能的系统结构。从电气性能角度看，高速信号间的互连不在是畅通和透明的了，高速P c B的导线互连和板层特性对系统的影响已不能被简单忽略。如何处理由高速信号互连线引起的反射、串扰、开关噪声等信号完整性问题，确保信号传输的质量，是一个设计能否成功的关键。信号完整性是指信号

2、在信号线上传输的质量，它并不仅仅是单一因素引起的，而是在板级设计中多种因素共同引起的。传统依赖个人设计经验的方法已经无法解决如今高性能、高密度P c B 的设计要求，一个好的信号完整性设计需要贯穿于整个设计的各个阶段。基于I B I S 模型的高速P c B 板级信号完整性分析，可以在设计阶段最大化解决潜在的s I 问题，在高速系统设计具有指导意义。本文基于信号完整性基本理论，对串扰、反射和同步开关噪声等信号完整性问题进行分析，并讨论了各种相应问题的解决方法。在此基础上，基于嵌入式网络视频监控系统的硬件设计，利用高速P C B 的信号完整性设计流程进行系统分析与设计，在c a d e n c

3、e 公司P S D l 5 1 的软件环境下，对关键网络进行仿真分析，如御线拓扑结构，串扰分析等。由仿真和分析的结果制定相关布局、布线规则约束P C B 设计，并在布线后对系统进行仿真验证，达到良好的设计效果，缩短了硬件设计的开发周期，也进一步证明了高速P C B 设计的仿真分析和设计方法的重要性。关键词：信号完整性：P C B 仿真；嵌入式系统；S p e c c t r a O u e s t西南交通大学硕士研究生学位论文第1 I 页A b s t r a c t肖-st h ea d v 锄o fe l e c t m n i c st e c h n 0 1 0 9 ya n dI C

4、t h ed i 舒t a ls y s t c m sc l o c k丘e q u e n c yi sg m w i n gh i g h e ra n dt h ee d g er a t e sa r eg c t t i n gf a s t e LT h ep T i n t e dd r c u i tb o a r d(P c B)s y s t e mb e c o m e sah i g hp e r f o 珊a n c ep l a t f o m lw h i c hi Sn o to n l ys u p p o r t i n gt h ee l c c t m

5、 n i cd e v i c eab o a r db e f o r c F m mt h ep e r s p e c t i v eo fe l e c t r i c，也ei n t e r c o n n e d 啪o n gt h eh i g hs p e e ds i g a l si sn om o r et r a n s p a r e ma n du n b l o c k e d I tc a I l tb en e 百e c t e dt l l a tm ec 0 衄e c t i o n 锄o n gw i r e sa n ds t a c k u pc h

6、 a r a c t e r i s t i ci n t e f f c r cs i g I l a l I ti st h ek e yt l l a th o wt og I l a m n t e et h es i 弘a lq u a l i t ya n dd e a l 诵t ht h ep m b l e m ss u c h 弱R e n e c t i o n，C r o s s t a l ka I l dS i m u l t a n e o u sS w i t c hN o i s e(S S N)S i g n a li n t e 芦i t yi s s u

7、e sm e a t h es i 触a l sq u a l i t yo nt h es i 印a l l i n e I to c c u r sb ys e V e r a lf a c t o r si naP C Bs y s t c m Aq u a l i 丘e ds i 鄹a li n t e 鲥t y 舢s tb ec o n s i d e r e dd u r i n gt h ew h O I ed e s i g np m c c s sw l l i l et h et r a d j t i o n a lm e t h o di sd e p e n d c

8、do np e r n a le x p e r i e n c ew h i c hc 孤tm e e t t h eh i g hp e r f o m 锄c ca I l dh i g l Id e n s i t yP C Bd 髂j g n A na n a l y s i sa t l ds j m u l a i o nm e t l l o db a s e d 衄t h em I s(h I p u b o u t p u B u 饪打I n f o 玎n a t i o n a ls p e c i f i c a t i o n)c a ns 击u t et h cp o

9、 t e n t i a ls Ip r o b l c m si nt h ed e s i g nl e V e la n db eV a H dt o 徜e v eas u c c e s s f I l ld e s i g n B a s e dO nt h eS Ip r i n c i p l e，t h et h e s i sa n a l y s e st h es o m eS Ip I o b l e m si naP C Bs y s t e ms u c ha sR e n e c t i O n，C r o s s t a l ka n dS S N，锄da l

10、s od i s c u s s e st h es O l u t i o n so fr e l a t i V ep r o b l e m s T h e ni tt a k e sa ne m b e d d e dn e 晰o r k j n gV i d e om i t o r i n gh a r d w a r es y s t e m，a n da n a l y s e s，d e s i g n st h es y s t c mu s i n gh i 曲s p e e dP C B sS Id e s i g np m c e s s U n d e rt h e

11、C a d e n c eP S D1 5 1 虹，t t l ed c s i g ns i m u l a t ea dr e s o l v et h eS Ip m b l e m so fk e yn e ts u c h 蠲f o u t i n gt o p o l o g y o 0 s s t a l ka I I dc u s t o m i z et h er o u t i n gm l e sa c c o r d i n gt ot h ep r e m u t i n gs i m u l a t i o n sr e s u l t s A f t e rm u

12、 t i n gt h ew h o l et r a c e s，i ta l s oV e r i f i e st l l ek e yr o u t i n gn c t sb ys i m u l a t i o n T h eS Id e s 谫s h o w sr i g h te 仃c c t 蛐ds h o n e n st h eP C Bd e s i 印i n gc y c l e n es i m u l a t i O nr c s u n sf I l n h e rp r o v et h ei m p o n a n c eo fS Is i m u l a

13、t i o n K e yw o r d s：S i g n a l i t e g r i t y；P C Bs i m u l a t i o n；E m b e d d e ds y s t e m；S p e c c t r a Q u e s t西南交通丈学硕士研究生学位论文第6 页第2 章高速电路信号完整性基本问题在一个高速互连系统中，如图2 1，信号流经过芯片内部连线、芯片封装、P c B 板布线通道、焊盘、过孔，信号本身的电气特性使得在任何信号传输路径上都有可能存在信号完整性问题。我们把问题主要集中在P c B 板级互连上，本章就信号完整性基本理论及影响信号完整性几种典型问题进

14、行分析，这也是后序信号完整性分析与仿真的理论基础。删蛐t i“_c b l p。掣1 c h H 图2 1 瓦连系统的信号完整性问题2 1 高速信号的定义一般高速数字系统应包括两个方面的定义，一是指系统的工作频率高；二是指系统中信号的边沿(上升沿下降沿)变化速率快。通常认为如果数字系统的频率达到或者超过5 0 M H z，就称为高速数字系统。在本质上，信号边缘的谐波频率比信号本身的频率高，是信号快速变化的上升沿与下降沿(或称信号跳变)引发信号传输的非预期结果。如果信号上升下降沿变化速率快，那么即使系统的工作频率很低也要被看作是高速数字系统。通常约定如果信号在信号线中传播延时大于l 4 信号驱动

15、端的上升时日J，则认为此信号是高速信号并需要考虑传输线效应。2 2 传输线理论在以往的低频和信号边沿变化缓慢的系统设计中，所设计的网络都可以在以往的低频和信号边沿变化缓慢的系统设计中，所设计的网络都可以西南交通大学硕士研究生学位论文第7 页看作是集总参数的，即所谓的集总参数系统。电路的所有参数，如阻抗、容抗、感抗都集中空间的各点上。各点之间的信号是瞬时间传递的。集总参数是一种理想化的模型。它的基本特征可以归纳为：1 _ 电路参数都集中才电路元件上：2 元件之间连线的长短对信号本身没有影响，即信号在传输过程中无畸变，信号传输不需要时间；3 系统中各点的电压和电流仅仅是时间的函数。集总参数系统其实

16、是实际情况的一种理想化近似。在高速P c B 设计中，不可避免使用大量的信号连接线，且长短不一，信号经过连接线的延迟时间与信号本身的变化时间相比已经不能忽略，信号以电磁波的速度在连接线上传输，此时的连接线是带有电阻、电容、电感的复杂网络，就要用分布参数系统模型来描述，即传输线模型。由于传输线的一个基本特征是信号在其上传输需要时间，因此也叫延迟线。其基本特征为：1 电参数分布在其占据的所有空间位置上。2 信号传输需要时间。传输线的长度直接影响着信号的特征，或者说可能使信号在传输过程中产生畸变。3 信号不仅仅是时间(t)的函数，同时也与信号所处的位置(z)有关，即信号同时是时问(t)和位置(z)的

17、函数。为了保证信号在传输中不失真地传输，我们必须找出信号随时间、位置变化时的变化规律，即u(z，t)，i(z，t)的变化规律。为此，我们通过建立传输线的物理模型，得到u(z，t)，i(z，t)的数学方程并分析其变化规律，可以得到一些有意义的结论。2 2 1 传输线的物理模型为便于分析，我们假设传输线是均匀的，其截面形状及介质的电特性和磁特性沿着整个传输线保持不变。如前所述，传输线是一个分布参数系统，它的每一段都具有分布电容、电感和电阻。在均匀传输线上取任意一小段长度&，如图2 2 所示。显然，z 越小，就越接近传输线的实际情况。当&一O时，可以近似用集总参数模型来描述。西南交通大学硕士研究生学

18、位论文第1 2 页h：塘缘愿蓐度t：覆锕厚度*：践宽_=E 二=：一带状线徽带缝图2 3 带状线与微带线结构带状线是放置在两个电源层之间，由于信号线路受到了屏蔽，因而从理论上讲，比较容易控制传输线的特性阻抗，且具有较好的抗噪声能力(相对于微带线)。微带线一般将信号线放置在外层，信号线的一侧是地平面，使得后期测试接触信号线比较容易。表2 3 分别比较了微带线和带状线的差异。表2 3 微带线与带状线的比较【5】结构种类爹爻微带线带状线特性阻抗较高且较不易控制较低且较容易控制传播速度较快(约1 4 5 p s i n c h)较慢(约1 8 5 p s i n c h)抗噪声能力较差较佳电路密度较高

19、较低特性阻抗计算公式如若杀h(器)z o。詈h 协罢。驯传播延时f，一1 0 1 7 o 4 5 7 F，+o 6 7，)o 一1 0 1 7 污(埘声)单位电容c；1 0()o 上(卯疗c 一1 0()0 上I 卯厅)Z oy Z o“单位电感f=z。2 cb 日声)f。z。2 c(衄一)由上表我们可以得出，在高速数字系统做多层P C B 板布局时，一般将高西南交通大学硕士研究生学位论文第1 2 页h：塘缘愿蓐度t：覆锕厚度*：践宽_=E 二=：一带状线徽带缝图2 3 带状线与微带线结构带状线是放置在两个电源层之间，由于信号线路受到了屏蔽，因而从理论上讲，比较容易控制传输线的特性阻抗，且具有

20、较好的抗噪声能力(相对于微带线)。微带线一般将信号线放置在外层，信号线的一侧是地平面，使得后期测试接触信号线比较容易。表2 3 分别比较了微带线和带状线的差异。表2 3 微带线与带状线的比较【5】结构种类爹爻微带线带状线特性阻抗较高且较不易控制较低且较容易控制传播速度较快(约1 4 5 p s i n c h)较慢(约1 8 5 p s i n c h)抗噪声能力较差较佳电路密度较高较低特性阻抗计算公式如若杀h(器)z o。詈h 协罢。驯传播延时f，一1 0 1 7 o 4 5 7 F，+o 6 7，)o 一1 0 1 7 污(埘声)单位电容c；1 0()o 上(卯疗c 一1 0()0 上I

21、卯厅)Z oy Z o“单位电感f=z。2 cb 日声)f。z。2 c(衄一)由上表我们可以得出，在高速数字系统做多层P C B 板布局时，一般将高西南交通大学硕士研究生学位论文第1 5 页多次跨越逻辑电平门限错误：这是信号髫g 嚣酬越备喃槽，篇於稽粤的菰羿肇霎蓥反星唑落辅若且二珏塑霪砖甚霪1 婀疆噻霎薹蓊剿跚鼎犁帛巍；韬裁涮与粒!移问拍掳乔帕鲋醺孤掮菲繇酪幢鲆赫鹾铂聪鞠，丽私隧至虬触睬掺副彬啡冒型眺梵厕蕊讯葫；朝勐朔砒p 辩朗盱浦睦羽韵圈套裁成：坯拯鄹：壑呙鬟张捐篮j静蝎i 涪性蓐甫啄雩其以上的多重反射分析较为繁琐，如用B e r g e r on 图和L a t t i c e 图的图解法

22、，详细过程见参考文献【5】。在实际系统中，很少有负载是纯电阻的。如输入到c M O S 门趋向是容性的，芯片封装的引脚结构一般是感性的，因而我们有必要考虑以下这两种电抗性负载对反射的影响：1 容性负载的反射这类情况的负载，在本质上，电容是与时间有关的负载。o 8 7“8图2 8 容性负载的传输情况图2 8 显示了有容性负载端接的传输线响应，负载C。=1 0 p F，线长是3 5英寸(t d=5 0 0 p s)，驱动源的阻抗和传输线特性阻抗都为5 0Q。在信号最初达x西南交通大学硕士研究生学位论文第2 0 页嚣功垌l 一 并联匹配 R 鎏收精(四)=报警喇络端接，图2 1 2 几种终端阻抗匹配

23、反方()并行端接并行端接是在尽量靠近负载端处添加一下拉电阻R，电阻另一端与参考源共地，且等于传输线特性阻抗。这种方法的主要缺点是需要较大的驱动电流，如设计一个5 5 Q 的传输线，对于5 v 驱动信号所要求的电流为9 1 m A，几乎没有驱动器可以提供如此大的电流。因而这种端接匹配很少用于T T L 和C M O S 设计中。(二)戴维宁(T h e v e n i n)端接戴维宁端接是一种分压型端接，由连接到电源端的上拉电阻R 1 和连接到地端的下拉电阻R 2 构成，通过R l 和R 2 吸收反射。戴维宁等效电阻(R 1 仇t 2)等于传输线阻抗以达到最佳匹配，因而降低了对源端器件驱动能力要

24、求。R 1与R 2 的比值决定着逻辑高和逻辑低驱动电流的相对比例，合适的比值对逻辑高和逻辑低状态产生优化的直流电压值。这种方法可以完全吸收发送波而消除反射，但由于R-和R 2 一直在系统电源吸收电流，因而直流功耗较大。(三1 并行R C 网络端接与戴维宁端接相比，并行R C 网络端接是在负载端接一个并联电阻和隔离电容。隔离电容防止传输路径上的D C 电流，以达到减少功耗的目的；电阻R 须同传输线的特性阻抗匹配来消除反射。隔离电容值的选择应根据R c时间常数和工作频率而定。若R c 时间常数较小，则不易于有效抑制过冲和欠冲的发生；若R C 时间常数较大，则容易增加功耗。电容值的选择有一些经验公式

25、，通常情况下，时间常数大于该传输线负载延时的两倍较为理想。(四)二极管网络端接西南交通大学硕士研究生学位论文第2 2 页阻抗不匹配就会出现反射引起的振铃现象，许多文献都有相关讨论。但往往忽视了另一个重要的原因，那就就是急速减小的信号上升时间使得传输线效应不断加剧。图2 1 3 信号上升时间变化的反射图2 1 3 显示了源端电阻大于或小于传输线阻抗时，信号上升时间变化时，传输线末端B 的反射波形。可以看到当上升时间t。大于2 倍传输线延时的时候，反射波形变化十分明显，这是由于虽然反射依然存在，但它们却被上升或下降沿掩盖了，减弱了传输线效应对负载端的影响。更为安全的考虑是当信号上升时间大于4 倍的

26、信号传播时间。2 3 2 串扰(C r o s s t a l kN o i s e)分析串扰是指当信号在传输线上传播时，相邻信号之间由于电磁场的相互耦合而产生的不期望的噪声电压信号，即能量由一条线耦合到另一条线上。串扰会随印刷电路板布局密度增加而越显严重，大量传输线间的耦合会产生两方面的影响：首先，串扰会改变总线中传输线的特性，即等价地改变了传输线的特性阻抗与传输速度，这样就会对系统的时序及信号完整性带来不利影响；另外，串扰对其它传输线产生噪声，会更进一步地降低信号质量和信号的噪声余量。2 3 2 1 串扰产生的原因为便于分析，我们依照离散式等效模型来描述两个相邻传输线的串扰模西南交通大学硕

27、士研究生学位论文第2 5 页V。一丢z。c，V。(2 1 9)由前面的传输线阻抗原理，z。v 一厢i；1 c，其中c 为传输线单位长度电容，有V。；三V。；K。v oc 令：K。=，协2 0，其中K N E 为近端串扰系数由上述分析，容性串扰在远端造成一个窄脉冲，而在近端造成一个宽度较长的信号。当传输线长增加时，远端串扰幅值增加，而近端串扰的宽度增加。干扰源信号由低到高变化引发正串扰噪声，由高到低引发负串扰噪声。这些结论可以由图2 1 6 来概括。一l 广。r厂一。厂一+”一、一=_=_=_=：=ILl 一玎o F N E NF E N 1 I，图2 1 6 容性耦合噪声示意2 感性耦合，。：

28、A g g 妣s s o rL i n es o c eE|1 d 至巫=至亚三j 匦圣=亘互二至里歪3L o 趟E n d；j jj；?；j；N e a rE n d 巫巫=j 巫互=函互羞互雯互二受互3F 甜E n 哇：V i c“m I n e：矗x 叫图2 1 7 容性耦合引起的串扰形成闭合回路的两条信号线间存在互电感耦合。当干扰源网络上发生电叶西南交通大学硕士研究生学位论文第3 7 页I B I s 模型的优点可以概括为：1)在I O 非线性方面能够提供准确的模型，同时考虑了封装的寄生参数与E S D 结构。2)无需描述I c 内部设计和制造参数，仿真采用查表计算，仿真速度快。3)可

29、用于系统板级或多层板信号完整性分析仿真。可用I B I s 模型分析的信号完整性问题包括：串扰、反射、振铃、上冲、下冲、不匹配阻抗、传输线分析、拓扑结构分析。I B I s 尤其能够对高速振铃和串扰进行准确精细的仿真，它可用于检测最坏情况的上升时间条件下的信号行为及一些物理测试无法解决的情况。4 1 模型可以免费从半导体厂商处获取，用户无需对模型付额外开销。由于文件格式是简单的文本文件格式。因此，也可以通过器件手册来修改和编辑媛之什。5 1 兼容工业界广泛的仿真平台。当然，I B I s 不是完美的，它也存在如下缺点：1)许多芯片厂商缺乏对I B I S 模型的支持，虽然文件可以手工创建或通过

30、S p i c e 模型自动转换，但如果无法从厂家得到最小上升时间参数，任何转换工具都无能为力。2)I B I S 模型不能理想的处理上升时间受控的驱动器类型的电路，特别是那些包含复杂反馈的电路。3)I B I s 模型缺乏对地弹噪声的建模能力。模型2 1 版本包含了描述不同管脚组合的互感，可以提取一些有用的地弹信息，它不工作的主要原因在于建模方式，当输出由高电平向低电平跳变时，大的地弹电压可以改变输出驱动器的行为。4)当系统或板级工作的频率接近或大于8 0 0 M H z 时，I B I S 模型将不能提供精确的数据。由于板级仿真只关心输出管脚经过互连系统到输入管脚的信号响应，同时l C 厂

31、家不希望泄漏器件内部详细的电路信息，并且晶体管级S p i c e 模型仿真时间通常难以忍受，所以I B I s 模型在高速P C B 设计领域逐渐被越来越多的器件厂家和信号完整性工程师所接受。西南交通大学硕士研究生学位论文第3 8 页3 2 _ 3V e r i l o g A M S 和V H D L A M s 仿真模型v c r i l o g A M s 和V H D L A M s 是一种新的标准。它是一种硬件行为级的建模语言。与S P I c E 和I B I S 模型不同的是，在A M S 语言中是由用户来编写描述元器件行为的方程式。由于是一种新的标准，只有少数半导体制造商能够

32、提供越v I s 模型，相应支持A M S 的仿真器也较少。3 3 基于信号完整性分析的高速P C B 设计方法如今的高速系统设计领域，使得传统的P C B 设计方法已经无法胜任，E D A 技术的快速发展，同时导致设计方法的相应变革，如大型系统的并行设计，芯片封装P c B 的协同设计等等。设计方法的改变大大简化了设计阶段，使得设计效率有了更进一步的提高。元件符号库 至至至，至兰兰习匪盎圃 壶三T j 三圭完成图3 3P C B 信号完整性设计流程一一亘童窒鎏查兰至主竺壅竺兰垡鲨塞篁兰Q 要第荔瑟羹冀蔡薹羹羹霸攀t 季童；o 一二。霎o 毒鼻誊羔善耋o o 暑 j 0 0 0 0 羔善_ 毫

33、j _“殛囊=薹一鬟t i 基藿荔霎；嚣禁娄薷蠢蠹等薹嚣笔乎j!一善专i 乏喜=萋荨毫户卜窆囊耋主蠢嘶茂、；蕃：，謇一 曩瑟篓茛苎簸甄鞠妻=釜一差毒三一07 二差要；i 乏羔薹兰差萎主一姜霉童霾s。；肛。，。分别为真空中p，s，之值2 2 2 传输线的特性参数对于式2 5、式2 6 可以采用消元法简化此联立方程组，得到两个分别只含有u 和i的偏微分方程：掣置七掣a z2m。学出学把2葩。(2 7)(的偏微分方程：掣。fc掣az2m。学出学把2葩。(27)西南交通大学硕士研究生学位论文第4 2 页M P E G 4、M P E G 2、M P E G l、H 2 6 3 等多种视频流格式。M P

34、 E G 4 技术使得G 0 7 萋薹氧蘩掣罡俘笙塑垦登利昱罅笙凹曼麓雌；嘣谚带 瀣曲耄要塞；雾端嘉蝈刚影割圳j 垂蓄塾錾罂皂急娶举i；氆秀诖哥灌拥潲碥j 墓参察攀琴科耋囊茎塞圣醚i 量野|毵l I 吾要|善喜卫耋健j 鬻窆羹哦 口毳莲g i j 币f 辐绣茎高速数字系统设计中，有必要将P c B 上的走线设计为传输线。当且仅当电路终接的负载等于特性阻抗时，在P c B 走线上传输的信号才会在终端被吸收，否则信号就会发生反射现象(详见后面叙述)。4 反射系数在高速电路中，电压、电流信号通过连线从一端向另一端传输时，根据终端处的负载阻抗大小，信号可能会发生反射。传输线理论定义了一个反射系数来表征

35、连线的反射特性，反射系数的计算如下：J D。孕粤(2 _ 1 2)z r+Z o、其中：z o为传输线的特性阻抗；z。为不连续的阻抗。等式假设信号在特性阻抗为z。的传输线上传送遇到了不连续的阻抗z，。如果Z。=z，反射系数为0，则没有反射，此时为阻抗匹配的端接匹配，这是高速电路设计追求的理想情况。只要负载阻抗的大小不等于特性阻抗的大小，就会发生信号反射，也称之为失配现象。2 2 3 传输线的分类对于一个Pc B 系统，使用最为普遍的传输线可以归为两大类：带状线(s t r i p(stripline)和微带线(Microstrjp)。如图23所示，x西南交通大学硕士研究生学位论文第5 3 页信

36、号质量影响是唯一可行方法。-一M Y U l l C 9J图5 7 短分支线T 1 3=6 0 0 0 哑i l 对信号质量的影响本嵌入式统设计采用源同步时钟，对于源同步时钟网络，应采用星形布线拓扑结构，分支等长控制，电阻匹配方式一般为源端匹配，具体电阻值可由仿真得出，如时钟网络(原理图见图4 6)，I C S S 5 5 1 芯片的时钟线对沿的延迟和抖动性能要求严格，并且输出时钟的最大上升时间为1 n s(O 8 V-2 O V)，因而走线要尽量的短，显示了布线长度变化时接收端的波形，可以看出尽管线长2 0 0 m i l 时，波形也还是不理想，串联较小电阻后仿真波形较好。电阻扫描分析确定为

37、2 2Q，实际手册中推荐1 0 0 0 m i l 以上串联3 3Q 电阻。图5-8 时钟网络输出仿真波形(5 0 M H z)西南交通大学硕士研究生学位论文第5 5 页布线阻抗、布线间距和信号频率确定的情况下，由此可以得出最坏条件下被干扰网络串扰噪声在1 0 以内，与相邻布线网络的最大耦合长度，从而限制了串扰噪声。然而在实际设计中，线距1 0 m i l 并不能满足所有的布线要求，如设计中B G A 封装的c P u(u 1)引出线，需要减小布线间距，这时就需要建立相应的模型进行分析，通过仿真检验不同布线间距的总串扰噪声是否满足要求。插接件信号完整性：音视频信号的采集是通过扩展子卡实现的，系

38、统板通过插接件儿0 与子卡互连。由于插接件建模困难，没有对此进行仿真。插接件的质量对信号有很大影响，由于插接件处密集的针脚问的互感和互容，导致信号间相互干扰。设计中参考相关规范，进行信号针的分配。将连接器上的信号分成几组，通过在各组之间插入地线即可减小其相互干扰。对于更高速设计中的插接件应通过建立模型进行分析。5 3 4 时序考虑源同步时钟时序：西南交通大学硕士研究生学位论文第5 7 页5 4 规则约束设计本设计采用基于规则驱动的T o p D o w n 式的布局及无网格布线的C a d e n c e 布局布线工具，其布线的约束规则主要有4 大类：(1)S p a c e 规则，包括线与线

39、、线与焊盘、线与过孔等距离约束，本主板采用1 0 m i l 的线距。(2)P h y s i c a l 规则，主要指线宽，本主板采用5 m i l 的线宽。(3)L a y e r 规则，主要指叠层(C r o s s S e c t i o n)约束。(4)E l e c t r i c a l 规则，这是整个高速板设计的核心约束，主板设计中的部分信号E l e c t r i c a I 规则需要通过仿真提取，例如c P U 与s D R A M 间信号、高速c l o c k 信号，其它信号的E I e c t r i c a l约束可以常规输入约束即可。高速P C B 设计本质上属

40、于规则驱动的设计，规则管理器的强大功能使得布局、布线满足规则要求，此阶段应尽可能仿真出信号完整性问题，规则约束的越详细，后期改动越少，制板的成功率也越高。这里将前面预仿真的约束条件及时序约束添加到相应布线网络，以信号完整性约束驱动后期布线设计。其它有关信号完整性的布局布线考虑：在时钟芯片下不要走线，并且铺地保护，减少与其它走线间可能带来的相互影响；在每个紧靠时钟芯片电源入口处放置一个O 1 肛F 的小电容。抑制电源地的高频噪声。电源的结构布局方面要避免不同的电源在不同层问重叠，否则电源噪声很容易通过寄生电容相互耦合。通过设置过孔最小间距，避免割裂的地电源平面。布线弯角采用4 5 度，避免布线弯

41、角引起的阻抗不连续。5 5 布线后拓扑结构提取及验证布线后仿真是对制板前信号完整性问题的最后一次检验，除了布局布线规则的验证外，需要重点验证关键网络。图5 1 2 为设计中提取的C P u 与外围器件数据总线网络上一条数据线，虚线框内器件为扩展器件，对C P u(u 1)x西南交通大学硕士研究生学位论文第6 0 页总结：总结与展望I C 器件性能的提高，数字系统高速化和小型化设计使得电路板级仿真对于今天大多数的设计而言已不再是一种选择而是必然之路。经过近一年的努力，我们在高速P C B 信号完整性问题理论分析与实践相结合方面做了大量的工作，同时也获得了宝贵的经验和方法，能够应用于如今大多数硬件

42、系统的设计。主要工作内容有：(1)以传输线理论为基础，对高速P c B 设计中反射、串扰和同步开关噪声等影响信号完整性问题进行分析，得出一些高速P c B 设计中解决信号完整性问题的方法和措施。(2)基于小组开发项目的嵌入式视频网络监控原型系统，在分析特定系统性能的条件下，运用高速P C B 设计方法对系统进行硬件设计。(3)对嵌入式系统的关键网络有针对的进行信号完整性问题的仿真与分析，在布线前仿真阶段合理规划拓扑结构和信号完整性布线约束，提高了设计效率，具有定的理论和实践意义。(4)s I、P I 和E M I 是高速P C B 设计中需要解决的三大主要问题，本质上属于同一问题的不同方面，三

43、者相互影响，本文以S I 为重点解决对象，并讨论了三者的相互关系，好的S I 设计是解决P I 和E M l 问题的基础。展望：高速系统应用主要针对那些对成本要求较为富余的通讯产品、视频处理、高性能主机及消费电子产品，其良好的性能以先进的加工、制造工艺为代价，受限于种种客观条件，最终很遗憾没有能实现这个原型系统。(1)在本文的拓扑结构分析中，考虑到成本和布线复杂度约束，地址数据总线网络上没有加匹配电阻抑制反射现象，只是通过调整拓扑结构对反射加以抑制，对于我们的1 0 0 M H z 系统来说，可以满足要求，但随着应用系统西南交通大学硕士研究生学位论文第6 1 页要求的提高，要充分发挥硬件系统性

44、能(如最大1 3 3 M H z)，就必须在每条总线上加匹配电阻对反射及拓扑结构带来的信号完整性问题加以更为精确的抑制。f 2 1 本文重点考虑了信号完整性问题，但对于一个完整的更为高速的P c B系统设计而言，还应该进行电源完整性和E M c 分析，精确的E M c 仿真是十分困难的，这需要精确的模型和高性能的仿真工具。f 3 1 制约P c B 信号完整性仿真的最大困难主要在于I B I s 仿真模型，由于各芯片厂家对I B I S 模型支持情况不同，部分芯片无法获得I B I s 模型，本文采用c a n d e n c e 库的I B I s 模型进行仿真，仿真精度有一定影响。对于更高

45、速的P C B 设计，还需要由厂家提供更为精确的I B I S 模型支持。f 4)高速P c B 设计是一项十分具有挑战性的课题，当系统频率提升到G H z，P c B 上的任何一个元素对信号完整性而言都具有十分重要的影响，如板层结构、绝缘层介质、布线阻抗变化、过孔的形状和数量、封装形式、趋肤效应和介质损耗、连接器的影响、差分信号、E M I 控制等，本文没有涉及这些内容。高速P C B 设计应该从贯穿于整个系统的设计阶段，结合信号上升时间，系统性能要求及加工工艺难度，从P c B 材料、芯片选择、到信号线拓扑结构、电源分配方案，甚至小到过孔、连接器等，都需要合理的规划，解决好信号完整性问题不

46、仅仅是P c B 设计的一个步骤，而更应注重去用信号完整性的思想去指导设计。可以预见，随着信号完整性分析的模型以及计算分析算法的不断完善和提高，基于信号完整性分析的P c B 设计方法将会越来越多的应用于电子产品设计之中。西南交通大学硕士研究生学位论文第6 2 页致谢时光飞逝，短暂而充实的三年研究生生活即将结束，在即将完成学业之际，谨向所有给予我热忱关心和帮助的人们表达最诚挚的谢意。衷心感谢我的导师金炜东教授，感谢金老师在我读研期间里给予的关心和帮助。在这短暂的三年中，金老师以其饱满的工作热情、渊博的知识、严谨的治学作风以及丰富的实践经验给我留下了深刻的印象并使我受益匪浅。在整个求学期间，我一

47、直得益于他的悉心指导。在论文完成之际，特向尊敬的导师会炜东教授致以衷心的感谢和深深的敬意!衷心感谢实验室的老师和同学，我们之间相互学习和帮助，渡过了令人愉快而难忘的生活。衷心感谢默默支持我的父母及朋友，是他们给与我面对困难时的信心和勇气。西南交通大学硕士研究生学位论文第6 3 页参考文献【1】M a r kB a l c h c o m p l c t ed i g i t a ld e s i g l l 清华大学出版社2 0 0 4【2】M a yM P，T a f l o v eA，B a r o nJ F D T DM o d e l i n go fD i g i t a lP r

48、o p a g a t i o ni n3-DC i r c u i t sw i t hP a s s i v ea n dA c t i v eL o a d s I E E ET r a n s a c t i O n sO nM M T，4 2(8)，1 9 9 4【3】J F a n g，Y L i u，A A g r a w a l M o d e l i n go fD e l t a IN o i s e 址D i g i t a 王E l e c t r o n i cP a c k a g i n g P r D c e e d i n g so ft h eI E 髓，2

49、 n dT 0 p i cM e e t i n gO nE l e c t r i c a iP e r f b r m a n c eo fE l e c t r o n i cP a c k a g i n g，M o n t e r y，U S A，1 9 9 3【4】H o w a r dw J o h n s o n，M a n i nG r a h 锄H i g h-S p e e dD i g i t a lD e s i g n：AH a n d b O O kO fB l a c kM a g i c P r e n t i c eH a l l 1 9 9 3【5】s t

50、 e p h e nH H a U，G a r r e t tW H a n，J 锄e sA M c C a U H i g h-S p e e dD i g i t a lS y s t c mD e s i g n：AH a d b 0 0 ko fh t e r c o 蚰e c t1 1 l e o r ya n dD e s 勘P r a c t i c e s I E E E 2 0 0 0【6】谭磊数字信号完整性和信号恢复电子产品世界2 0 0 1 5【7】B r i a nY o n g D i 舀t a ls i 印a lI l l t e g r i t y：M o d e