计算机组成原理试题集.pdf

《计算机组成原理试题集.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理试题集.pdf（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第一章计算机系统概述一.填空题1.冯.诺伊曼机的设计思想是。2.在计算机术语中，将 ALU 控制器和 存储器合在一起称为。3.计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、级、级。4.计算机的软件通常分为 和 两大类。5.计 算 机 系 统 中 的 存 储 器 分 为 内 存 和 o 在 CPU 执行程序时必须将指令放存在_ _ _ _ _ _ _ _ 中。6.用来 管 理 计 算 机 系 统 的 资 源 并 调 度 用 户 的 作 业 程 序 的 软 件，负责将高级语言的源 程 序 翻 译 成 目 标 程 序 的 软 件 称 为 o7.计算机

2、存储器的最小单位为 o 1K容量的存储器能够存储 个这样的基本单位。8.将计算机中一部分软 件 永 恒 地 存 在 只 读 存 储 器 中 称 为 o9.完整的计算机系统应包括 和。10.汇编语言是一种面向机器的语言，对 依赖性强，用汇编语言编制的程序的执行速度比高级语言。11.计算机的硬件包括运算器、控制器，存储器、和 五部分12.计 算 机 硬 件 的 技 术 指 标 主 要 包 括、存储容量和 13.输 入 输 出 设 备 和 辅 助 存 储 器 统 称 为。14.常用的辅助存储设备包有 和 等。15.计 算 机 能 够 唯 一 执 行 的 语 言 是。解答：1.2.3.4.5.6.7.

3、8.9.10.11.12.13.14.15.二.综合应用题解答：三.设计分析解答：第二章运算方法和运算器一,填空题1.已知冈*卜=0100110,则冈尿=，真值=2.A 的 AS CII码为4 1 H,如果用偶校验码校验，最高位为校验位，则编码为。3.在变形补码进行加减法运算时，若 运 算 结 果 中 两 个 符 号 位,表示发生了溢出。若结果的两个符号位为 表示发生了正溢出。4.已知凶朴=11011010,其中最高位为符号位,则 2X、=3)X 1=_5.在单符号位进行加减法运算时，若,表示发生了溢出。6.数的真值变成机器码可采用原码表示法，反码表示法，表示法，表示法。7.机器字长为32位，

4、定点表示时，数符1 位，尾数31位。贝 U：定点整数表示时，最大正数值=，最小负数值=.8.若浮点数x 的 IEEE754标准存储格式为(41360000)16，其浮点数的卜进制数值为 O9.(20.59375)1。的 IEEE754标准32位浮点数的十六进制存储格式为10.(52)10的 IEEE754标准32位浮点数的十六进制存储格式为11.(-4120)x0的 IEEE754标准32位浮点数的十六进制存储格式为12.将十六进制的IEEE754单精度浮点数存储格式42E48000转换成十进制数，其十进制数值为。13.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x，真

5、值表示为：X=(-1)SX(1.M)X2ET28它所表示的最大正数为、最小正数为。14.假设由S,E,M三个域组成的一个32位二进制字所表示的非规格化浮点数x，真值表示为:X=L1)S X(1.M)X2E但 它 所 表 示 的 最 大 负 数 为、最 小 负 数 为 是 多 少。15.设某机字长为8 位(含一位符号位)，若冈,卜=11001001,则 x 所表示的十进制 数 的 真 值 为,(l)xN =。16.带符号位的编码方式中，零的表示唯一的有 码和 码。17.机器数为补码表示，字长16位(含一位符号位)，用十六进制写出对应整数定点机的最大整数补码是，最小负数补码是。18.在整数定点机中

6、，采 用 1 为符号位，若寄存器的内容为10000000。当它表示为原码是,其对 应 的 真 值 为;当它表示为补码时，其 对 应 的 真 值 为。(答案均用十进制表示)19.一个浮点数，当其尾数右移时，欲使其值不变，阶码必须 0尾数右移一位，阶码。20.机器数字长为8 位(含1 位符号位)，当 x=-127(十进制)时，冈朴=_,冈移=O21.机器数字长为8 位（含 1 位符号位），若机器数为8 1 H,当它表示原码时，等价的十进制整数为,当 它 表 示 为 补 码 时 等 价 的 十 进 制 整 数 为。22.设机器代码为FCH,机器数为补码形式（1 位符号位），则 对 应 的 十 进 制

7、 真 值 为（真值用十进制表示），其 原 码 形 式 为（原码用十六进制表示）。23.设 x=-2 5 3 2 ,则冈朴=,（1/2冈,卜=24.设 x=-2532,贝，（皿）用卜=25.一个具有二级先行进位的3 2 位 A LU 电路需要 片 74181芯片和 片74182 芯片。26.原码的符号位为1,该数为负数。若补码的符号位为1,则该数为:若移码的符号位 为 1,则该数为 27.若冈*=1.0000000,则*=,若冈朴=1000000 0,贝 x=o28.原码的移位规则是符号位不变，数值部分左移或右移，移出的空位填“0”。补码的移位规则是补码的左移时符号位不变,数值部分左移，最低位移

8、出的空位填补码右移时符号位不变，数值部分右移，最高位移出的空位填29.补码的数值部分不变，符号取反，即得 码，补码包括符号位在内各位取反末位加 1 得 O30.x=+011,y=+110,求 和 x 丫 移=。解答：1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.16.17.18.19.20.21.22.23.24.25.26.27.28.29.30.二,综合应用题1.一知x=0.10011101,y=-0.1 1 1 0,用不恢复余数阵列除法器计算2.设某机字长为8 位，给定十进制数：x=+4 9,丫=一74。试按补码运算规则计算下列各题,并判断溢出情况。（1）冈补一

9、M 补 （2）x 补+W2冈 补3.设 x=-15,y=-1 3,输入数据用补码表示，用带求补器的补码阵列乘法器求出乘积xXy=?并用十进制数乘法验证。4.已知x=0.10011101,y=0.1110,用不恢复余数法求xOy（计算出商和余数）。5,设 x=+15,y=1 3,用带求补器的原码阵列乘法器求出两数的乘积x X y=?。并用十进制数乘法验证。6 .已知x=+0.1 0 1 0 1,y=+0.1 1 1 1 0,请用加减交替法求x+y (计算出商和余数，商值计算到小数点后面5位)。7 .x =20 1 0X0.1 1 0 1 1 0 1 1,y =21 0 0X(-0.1 0 1 0

10、 1 1 0 0),利用浮点数运算器的运算方法计算x +y。(提示：浮点运算器的运算步骤为0操作数的检查、比较阶码大小并完成对阶、尾数进行加或减运算、结果规格化并进行舍入处理。)8 .一知 x=0.1 0 1 1 0,y=0.1 1 1,请 用 不 恢 复 余 数 法 计 算(计 算 出 商 和余数，商值计算到小数点后面3 位)。9 .知 x=-0.0 1 1 1 1,y=+0.1 1 0 0 1,计算x+y,要写出详细过程步骤,如果有溢出,要进行溢出检测。1 0 .已知 x=-0 Q l l l l,y=+0.U 0 0 1,求:x b，x i b，y#,y ：x+y,x-y,判断加减运算是

11、否溢出。1 1 .设有两个十进制数：x=-0.8 7 5 X 21,y=0.6 2 5 X 22,将 x 和 y的尾数转化为二进制补码形式；设阶码2 位，阶符1 位，数符1 位，尾 数 3 位。通过补码运算规则求出z=x-y的二进制浮点规格化结果。1 2 .有两个浮点数N i=X S i,N 2=2 j 2 xS 2,其中阶码用4位移码、尾数用8位原码表示(含1 位符号位)。设 j l=(l l)2,S1=(+0.0 1 1 0 0 1 1)2,j 2=(-1 0)2,S2=(+0.1 1 0 1 1 0 1)2,求 N 1+N 2,写出运算步骤及结果。1 3 .设两个浮点数 N i=2 i

12、T x S i,N 2=2 j 2 xS2.其中阶码3 位(移 码)，尾数4 位，数符1 位。设：j l=(-1 0)2,S i=(+0.1 0 0 1)2j 2=(+1 0)2,5 2=(+0.1 0 1 1)2求：MX%,写出运算步骤及结果，积的尾数占4位，按原码阵列乘法器计算步骤求尾数之积。1 4.已知二进制数x=0.1 0 1 1 0,y=-0.1 0 0 1 1,设计算机字长为8位(其中1位符号位)，试用双符号位的补码定点小数计算求x+y,x y的值，并判断是否溢出。1 5.已知x=0.1011,y=-0.1 0 1 0,用原码一位乘法求x X y 的值，要求写出计算机中的运算步骤。

13、解答：1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.三.设计分析1.设计一个无符号位的二位二进制乘法器。可以任意选择若干一位二进制全加器和各种基本逻辑门电路。2.有 若 干 74181和 74182器件，可以任意选择以上两种器件设计以下两种方案的3 2 位ALU（只需画出进位之间的联系），并比较两种方案的速度及集成电路片数。采用单重分组（组内并行进位，组间串行进位）进位结构：（2）采用双重分组（二级先行进位）进位结构。解答：1.2.第三章内部存储器一.填空题1.一个4 路组相联Cache由 64个行组成；主存储器包含4K 个块，每 块 128个字。存储系统按字寻址。则

14、 内 存 地 址 需 要（）位二进制数来表示、其中标记位有（）位。2.在全相联映射方式中，主存的某一块可以拷贝到Cache中 的（），Cache的命中 率（3.存储器和CPU 连接时，要完成地址总线的连接：（控制的连接，方能正常工作。）总线的连接和（)4.主存储器容量通常以KB表示，其中K=:硬盘容量通常以GB表示，其中G=K。5.主存储器的性能指标主要是（）、（）、存储周期和存储器带宽。6.某存储器有4 个模块，每个模块的容量为256Kx32位，存储周期为200ns，总线传送周期为 50ns,一个存储周期读出4 个字节，则数据总线有 条，现 CPU 要从此存储器中连续读取4 个字，四个模块采

15、用交叉方式需要时间为（）ns7.某计算机的页式虚存管理中，采用长度为32字的页，内存中共有64个物理页，而逻辑页共 有 1024个，则虚拟地址共有（）位，物理地址共有（）位。8.某存储器容量为32字，字长64位，模块数m=4,分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位，总线传送周期T=50ns。顺序存储器的带宽是（）,交叉存储器的带宽是（）。9.主存与cache的地址映射有全相联映射，（）和（）三种方式。10.一个组相联映射的Cache,有 128个行，每组4 块。主存共有16384个块，每块64个字,则主存地址共（）位，其中组地址应该为（）位。11.广泛使

16、用的（）和（）都是半导体随机读写存储器。前者的速度比后者快,但集成度不如后者高。12.双端口存储器和多模块交叉存储器属于并行存储器结构，其中前者采用（）并行技术,后者采用（）并行技术。13.对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计算机采用多级存储体系结构，即主存、（）和（）。14.高级的DR AM芯片增强了基本DR AM的功能，存取周期缩短至20ns以下。举出两种高级 DR AM芯片，它 们 是（）、（）。15.一个组相联映射的Cache,有 128个行，每组4 块。主存共有16384个块，每块64个字,则主存地址共（）位，其中主存字块地址应为（）位。16.虚拟存储器

17、分为页式、（）式、（）式三种。17.反映主存速度指标的三个术语是存取时间、（）和（）。18.某计算机字长32位，其存储容量为64M B,若按字编址，它的存储系统的地址线至少需要（）条。19.CPU 可以直接访问（）和 Cache,但不能直接访问（）。20.虚拟存储器系统中，CPU 根据指令生成的地址是（），经过转换后的地址是（）。21.存储器的容量单位中，1KB=（）B,1GB=（）Bo22.一个四路组相联Cache共 有 64个块，主存共有8192块，则主存地址中标记为有（）位，组 号（）位。23.如 果 Cache有 128个行，则直接映射方式下,主存的第i 块映射到Cache的第（）行。

18、24.个n 路组相联映射Cache,Cache共 有 M 个行。当 n=l 时，该 Cache变 成（）映射，当 n=M 是，该 Cache又 变 成（）映射。25.由 1024X 1024阵列构成IM X I 位 DR AM存储芯片的刷新周期为8ms,读写周期为1 吟若采用集中式刷新需要（）2 进行正常读写操作，（）因进行刷新操作。26.欲组成一个64KX16位的存储器，若选用32Kx 8 位的芯片，共 需（）片，若选用1 6 K x i位的芯片，共 需（）片。27.写操作时，对 Cache和主存单元同时修改的方法称为（），若每次只暂时写入 Cach e,直到替换时才写入主存的方法称为（）。

19、28.虚拟存储器通常由主存和（）两级组成，为了要运行某个程序，必 须 把（）映射到主存的物理地址空间。2 9.由 16KB的 Cache和 16MB的内存构成的存储系统的存储容量为（)30.一个组相联映射的Cache,有 128个行，每组4 块。主存共有16384个块，每块64个字，则主存地址中组地址应该为（）位，Cache地 址 共（）位。解答：1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.16.17.18.19.20.21.22.23.24.25.26.27.28.29.30.二,综合应用题1.设存储器的容量为32字，字长为64位，模块数m=4,分别利用顺序方式和

20、交叉方式进行组织.存储周期T=200ns,数据总线宽度为64位，总线传送周期匕50ns,问顺序存储器和交叉存储器的带宽各是多少？2.一个Cache由 256行构成，主存包含4096个块，每块由256个字组成。访存地址为字地址。(1)求一个主存地址有多少位？一个cache地址有多少位？(2)在全相联映射方式设计主存地址格式(即主存地址分为几段，每段几位)。在直接映射方式设计主存地址格式(即主存地址分为几段，每段几位)。(4)在 4 路组相联映射方式设计主存地址格式(即主存地址分为儿段，每段几位)。3.一个组相联映象Cache由 64行构成，每组包含4 个行。主存包含4096个块，每块由128字组

21、成。访存地址为字地址。(1)求-一个主存地址有多少位？一个 cache地址有多少位？(2)计算主存地址格式中，区号、组号、块号和块内地址字段的位数。4.CPU 执行一段程序时，cache完成存取的次数为3800次，主存完成存取的次数为200次,已知 cache存取周期为50ns,主存为250ns。求 cache/主存系统的效率和平均访问时间。5.某计算机系统的内存系统由cache和主存构成，cache的存取周期为50ns,主存的存取周期 为 250ns。已知在一段给定的时间内，CPU 共访问内存系统5000次，其 中 250次访问到主存。问(1)cache的命中率是多少？(2)CPU 访问内存

22、系统的平均时间是多少？(3)cache一主存系统的访问效率是多少？6.设有一个cache的容量为2k字，每行为16字，求：(1)该 cache可容纳多少个行？(2)如果主存容量为256k字，则有多少个块？(3)主存的地址有多少位？Cache的地址有多少位？(4)在直接映射方式下，主存中的第i 块映射到Cache中的哪一个行中？(5)进行地址映射时，存储器的地址分成哪几段？各段分别有多少位？7.设存储器容量为64M字，字长为64位，模块数m=8,分别用顺序和交叉方式进行组织。存储周期T=100ns,数据总线宽度为64位，总线传送周期?=50ns。求：顺序存储器和交叉存储器的带宽各是多少？8.设主

23、存容量512KB,Cache容量4 K B,每个块16个字，字长32位。(1)Cache地址多少位？Cache共有多少行？(2)主存地址多少位？可容纳多少个块？(3)在直接地址映射方式下，主存的第几个块映射到Cache中的第5 块(设起始块是第 1块)。(4)画出直接映射方式下主存地址地段中各段的位数。9.设主存容量512KX16位，Cache容量4096X16位，块长4 个 16位的字，访存地址为字地址O(1)直接映射方式下，设计主存的地址格式。(2)全相联映射方式下，设计主存的地址格式。(3)二路组相联映射方式下，设计主存的地址格式。(4)若主存容量为512KX32位,块长不变，在四路组相

24、联映射方式下，设计主存的地址格式。10.某计算机的主存地址空间大小为256M,按字节编址。指令Cache分离，均有8 个 Cache行，每 个 Cache行大小为64M B,数 据 Cache采用直接映射方式，(勤思教育)现有两个功能相同的程序A 和 B,其伪代码如下：程序A:inta256256;int sum_arrayl()(int i,j,sum=0;for(i=0;i 256;i+)for(j=0;j 256;j+)sum+=aij;return sum;)程 序 B:inta256256;int sum_array2()(int i,j,sum=0;for(j=0;j 256;j+

25、)for(i=0;i 256;i+)sum+=aij;return sum;)假 定 int类型数据用32位补码表示，程序编译时i,j,sum均分配在寄存器中，数组a按行优先方式存放，其地址为320(十进制)。请回答，要求说明理由或给出计算过程。(1)、若不考虑用于Cache 致维护和替换算法的控制位,则数据Cache的总容量为多少?(2)、数组元素a031和 各 自 所 在 的 主 存 块 对 应 的 Cache行号分别是多少(Cache行号从0 开始)(3)、程序A 和 B 得数据访问命中率各是多少？哪个程序的执行时间短？1 1.有一个计算机，主存容量1M B,字长1 B,块大小16B,C

26、ache容量64KB。若 Cache采用直接映射方式，请写出如下内存地址的标记，行号，块内地址。01234；(2)CABBEo1 2.设某机算计采用直接映射方式，已知主存容量为4MB,Cache容量为4096B,块长度为8 个字，字长32位。(1)画出主存地址各字段的分布框图，说明每个字段的名称及位数；(2)设初始时Cache为 空,若 CPU 依次从主存的第0、1、2、.、98、99号 100个字(主存一次读出一个字)，并重复按次次序读10次，问命中率是多少？如果Cache的存取时间为50ns,主存的存取时间为500ns,根据(2)求出的命中率计算平均存取时间。13.下表中表示使用页表的虚实

27、地址转换条件，页表存放在相联存储器中，其容量为8个存储单元，问：(1)当 CPU 按虚地址1 去访问主存时，主存的实地址码是多少？(2)当 CPU 按虚地址2 去访问主存时，主存的实地址码是多少？(3)当 CPU 按虚地址3 去访问主存时，主存的实地址码是多少？页表页号该页在主存中的起始地址33 42000 25 38000 796000 660000440000 15 80000 550000 30 70000 虚拟地址 页号 内存地址1150324 270128 34805161 4.某计算机系统的内存系统由cache和主存构成，cache的存取周期为4 5 n s,主存的存取周期为200

28、ns。已知在一段给定的时间内，CPU 共访问内存系统45000次，其 中 340次访问到主存。问(2)cache的命中率是多少？(2)CPU 访问内存系统的平均时间是多少？(3)cache-主存系统的访问效率是多少？1 5.主存可按32位地址寻址,Cache行的大小为6 4 B,假设Cache为全相联映射,给出内存地址格式并确定下列参数：可寻址单元数，主存的块数，Cache的行数，标记的长度。解答:1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.三.设计分析1.有一个16KX16K的存储器，由8 K X 4 b it的SRAM芯片构成。问:(1)共需要多少SRAM芯片？

29、(2)设计出存储体的组成框图。写出各芯片的地址分布。2.有一个1 6 K x i6 b it的存储器，由4 K X 4位的SRAM芯片构成(芯片是6 4 X 6 4结构)。问:(1)共需要多少RAM芯片？(2)存储体的组成框图写出各芯片的地址分布。3.用16K X 4位的SRAM芯片构成6 4K x8位的存储器，要求:(1)共需要多少RAM芯片？(2)画出该存储器组成的逻辑框图写出各芯片的地址分布。4.有一个64K X 32bit的存储器，由16K X 8bit的SRAM芯片构成。问：计算共需要多少个1 6 K x8 b it的SRAM芯片构成64K X 32bit的存储器;(2)设计出存储体

30、的组成框图；写出各芯片的地址分布。5.用256Kx8位的SRAM芯片构成1 M X 1 6位的存储器，要求:共需要多少RAM芯片？画出该存储器组成的逻辑框图写出各芯片的地址分布。6.用2M X 8位的SRAM芯片，设计8M X 3 2位的SRAM存储器。(1)共需要多少SRAM芯片？设计出存储体的组成框图。写出各芯片的地址分布。7.用256Kx8位的SRAM芯片构成1 M X 1 6位的存储器，要求:（1）共需要多少RAM芯片？画出该存储器组成的逻辑框图写出各芯片的地址分布。8,现有若干片4 K X 8位和8 K X 4位的SRAM存储芯片。利用以上存储芯片设计一个16K x8位的存储器。画出

31、与CPU连接的逻辑电路图。9.要求用256Kx 16位 的SRAM设计存储器。SRAM有两个控制输入端：当有效时选中该片;当/R=l执行读操作，当/R=0执行写操作。共需要多少RAM芯片？（2）画出该存储器组成的逻辑框图写出各芯片的地址分布。10.设CPU有1 6根地址线，8根数据线，并用MREQ作为访存控制信号（低电平有效），用W R作为读写控制信号（高电平为读、低电平为写）。现有下列存储芯片：1 K X 4位RAM、4KX8位RAM、8KX8 位 RAM、2KX8 位 ROM、4KX8 位 ROM、8K X 8 位 ROM 及 74138 译码器和各种门电路。画出CPU与存储器的连接图，要

32、求如下：主存地址空间分配：6000H67FFH为系统程序区。6800H-6BFFH为用户程序区。合理选用上述存储芯片，说明各选几片。详细画出存储芯片的片选逻辑图。各种门电路和译码器可以自己选择。11.CPU的地址总线1 6根（A15 A0,A 0为低位），双向数据总线8根（D7 D0）,控制总线中与主存有关的信号有/MREQ（允许访存，低电平有效），R/W（高电平为读命令，低电平为写命令）。主存地址空间分配如下：0 8191为系统程序区，由只读存储芯片组成；8192 32767为用户程序区；最后（最大地址）2K地址空间为系统程序工作区。上述地址为十进制，按字节编址。现有如下存储器芯片：EPRO

33、M：8K义8位（控制端仅有/CS）;SRAM：16KX1 位，2KX8 位，4KX8 位，8KX8 位.请从上述芯片中选择适当芯片设计该计算机主存储器，(2)画出主存储器逻辑框图，注意画出选片逻辑(可选用门电路及3:8译码器74LS138)与C P U的连接，说明选哪些存储器芯片，选多少片。1 2.用512KX16位 的Flash存储器芯片组成一个2 M X 3 2位的半导体只读存储器，试问:(1)数据寄存器需多少位？(2)地址寄存器需多少位？共需要多少这样的存储器件？画出此存储器的组成框图。解答：1.2.3.4.5.6.7.8.9.10.11.12.第四章指令系统一.填空题1.指令寻址的基本

34、方式有两种，方式和 方式。2.RISC的中文名称是,SCSI的中文意思是。3.寄存器间接寻址方式中，操作数的有效地址在()中，操作数在()中。4.形成指令地址的方法称为指令寻址，通常是 寻址，遇到转移指令时_ 寻址。5.RISC指令系统的最大特点是：只有 指令和 指令访问存储器，其余指令的操作均在寄存器之间进行。6.一个较完善的指令系统，应当满足完备性、规整性和 四方面的要求7.在间接寻址方式中，指 令 中 的 地 址 码 给 出 的 是,CPU 需要访问内存次才能得到操作数。8.相对寻址方式中，操作数的地址是由 与 之和产生的9.设 D 为指令中的形式地址，D=FCH,(D)=40712,如

35、果采用直接寻址方式，有效地址是，参加的操作数是。10.某机指令字长24位，共 有 130条指令，指令码固定长度，若采用一地址格式可直接寻址范围是,若采用二地址格式，可直接寻址范围是 o11.某机采用三地址格式，功能完成50种操作，若机器可以在1K范围内直接寻址，则指令字长最小取 位，其中地址码至少 位。12.某机指令字长32位，共有64种操作，CPU 内有16个 32位通用寄存器，采用R-S 类型指令格式，能 直 接 寻 址 的 最 大 地 址 空 间 为,如果采用通用寄存器作为基址寄存器，则R-S 类 型 指 令 能 寻 址 的 最 大 主 存 空 间 是。13.计算机指令长度为20位，有

36、2 地址指令，1 地址指令，。地址指令。地址码长度6 位，问若操作码字段固定长度为8 位，现设计出m 条 2 地址指令，n 条 0 地址指令，此时该计算机最多可以设计出 条 1 地址指令。14.寄存器寻址方式中，指令的地址码给出的是，操作数在中。15.基址寻址方式中，操作数的地址是由 与 之和产生的。解答：1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.二,综合应用题1.某个16位的机器所使用的指令格式和寻址方式如下所示,该机有两个20位基址寄存器,四个16位变址寄存器，十六个16位通用寄存器。指令汇编格式中的S(源)，D(目标)都是通用寄存器，M 是主存中的一个单元。

37、三种指令的操作码分别是MOV(OP)二(A)H，STA(0P)=(1B)H，LDA(OP)=(3CH)HO MOV 是传送指令，STA 是写数指令,LDA是读数指令。MOV S,D15 10 9 8 7 4 3 0table border=1 cellpadding=O,cellspacing=OP目标源STA S,M15 10 9 8 7 4 3 0OP基址源变址位移量LDA S,M15 10 9 8 74 3 0OP目标20位位移量C PU 完成哪一种操作所花的时间最短？哪一种操作所花时间最长？第二种指令的指令执行时间有时会等于第三种指令的执行时间吗?下列情况下每个十六进制指令字分别代表什

38、么操作？其中如果有编码不正确,如何改正才能成为合法指令?(6CD6)H；(1C2)H.(3)(F0Fl)H(3CD2)H：(2856)H2.计算机指令长度为24位，有 2 地址指令，1 地址指令，。地址指令。地址码长度8 位，若 m 条2 地址指令，n 条 0 地址指令，问此时该计算机最多可以设计出多少条1 地址指令。（写出完整推导过程）3.某计算机字节长为16位，主存地址空间大小为128KB,按字编址。采用字长指令格式,指令名字段定义如下：15 12 11 6 5 0OPM5R5MdRd源操作数 目的操作数转移指令采用相对寻址，相对偏移是用补码表示，寻址方式定义如下：Ms/Md寻址方式助记符

39、含义OOOB 寄存器直接Rn操作数=(R n)001B 寄存器间接(Rn)操作数=(R n)010B 寄存器间接、自增(R n)+操作数二(R n),(R n)+l-R n011B 相对D(Rn)转移目标地址=(PC)+(R n)注：(X)表示有存储地址X 或寄存器X 的内容。请回答下列问题：(1)、该指令系统最多可有多少指令?该计算机最多有多少个通用寄存器？(勤思教育)存储地址寄存器(MAR)和存储数据寄存器(MDR)至少各需多少位？(2)、转移指令的目标地址范围是多少？、若操作码0010B表示加法操作(助记符为add),寄存器R 4和 R 5得编号分别为100B何 10IB,R 4的内容为

40、1234H,R 5的内容为5678H,地 址 1234H中的内容为5678H,5678H中的内容为123 4 H,则汇编语言为add(R 4),(R 5)(逗号前为源操作符，逗号后目的操作数)对应的机器码是什么(用十六进制)?该指令执行后，哪些寄存器和存储单元的内容会改变？改变后的内容是什么？4.台处理器具有如下指令格式：table border=l cellpadding二 0 cellspacing=2 位 6 位 3 位 3 位 XOP源寄存器目的寄存器地址格式表明有8 个通用寄存器（长度为16位），X 指定寻址方式，主存实际容量为256K字。（1）假设不用通用寄存器也能直接访问主存中的

41、每一个单元，并假设操作码域0P=6位,请问地址码域应分配多少位？指令字长度应有多少位？（2）假设X=l l 时，指定的那个通用寄存器用作基址寄存器，请提出一个硬件设计规则,使得被指定的通用寄存器能访问1M主存空间中的每一个单元。5.指令格式如下所示，其中O P 为操作码，试分析指令格式特点。18 12 11 10 9 54 0OP源寄存器目标寄存器6.某机配有基址寄存器和变址寄存器，采用一地址格式指令系统，允许直接和间接寻址，故在指令格式中设了 2 位寻址特征位以满足以上寻址方式。机器字长、指令字长和存储字长均为16位。(1)若采用单字长指令，共能完成110种操作，则指令可直接寻址的范围是多少

42、？一次间接寻址的范围是多少？画出其指令格式图并说明各字段含义。(2)若存储字长不变，请你设计种方法以实现在直接寻址方式下可访问16MB内存的每 个 存 储 单 元？7.某机的16位单字长访内存指令格式如下：OP（4 位）M（2 位）1（1 位）X（1 位）A（8 位）其中，A 为形式地址，补码 表 示（其中一位为符号位）：I 为直接/间接寻址方式：1 =1 为间接寻址，1=0 为直接寻址方式；M 为寻址模式：0 为绝对地址，1 为基地址寻址，2 为相对寻址，3 为立即寻址:X 为变址寻址。设 P C,R x,R b 分别为指令计数器，变址寄存器，基地址寄存器，E为有效地址，请回答以下问题：（1

43、）该指令格式能定义多少种不同的操作？立即寻址操作数的范围是多少?（2）设基址寄存器为14位，在非变址直接基地址寻址时，确定存储器可寻址的地址范围（3）间接寻址时，寻址范围是多少？8.计算机指令长度为16位，有 2 地址指令，1 地址指令，0 地址指令。地址码长度6 位,若 m 条2 地址指令，n 条 0 地址指令，问此时该计算机最多可以设计出多少条1 地址指令。9.设某台计算机有100条指令，要求：1.采用固定长度操作码编码，试设计其操作码编码。2.假设这100条指令中有10条指令的使用概率达到90%,其余9 0 条指令的使用概率达到 10%,试采用不等长编码设计一种操作码编码的方案，并求出操

44、作码的平均长度。10.设某台计算机有100条指令，要求：1.采用固定长度操作码编码，试设计其操作码编码。2.假设这100条指令中有10条指令的使用概率达到90%,其余9 0 条指令的使用概率达到 10%,试采用不等长编码设计一种操作码编码的方案，并求出操作码的平均长度。11.假设寄存器R 中的数值为1000,地址为1000的存储器中存储的数据为2000,地址2000的存储器中存储的数据为3000,p c的值为4 0 0 0,问在以下寻址方式下访问的指令操作数的值是什么？:L 寄存器寻址R2.寄存器间接寻址(R)3.直接寻址10004.存储器间接寻址(1000)5.相对寻址-2000(pc)6.

45、立即数寻址#200012.某机的指令格式如下所示5 10 9 8 7 0操作码OPX位移量DX 为寻址特征位：X=00：直接寻址；X=01：用变址寄存器R X1寻址；X=10：用变址寄存 器 R X2寻址；X=ll：相对寻址设(PC)=1234H,(R Xl)=0037H,(R X2)=1122H(H 代表十六进制数)，请确定下列指令中的有效地址：4420H 2244H 1322H 3521H13.一种二进制R S 型 32位的指令结构如下：6 位 3 位 6 位 17位OPX通用寄存器位移量D其 中 O P为操作码字段，X 为寻址模式字段，D 为偏移量字段，其寻址模式定义为有效地址E 算法及

46、说明列表如下:寻址方式寻址方式X有效地址E 算法说明(1)0 0 0E=D(2)0 0 1E=(P C)+DP C 为程序计数器(3)0 1 0E=(R j)+DR?为变址寄存器(4)0 1 1E=)+DR i 为基址寄存器(5)1 0 0E=(D)(6)1 1 1E=（R3）请写出6 种寻址方式的名称。1 4 .某机器单字长指令为32 位，共有4 0 条指令，通用寄存器有1 2 8 个，主存最大寻址空间为 6 4M。寻址方式有立即寻址、直接寻址、寄存器寻址、寄存器间接寻址、基值寻址、相对寻址六种。请设计指令格式，并做必要说明。1 5 .已知计算机指令字长为32 位，其指令格式如下：6 位 7

47、位 3 位 1 6 位O PRXD其中O P 为操作码，R为通用寄存器（32 位长），X为寻址方式，说明下列情况下能访问的最大主存空间为多少个机器字：X=0 0 0,D为直接操作数；X=0 0 1,D为直接主存地址；X-0 1 0,由通用寄存器R 0 提供主存地址；X=0 1 1,D为位移量，由通用寄存器R 1 提供基址地址；X=1 0 0,D为位移量，由通用寄存器R 2 提供变址地址（8 位）；X=1 0 1,D为位移量，有程序计数器P C 提供主存地址；X=1 1 0,由通用寄存器R 3提供存储器堆栈栈顶地址。解答：1.2.3.4.5678.9.10.11.12.13.14.15.三.设计

48、分析解答：第五章中央处理器一.填空题1.当前CPU 所访问的内存单元的地址保存在_ _ _寄存器，由内存读出的指令或数据暂时存放在 寄存器。2.微 命 令 的 编 码 方 式 主 要 有、和混合表示法。3.当前正在执行的指令保存在_ _ _ _ _ _ _ 寄存器，将要执行的下一条指令地址存放在一 寄 存 器。4.同时或同一个CPU 周期内可以并行执行的微操作叫 性微操作，不能同时或不能在同一个CPU 周 期 内 可 以 并 行 执 行 的 微 操 作 叫 性微操作。5.流 水 CPU 中的主要问题是有可能出现三种相关冲突，分别是：资源相关、相关和相关，为此需要采用相应的技术对策。6.取指令过

49、程是由 给出现行指令地址，然后送至地址寄存器，经地址线从存储器读出指令，经过数据线送至CPU 的缓冲寄存器，最终送至。7.微程序的入口地址是 根据指令的 产生的。8.CPU 从 取出 一 条 指 令 并 执 行 这 条 指 令 的 时 间 和 称 为。9.取指令过程是由指令计数器给出现行指令地址，然后送至_ _ _ _ _ _,经地址线从存储器读出指令，经过数据线送至CPU 的,最终送至指令寄存器。10.CPU 周期也称为 周期，一个CPU 周 期 包 含 若 干。11.CPU 从 主 存 中 取 出 一 条 指 令 并 执 行 该 条 指 令 的 时 间 称 为,它通常由若干机器周期来表示，

50、而机器周期又包含有若干 o12.微程序控制器中，一 条 机 器 指 令 对 应 一 个,若干条。13.在微程序实现的控制器中，微操作命令可采用 和 两种控制方式。14.实现机器指令的微程序一般存放在 中，用户程序一般存放在内存中，前者的速度比后者 o15.控制器由于设计方法不同，一般分为 型控制器和 型控制器。解答：1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.二.综合应用题1.下图图所示为双总线结构机器的数据通路州 为指令寄存器,PC为程序计数器(具有自增功能),M 为主存(受R/W信号控制),AR 为地址寄存器,DR 为数据缓冲寄存器,ALU 由加,减控制信号决定