zn8-TLC5615-F智能电子产品设计与制作.pptx

《zn8-TLC5615-F智能电子产品设计与制作.pptx》由会员分享，可在线阅读，更多相关《zn8-TLC5615-F智能电子产品设计与制作.pptx（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、绍职院-机电学院-应电ZLB项目08 可调数字电压源应用电子技术周灵彬绍职院-机电学院-应电ZLB目标与要求 1电路设计2程序设计 3PCB 设计 4升级设计 5绍职院-机电学院-应电ZLB8.1 设计目标与要求目标要求可调数字电压源学串行DA会用LM3171.3-5.3V 可调可步进+0.1，-0.1数码管实时显示电压值绍职院-机电学院-应电ZLB8.2 电路设计构思单片机DAC 10 位数码 管显示 输入电压值IO 资源：外中断 1.3V5.3V 三端可调稳压器：LM317绍职院-机电学院-应电ZLBTLC5615为美国德州仪器公司1999年串行接口的数模转换器，5V单电源供电，输出为电压

2、型,比早期电流型输出的DAC要好。最大输出电压是基准电压值的两倍。带有上电复位功能，即把DAC寄存器复位至全零。易与工业标准的微处理器或微控制器(单片机)接口适用于电池供电的测试仪表、移动电话,也适用于数字失调与增益调整以及工业控制场合。引脚功能：DIN：串行数据输入端；SCLK：串行时钟输入端；/CS：芯片选用通端，低电平有效；DOUT：用于级联时的串行数据输出端；AGND：模拟地；REFIN：基准电压输入端,2V(VDD-2)；OUT：DAC 模拟电压输出端；VDD：正电源端，4.55.5V,通常取5V。8.2 电路设计TLC5615绍职院-机电学院-应电ZLB8.2 电路设计TLC561

3、5绍职院-机电学院-应电ZLB8.2 电路设计TLC56151）10 位 DAC 电路;（2）一个 16 位移位寄存器,接受串行移入的二进制数,并且有一个级联的数据输出端DOUT;（3）并行输入输出的 10位DAC 寄存器,为10 位DAC电路提供待转换的二进制数据;（4）电压跟随器为参考电压端REFIN提供很高的输入阻抗,大约10M;（5）2 电路提供最大值为 2 倍于 REFIN 的输出;（6）上电复位电路和控制电路。绍职院-机电学院-应电ZLB8.2 电路设计TLC5615绍职院-机电学院-应电ZLB8.2 电路设计TLC5615绍职院-机电学院-应电ZLBTLC5615的数字量与模拟量

4、间的关系 输出的模拟量Vout=02*VREF*（数字量/1024）。8.2 电路设计TLC5615绍职院-机电学院-应电ZLB8.2 电路设计TLC5615工作时序TLC5615 工作时序如图8-9所示。可以看出,只有当片选CS为低电平时,串行输入数据才能被移入16位移位寄存器。当CS为低电平时,在每一个SCLK时钟的上升沿将DIN的一位数据移入16位移寄存器。注意,二进制最高有效位被导前移入。接着,CS的上升沿将16位移位寄存器的10位有效数据锁存于10位DAC寄存器,供DAC电路进行转换;当片选CS为高电平时,串行输入数据不能被移入16位移位寄存器。注意,CS的上升和下降都必须发生在SC

5、LK为低电平期间。绍职院-机电学院-应电ZLB8.2 电路设计TLC5615Ns级的时间，所示编程 上可以不用多延时绍职院-机电学院-应电ZLB8.3 程序设计框架构思端口初始化中断触发方式外中断允许电压数据为3V预设的电压数据送DA电压数据处理后显示为方便 数据处理步进数据*10由中断得到预设的电压数据绍职院-机电学院-应电ZLB超星在线开放课程邀请码、教材样书-电子工业出版社14程序详见超星学银在线绍职院-机电学院-应电ZLB绍职院-机电学院-应电ZLB8.4 PCB设计布局图8-3 手动,自动,调整;设置禁止层后的布局情况绍职院-机电学院-应电ZLB8.4 PCB设计布线、3D预览绍职院-机电学院-应电ZLB绍职院-机电学院-应电ZLB拓展思考：TLC5615在16位数据格式下可级联绍职院-机电学院-应电ZLB 超星在线开放课程、教材样书-电子工业出版社样书网址：https:/