计算机组成原理实验指导书2014版.pdf

《计算机组成原理实验指导书2014版.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理实验指导书2014版.pdf（86页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理实验指导书李淑芝 欧阳城添 董跃华 主编江西理工大学2 0 1 4 年 9月目录第一部分 计算机组成原理系统概述.1第1章DVCC系列实验机软硬件简介.11.1 DVCC系列实验机系统硬件性能.I1.2 DVCC实验机系统软件性能.21.3 DVCC实验计算机的工作条件.21.4 DVCC实验计算机功能模块详述.4第2章 联机调试软件简介.32第二部 分 基本单元实验.33实验一 8位算术逻辑运算实验.34一、实验目的.34二、实验原理.34三、实验电路.34四、实验步骤.37五、实验数据.38六、思考题.39实验二 带进位控制8位算术逻辑运算实验.40一、实验目的.40二、实验

2、原理.40三、实验电路.40四、实验步骤.42五、实验数据.43六、思考题.43实验三16位算术逻辑运算实验*.44一、实验目的.44二、实验原理.44三、实验电路.44四、实验步骤.47五、实验数据.48六、思考题.49实验四移位运算器实验.51一、实验目的.51二、实验原理.51三、实验电路.51四、实验步骤.53五、实验数据.53六、思考题.53实验五存储器实验.54一、实验目的.54二、实验原理.54三、实验电路.54四、实验步骤.55五、实验数据.57六、思考题.57实验六微控制器实验.58一、实验目的.58二、实验原理.58三、实验电路.59四、实验步骤.63五、实验分析.66六、

3、思考题.66第三部分 综合实验.67实验七基本模型机的设计与实现.67一、实验目的.67二、实验原理.67三、实验电路.69四、实验步骤.71五、实验分析.75六、思考题.75实验八带移位运算的模型机的设计与实现.76一、实验目的.76二、实验原理.76三、实验电路.77四、实验步骤.78五、实验分析.82六、思考题.82第一部分计算机组成原理系统概述第1章DVCC系列实验机软硬件简介1.1 DVCC系列实验机系统硬件性能一、8 位字长、16位字长兼容设计教学计算机字长主要取决于运算器。运算器的主体部分，在用2 片 74LS181芯片级联而成时，就构成8 位的运算器：在用4 片 74LS181

4、芯片级联而成时，就构成16位的运算器。教学计算机的字长是8 位还是16位，对学习计算机组成原理这门课虽没有什么实质性的影响，但为了让学生对字长的概念有更深刻的理解和认识，在本机上可同时提供出8 位、16位字长的两种运算器功能。二、采用总线结构实验机采用总线结构，使实验计算机具有结构简单清晰、扩展方便、灵活易变等诸多优点,系统内有3 组总线：数据总线，地址总线和控制总线。其中，数据总线和地址总线用8 芯排针引出，实验时只要少些接线即可。三、提供计算机基本功能模块DVCC实验机为学生提供了运算器模块ALU、寄存器堆模块、指令部件模块、内存模块、微程序模块、启停和时序电路模块、控制台控制模块以及扩展

5、模块。图 1.1.1是实验机的功能模块布局图，后面的章节将详细介绍这些模块。各功能模块的输出均通过三态器件，部分模块（每个实验均用到）间的总线已连好，另一部分模块的总线实验者可按需要连接。各模块所用的控制线全部用跳线器跳接，简单方便。四、提供扩展模块DVCC实验计算机为实验者提供创造性设计的平台，板上扩展了在系统可编程大规模电路 CPLD器件ISP1032E（LATTICE公司），它的全部引脚对外开放，实验者完全根据自己的设计思路进行计算机组成原理设计、仿真、综合，并且下载到器件中，再验证其设计的正确性，最终完成设计。五、提供智能化控制台控制台由8 位单片微机控制，为调试和使用实验计算机提供良

6、好的条件。实验计算机在停机时，实验者可通过捽制台将程序装入控存中，可以读出控存或内存指令单元中的内容并且显示。实验计算机运行时，可由控制台控制实验计算机从指定的地址开始运行程序，并可以人工干预使其停止运行；也可控制实验计算机逐条逐拍地运行，并自动测量和显示每一拍运行后的I地址总线、数据总线和微地址以及微程序的内容。六、实验接线量少，实验效率高具有上述特性的DVCC实验计算机很大程度上减少了实验者的接线工作量，因而减少了出错的可能性，以利于实验的正常顺利进行，让实验者在有限的实验时间内将精力集中在实验的关键部分。特别是进行整机实验时，学生可以集中时间和精力按要求设计实验计算机整机逻辑、指令系统及

7、相应的控制器。但在用CPLD器件设计时，实验者接线量相对多些，因为采用 CPLD器件设计时，本身就是一种创新性设计，实践性特强，更有利于培养实验者的实践能力和创新开拓能力。1.2 DVCC实验机系统软件性能DVCC实验机系统在控制软件的协调控制下，提供灵活的实验操作方式。在实验计算机独立使用时，通过拨动开关及发光二极管以及二进制数码形式进行输入、编程、显示、调试,而且数据的输入/输出显示为高电平亮，低电平灭，符合人们的习惯；在实验计算机通过RS232通信接口与上位机联机时，可以在上位机上进行编程、相互传送装载实验程序、动态调试和运行实验程序等全部操作，实验者可根据实验题目的需要在两种实验操作方

8、式之间随意切换。DVCC实验计算机系统提供WINDOWS环境下集成调试软件，有多个显示窗口，如寄存器窗、微代码窗、程序代码窗、动态代码调试窗、实时数据流动显示窗等，可在屏幕上 显示本实验计算机的组成逻辑示意图，如 图 1.1.2所示；微代码、程序代码直接屏幕修改、编程；微代码字段直接动作解释；调试运行过程实时动态跟踪显示，如数据流的流向及数据总线、地址总线、控制总线的各种信息，使调试过程极为生动形象：并具有逻辑示波器测量等强大功能。为实验者提供了良好的实验操作环境，增强实验者学习、实验的兴趣，从而提高教学效果。在 DVCC实验计算机上还配有双通道虚拟示波器测量软件，用于实验过程中信号的观察,以

9、便在设计性、创新性实验过程中及时分除故障，这样，可以减少实验室硬件设备的投析排入,提高实验设备的综合利用率。1.3 DVCC实验计算机的工作条件一、工作电源本机采用微型计算机专用高效稳压电源，主要技术指标如下：1、输入电压：交流220V10%,50HZ 2、输出电压：5V5%,3A3、输出功率215W 4、效 率.80%5、电压调整率式0.2%6、负载调整率W0.5%7、纹波系数W0.5%8、有短路保护功能和自恢复功能二、工作环境 环境温度一540,无明显潮湿，无明显振动碰撞。2图 1.1.1实验机的功能模块布局图I/O扩展区扩展数据输出显示内部总线高 8 位运算C P L D 扩展区低 8

10、位运算总线数据显示外部总线运行控制运行方式数据输入并显示数据输出显示程序R A M总线地址显示地址寄存器指令寄存器微地址控制微程序微地址显示微地址输入31.4 DVCC实验计算机功能模块详述前面已提到过，本系统为实验者开发调试实验计算机提供了一系列功能模块，这里逐一介绍它们的组成和使用。能由空制JT中柒曲1-DVC9COKCN00川斗横声理强步训dvcc时诏宏阔W解洌谢QOQ:a*e窿局今)谢瓦灯中懿画)f8后物斗陶彘曲何四4慎名*AQO、AQ7决定所得，移位寄存器74LS299(U 3 4)主要用于带进位左、右移位操作。当影响判零电路的控制位A R信号为“0”，则 UN3A输出脚3 为“1”

11、，在时钟脉冲T4正跳时，UN5B的 CLK电平产生正跳，此时，CY状态被存入触发器74LS74(U N 5B),触发器的输出QCY就是ALU结果的进位标志位。QCY为“0”，表示ALU结果没有进位，相应的指示灯CY灭；QCY为“1”，表示ALU结果有进位，相应的指示灯CY 点亮。1.4.2移位寄存器模块移位寄存器采用74LS299(U 3 4),它具有并行接数、逻辑左移、逻辑右移、保持等功能,具体由SO、SI、M、DSO、DS7决定。T 4是它的工作脉冲，正跳变有效。移位寄存器的主要使用方法见表1.1.2,电路原理图见图1.1.6。表 1.1.2 74LS299功能表299BS1soM功 能0

12、00任 意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任 意装数8VCCI OKUNID74LS08UN2BUN6A 74LS0874LS00UN5。CLKa -6o Q 1-7I1.S7I.12!74LS74,9 QCY8QZISI 4AOO 59ALUO2235678(UNIB74LSO8AQOQCYMAQ7图 1.1.6移位寄存器74LS299原理74LS374ROB4OECLKU42 74LS37-DO QODI QID2 Q2D3 Q3D4 Q4D5 Q5D6 Q6D7 Q7OECLKE 3 741374DO QODI QID2 Q2D3

13、Q32 Q4D5 Q5D6 Q6D7 Q7OECLKU44DO QODI QID2 Q2D3 Q32 3D5 Q5D6 Q6D7 Q7DECLK5768913121415171618191-)LDROKIIBUSDO3BUSD145BUSD276BUSD389BUSD41312BUSD51415BUSD61716BUSD71819RIB12LDR1KI I R2B-3457689131214151716181912LDR2K1134576891312141517161819R3B1LDR3K IIREGBUS2345678图 1.1.7寄存器堆模块1.4.3 存器堆模块寄存器堆模块的设置如图1

14、.1.7所示，为实验计算机提供了 4 个 8 位通用寄存器。它们用来保存操作数及其中间运算结果，它对运算器的运算速度、指令系统的设计等都有密切的关系。从图中看出，4 个寄存器均采用74LS374(U41U 4 4),它的输入全部相连后连到系统数据总线上BUSDOD7,总线上的数据具体写入哪个寄存器山各自的写入脉冲(LDROKLDR3K)控制；4 个寄存器的输出共用一个排针REGBUS引出，在使用时再连到系统总线上，具体由哪个寄存器读出，山各自的输出允许信号ROBR3B控制。1.4.4 程序计数器PC与地址寄存器模块一、程序计数器PC(8 位)由二片可预置的4 位二进制同步计数器74LS161(

15、U38、U39)构成，它具有接数、计数、清零等功能。程序计数器的输出采用三态传输器件74LS245CU40),如 图 1.1.8所示。当控制台总清开关为“0”时(LCLR指示灯灭),清零程序计数器，总清开关平时为T电平。1、停机状态启动时，程序计数器PC 的工作情况PC 的接数控制信号为LO A D,接数工作脉冲为C L K 16L 当 LDPC=1 时，且时钟脉冲T 4 电平正跳时，程序计数器PC 的工作脉冲端CLK的电平便正跳变，它把总线BUSD0D 7上的启动地址值接入程序计数器74LS161的输入，启动地址可为000OFF中的任意一个值。此时，当 LOAD=0时，74LS161的输出端

16、的数据被预置成输入端的数据，即初始化启动地址。74LS161的输出经三态传输器件74LS245(U 4 0)控制输出到8 芯排针PCBUS,U40由 PCB信号控制，PCB=0时，初始地址值由U40输出到内部数据总线上。2、运行时PC的工作情况(1)当需要取下条指令或取指令的下一个字节时，应控制PC 为计数状态，U38是程序计数器的低4 位，U39是程序计数器的高4 位，低 4 位产生的进位信号TC接到高4 位的进位输入端C E T,由于运行状态时，C LR=1,故只要控制LOAD=1,便使PC 为计数状态，在LDPC=1,且时钟脉冲T 4正跳时，PC 的计数脉冲CLK161正跳变，PC便计数

17、加1。(2)程序运行中遇到跳转指令时，应控制PC为接数状态，即控制LOAD=0,并使LDPC=1,这样当时钟脉冲T 4电平正跳时，PC的工作脉冲CLK161电平便正跳变，使 PC接收指令寄存器中的转移地址。对于条件跳转指令，当条件满足时，才使LOAD=0。二、地址寄存器部分由地址寄存器和地址显示灯构成。如 图 1.1.9所示，地址寄存器采用74LS273(U 37),它的输入直接连到系统总线BUSD0-D7上，输出直接接到程序存储器6264(U 5 2)的地址输入端AD0A D 7,输出为三态。当 L D A R=1,且时钟脉冲T 3 正跳变时，74LS273(U 3 7)的工作脉冲正跳，将总

18、线上的地址值锁存到74LS273中,由于74LS273的输出不受控制，因此地址值直接输出到地址总线AD 0-A D7上。地址显示灯LAD0LAD7用于显示地址值AD0AD7,高电平亮，低电平灭。11LDPC 2BUSDU 3BUSDI iBUSD2 7,BUSI&BUSD4BUSD5 I了BUSD6 17,BUSD7 18U N IC 74LS08 CLKCLRU3774LSI61UNIA、74108）74LS273QiQ2Q3Q4Q5Q6Q7Q8ADO5ADI.6AD2.9AD3.12AD4.15AD5.16AD6,19AD7.QOQ1Q2Q3T CPOP1P2P3CEPC E TC L K

19、PEM R74LSI6Io123cQI921A0A1A2A3A4A5A6A7A8A9A1B0wA0A1A2A3MA5A6A7阉A9A10O EB PVPP01234567LXDDDD-DDfDU2 74LS245MD24 2MD”3MD22 4MD2I 51D20 6MD 19 7MD 18 1MD 17 9MDI6MD15MD14MDI3MDI2MD1I57MDI。8MIX)炉P3J 19U3DIR74LS245匚工工三工二ol r-l工二lrll r-1工工24位微程序手动输入开关图1.1.14微程序控制器模块O -=991CSQQ33C0CQCQCQ。一 z E psg、=二 aU137

20、4LS374o-00000/000XO Z G 寸 S 9Z UJ-JKa a a 昌 a a a D UUA 245(19?3-|VCCU M A74LS74U I5A74LS74H1R I9 I0 K741741211iU14B74LS74CLK图1.1.15(1)手动6位微地址发生器 U16B/、74LS74CLR-M P4MD3M D I法 憎 照r iM父M2 2 2 e e 寸 e e 寸-Z C IC1 Z I 774,IUA374(ir74LS24519 一i云h 一 方 式起动运行PI 75678UNIA；lE2A I2630 IT；31 P2 72 而 2 TRSTRXD/

21、P3.0TXD/P3.IIY1IY2IY3IY42Y12Y22Y32Y4 18 P3S:16 P；:；14kzKT AL IU.05Mloj r 9 g e GZ -oB i o O O Q C 2SQ Q SC G SH E Z -Q0 0 0 0 0 0 0 5八LUBROHR1B汽B图1.1.30单片微机控制单元W AR 2(1 .3W K 2816vpp 629阳 7POO 8PPI 9A 2VA 4A 5A 6A 7765 UA 245(I9)8 LDAR(卜.W/R4 V”3 299BUN1B74LSOCUN3A74LSHCH2 CHI2 LDA RJ_1I T 3J WE13 T

22、12 2816VPP1 2817XTP-8 A LUB7 ROHd RIB5 K2B-1.4.17 单片微机控制单元该单元是本机在自动工作方式下的核心控制部件，大部分的控制信号来自于该单元单片机的 I/O 口线，如 图 1.1.30所示。详细如下：1、P0.0P0.7提供系统数据总线；2、P1.0为指令地址寄存器的工作脉冲控制信号；3、P1.1为主存储器的片选信号；4、PL 2为主存储器的写选通信号；5、P1.3为微程序存储器(控存)的写选通信号；6、P1.4为部分手动控制信号隔离电路74LS245(U 9)的允许输出控制信号；7、Pl.5、P I.6为部分自动控制信号隔离电路74LS244(

23、U6)的允许输出控制信号；8、P1.7为自动方式下启动运行控制信号;9、P2.0-P2.5构成6 位微地址总线；10、P2.6为自动方式下单步控制信号；11、P2.7为自动方式下系统运行控制信号；12、P3.0(RXD)、P3.1(TXD)和 232c构成串行通信接口,如图1.1.31所示；13、P3.2、P3.3、P3.5作为3 片控存的片选信号；14、P3.4为数据总线隔离器74LS245(U5)的允许输出控制信号；15、P3.6作为构成24位微代码的3 片总线驱动器74LS245(U2U4)的方向选择信号；16、P3.7为部分控制信号隔离电路74LS374(U 7)的时钟控制信号；由于系

24、统中对所有的数据总线和所有的控制总线全部采取隔离输出，因此，手动方式和自动方式可以随意切换。1.4.18 大规模电路实验单元本单元采用在系统可编程器件ISP1032E,作为用户设计可重构原理实验计算机和基于RISC处理器的实验计算机。可重构原理实验计算机就是指用户具有在自己设计的目标系统中或线路板上为重构逻辑而对逻辑器件进行编程或反复改写的能力。ISP为用户提供了传统技术无法达到的灵活性，带来了巨大的时间效益和经济效益；基于RISC处理器的实验计算机主要是精简指令系统，减少系统辅助开销，提高计算机系统运行速度。如 图 1.1.32所示,该单元由一片ISP1032E(内含6000门电路)芯片和P

25、C编程下载接口组成，芯片的所有引脚均以排针形式引出。通过下载接口可对ISPI032E芯片进行在系统编程,编程时将专用电缆一头25芯插头接至PC机的并行口，专用电缆另一头9 芯插头接至本机右上角的PLT插座。在相应软件的支持下，即可完成对ISP1032E芯片的编程下载。29uRESET 24YO 20Y l 66”Y2 63.Y3 62SCLK 61SDI 25”MODE 4 fSDO 44”ISPEN 23IN4 FIN5 8 了IN6 51012 381013 39-1014 401015 41016 45.1017 461018 4亍【019 4彳1020 49.021 5(71022 5

26、1,1023 521024 531SPLS1IO32-9OU(84)RESETYOY iY 2Y 3SCLK4N3SDI/INOMODE/IN ISDO/IN2TSPENIN 4IN 5IN 6IN 7IOO10 110 210 310410510610710810 910 1010 11101210 13!0 14101510 1610 171018101910 2010 2110 2210 2310 24252627282930313233343536373839404142434445464748495051525354555657585960616263loIOloIOIOIOlolo

27、loIOIOIOIOIOIOIOIOIOloIOIOloIOIOIOIOloIOIOIOIOloIOIOQioIOlolo54 102555 102656【02757 102858 102959 103060 103168 1032a7374PJ110345103-7677787980819OI23456789Q1CJS455555555556666I 0101()QI010101010101()101()101()87654321107106ioTEl o lI0 2T oT8765432102310221021102010191018IS 7lol)6nPJ576543233333A-IO

28、IOI 010101o图 1.1.32可编程器件ISP1032E1.4.19 I/O扩展实验单元本单元扩展了一个并行输入/输出接口芯片8255A和 个定时/计数器芯片8253A,可以完成实验计算机系统的输入/输出接口实验和定时/计数器实验，通过本单元实验，让实验者对计算机整机系统组成有更进一步的了解。扩展部分电路图如图1.1.33所示。30图1.1.33 I/O扩展实验单元31第2章 联机调试软件简介DVCC系列实验计算机配备WINDOWS环境下集成调试软件，具有多个显示窗口，如寄存器窗、微代码窗、程序代码窗、动态代码调试窗、实时数据流动显示窗等；微代码、程序代码直接屏幕修改、编程；微代码字段

29、直接动作解释；调试运行过程实时动态跟踪显示；并具有逻辑示波器测量等强大功能。为实验者提供了良好的实验操作环境，增强实验者学习、实验的兴趣，从而提高教学效果。随着计算机技术的飞速发展，其软硬件的更新速度也越来越快，随计算机组成原理实验机配备的联机软件同样需要不断更新，因此，其软件的详细操作方法见随机提供软件中的README,32第二部分基本单元实验这部分将详细介绍每个实验的实验目的、实验原理、软硬件的设计方法等，在实验前实验者必须重温计算机组成原理前序课程 数字逻辑，它是完成本章实验的基础。通过本章实验让实验者加深对所学课程的理论知识的理解，力图使实验者的实验动手能力与综合能力进一步提高，同时可

30、以完成对学生阅读计算机硬件逻辑图的综合培训。在 DVCC系列实验计算机上进行实验忖，部分实验线路需要实验者自己连接，连 接 时，单个信号线相连时，选用单股实验导线，根据实验中的连线要求，将对应信号线相连；多个信号线相连时，选 用 排 线（4 芯、5 芯、6 芯、8 芯），根据实验中的连线要求，将对应的信号插座连接起来，凡是多芯信号插座，都用一个白色小圆 点 作 为 第 脚 的 标 志，只要一对一就行。实验指导部分同时兼容两种机型：DVCC C5JH和 DVCC C8JH,DVCCC5JH为基本型，D V C C-C 8JH 为扩展型。凡 是 实 验 序 号 前 加“*”号 的，这个实验只适合

31、DVCC C8JH 机 型。33实验一 8 位算术逻辑运算实验一、实验目的I、掌握算术逻辑运算器单元ALU(74LS181)的工作原理。2、掌握简单运算器的数据传送通路组成原理。3、验证算术逻辑运算功能发生器74LS181的组合功能。4、按给定数据，完成实验指导书中的算术/逻辑运算。二、实验原理实验中所用的运算器数据通路如图所示。其 中 运 算 器 由 两 片 74L SI81以并/串形成 8 位 字 长 的 A LU 构 成。运 算 器 的 输 出 经 过 一 个 三 态 门 74LS245(U33)至 IJ ALUO1插 座，实 验 时 用 8 芯 排 线 和 内 部 数 据 总 线 BU

32、SDOD 7插 座 B U S 1-6 中的任一个相连，内部 数 据 总 线 通 过 LZDOLZD 7显示灯显示；运算器的两个数据输入端分别由二 个 锁 存 器 74LS273(U29、U 30)锁 存，两个锁存器 的 输 入 并 联 后 连 至 插 座 ALUBUS,实 验 时 通 过 8 芯 排 线 连 至 外 部 数 据 总 线 E X D 0-D 7 插 座 E X J1-E X J3 中的任一个；参 与 运 算 的 数 据 来 自 于 8 位 数 据 开 并 K D 0-K D 7,并 经 过 一 三 态 门 74LS245(U 51)直接连至外部数据总线EXDOEXD7,通过数据

33、开关输入的数据山LDOLD7显 示。图中算术逻辑运算功能发生器74LS181(U 31、U 3 2)的 功 能 控 制 信 号 S3、S2、S I、SO、CN、M 并 行 相 连 后 连 至 SJ2插 座，实 验 时 通 过 6 芯 排 线 连 至 6 位功能开关插 座 U J 2,以手动方式用二进制开关S3、S2、S I、SO、CN、M 来 模 拟 74LS181(U 31、U 3 2)的 功 能 控 制 信 号 S3、S2、S l、SO、CN、M；其 它 电 平 控 制 信 号 LDDR1、LDDR2、ALUB、SW B以手动方式用 二 进 制 开 关 LDDR1、LDDR2、ALUB,S

34、W B来 模 拟，这几个信号有自动和手动两种方式产生，通 过 跳线器切换，其 中 ALUB、SW B为低电平有效，LDDR1、LDDR2为高电平有效。另 有 信 号 T 4 为脉冲信号，在手动方式下进行实验时，只 需 将 跳 线 器 J2 3 上 T4与手动脉冲发 生 开 关 的 输 出 端 SD 相 连，按动手动脉冲开关，即可获得实验所需的单 脉 冲。三、实验电路1、实验接线图本 实 验 用 到 4 个主要模块：低 8 位 运算器模块，数据输入并显示模块，34数据总线显示模块，功 能 开 关 模 块(借 用 微 地 址 输 入 模 块)。根据实验原理详细接线如下：(1)ALUBUS 连 EX

35、J3；(2)ALUO1 连 BUS1；SJ2 连 UJ2；(4)跳 线 器J23上T 4连SD；LDDR1、LDDR2、ALUB、SWB四个跳线器拨在左边(手动方式);(6)AR跳线器拨在左边，同 时 开 关AR拨 在“1”电平。内部总线,J BUS1 gALUOl低8位运算器SJ2J6(SWB)J5(AR)J4 0DDR2)J3(UDDR1)SJI3J2UJ2.ALUBUSD7.DOn EXJ3外部总线2、实验原理图参见运算器数据通路图2.1.1。35*微地址输入控制信号单元输入数据G N DU)9 7 4 L S 2 7 3_!5 _ y pU 3 0 7 4 L S 2 7 332 2堂

36、I FD I Q ID 2 Q 2D 3 Q 3D 4 Q 4D 5 Q 5D 6 Q 6D 7 Q 7D 8 Q 8、C L KC L RIFT16 X L,Tv 1L 5 1 7 4 L S 2 4 57区叵UTi 712305678QQQQQVQQKR23-3-5678LLDDDDDDDDCCB OB lB 2B 3C NMS OS IS 2S 37 4 L S I 8 I A O F OI A l F lU-D/=UlUU10U0r数据开关置数、S W B=0开输入三态门）T4=_TL 数据存入寄存器DR2X _ _ 说 明：L D D R 1、LDDR2,A L U B S W B

37、四 个 信 号 电 平 由 对 应 的 开 关 L D D R 1、L D D R 2,A L U B、S W B 给 出，拨在上 面 为“1”，拨 在 下 面 为“0”，电平值由对应的显示灯显示，T 4 由手动脉冲开关给出。检 验 DR1和 DR2中存入的数据是否正确，利用算术逻辑运算功能发生器7 4 L S 1 8 1 的逻辑功能，即 M=l。具体操作为：关 闭 数 据 输 入 三 态 门 SWB=1,打开ALU输 出 三 态 门 A L U B =0,当 置 S 3、S 2、S I、S O、M 为 1 1 1 1 1时，总线指示灯 显 示 DR1中的数，而 置 成 1 0 1 0 1时

38、总 线 指 示 灯 显 示 DR2中的数。（4）验 证 7 4 L S 1 8 1 的 算 术 运 算 和 逻 辑 运 算 功 能（采 用 正 逻 辑）在 给 定 D R 1=3 5、D R 2=4 8 的情况下，改变算术逻辑运算功能发生器的功能设置，观察运算器的输出，填 入 表 2.1.1 中，并和理论分析进行比较、验 证。37五、实验数据表 2.1.1 实验数据记录M=0（算术运算）加 数 1加数2M 1S3 S2 Si SOCn=ICn=0DR1DR2（逻辑运算）无进位有进位0 0 0 0FF=F0 0 0 1F=F=F=0 0 1 0FFF0 0 1 1F=F=F=0 1 0 0F=F

39、=F=0 1 0 1F=F=F=0 1 1 0F=F=F=0 1 1 1F=F=F35481 0 0 0F=F=F=1 0 0 1FF=F1 0 1 0F=F=F=1 0 1 1F=F=F=1 1 0 0F=F=F=1 1 0 1F=F=F=1 1 1 0F=F=F=1 1 1 1F=F=F=38表 2.1.2 理论计算结果D R 1D R 2S 3 S 2S 1soM=0（算术运算）M=1C n=l（逻辑运算）无进位C n=0有进位3 54 80 0 0 0F=(3 5)F=(3 6)F=(C A)3 54 80 0 0 1F=(7 D)F=(7 E)F=(8 2)3 54 80 0 1 0

40、F=(B 7)F=(B 8)F=(4 8)0 0 1 1F=(F F)F=(0 0)F=(0 0)0 1 0 0F=(6 A)F=(6 B)F=(F F)0 1 0 1F=(B 2)F=(B 3)F=(B 7)0 1 1 0F=(E C)F=(E D)F=(7 D)0 1 1 1F=(3 4)F=(3 5)F=(3 5)1 0 0 0F=(3 5)F=(3 6)F=(C A)1 0 0 1F=(7 D)F=(7 E)F=(8 2)1 0 1 0F=(B 7)F=(B 8)F=(4 8)1 0 1 1F=(F F)F=(0 0)F=(0 0)1 1 0 0F=(6 A)F=(6 B)F=(F F

41、)1 1 0 1F=(B 2)F=(B 3)F=(B 7)1 1 1 0F=(E C)F=(E D)F=(7 D)1 1 1 1F=(3 4)F=(3 5)F=(3 5)六、思考题1、在向D R 1 和 DR2寄存器置数时S 3、S 2、S I、S O、M、C n 如何设置?2、D R 1 置数完成后，如果不关闭控制端，L D D R 1 会怎样？3、为什么在读取7 4 L S 18 1的输出结果时要打开输出三态门的控制端A L U B，？39实验二 带进位控制8 位算术逻辑运算实验一、实验目的1、验 证 带进位控制的算术逻辑运算发生器74LS181的功能。2、按指定数据完成几种指定的算术运算

42、。二、实验原理带进位控制运算器的实验原理如图2.2.1所 示，在实验的基础上增加进位控制部 分，其 中 高 位 74LS181(U 3 1)的 进 位 C N 4通 过 门 UN4E、UN2C、UN3B进 入 UN5B的 输 入 端 D,其 写 入 脉 冲 由 T 4 和 A R 信 号 控 制，T 4 是脉冲信号，在手动方式下进行实验时，只 需 将 跳 线 器 J 2 3 上 T 4 与 手 动 脉 冲 发 生 开 关 的 输 出 端 SD 相 连，按动手动脉冲开关，即可获得实验所需的单脉冲。A R 是 电 平 控 制 信 号(低 电 平 有 效)，可用于实现带进位控制实验。从图中可以看出，

43、A R 必 须 为“0”电平，D 型触发器74LS74(U N 5 B)的 时 钟 端 C L K 才有脉冲信号输入。才可以将本次运算的进位结果C Y 锁 存 到 进 位 锁 存 器 74LS74(U N 5 B)中。三、实验电路1、实验连线图 同 实 验 一，详 细 如 下：(1)ALUBUS 连 EXJ3；(2)ALU01 连 BUS1；SJ2 连 UJ2；(4)跳 线 器 J2 3 上 T 4 连 SD；(5)LDDR1、LDDR2、ALUB、SWB 四内部总线J BUS13 ALim匿羟注6且J6SWB)J5(fcR)J4 0JDR2)J3 0HDR1)J2(299B)JI(ALUB)

44、35J2J2控制信号单元个 跳 线 器 拨 在 左 边(手 动 方 式)；低8位 运 篁 器s j/T2(6)AR、299B 跳线器拨在左边，同时开 关 A R 拨 在“0”电平，开 关 299B 拨在“1”电平；J2 5 跳线器拨在右边。2、实验原理图参 见 图 2.2.K,.ALUBUS徽地址输入1 f EXJ3外部总线407 4 I.S 27 3167 4 L S 27 3x7653B OB lB 2B 3B 4B 5B 6B 7I2345678QQQQQQQQKR123耳5678LLDDDDDDDDCCJ72R1 4nisI15C N+4A=BGP7 4 L S 1X IF OF lF

45、 2F 32345-78QQQOQOQQKR123W5678LLDDDDDE XDDCCi17C N O 78653U 32 7 4 L S 18 1A O ro(A l F l -A 2 F 2 1 A 3 F 3 B OB l B 2B 3C NMSOSIS2S31477TT74IS322U N 5 BI I gC L K JC YQ K ,8 _u Q(-7 4 L S 7 4图 2.2.1带进位控制运算器的实验原理四、实验步骤 仔细查线无误后，接 通 电 源。（2）用 二 进 制 数 码 开 关 K D 0-K D 7 向 D R 1和 D R 2寄存器置数，方 法：关 闭 ALU输

46、出 三 态 门 A L U B=1,开 启 输 入 三 态 门 SW B=O,输 入 脉 冲 T 4 按手动脉冲发生按钮产 生。如果选择参与操作的两个数据分别为55H、A A H,将 这 两 个 数 存 入 D R 1和D R 2的具体操作步骤如下:LDDR1=1_ ALUB=1 _LDDR2=0KD0-D7=0101010,数据开关置数:SWB=O,开输入三态门T4=T1,数据存入寄存器DR1LDDR1=OALUB=1 LDDR2=1KD0-D7=101010甲向 据开关置%SWB=O J开输入三本门 T4=JL J 数据存入寄存器DR2 开 关 A L U B=O,开启输出三态门，开 关

47、SWB=1,关闭输入三态 门，同时让LDDR1=O,LDDR2=0o（4）如果原来有进位，即 C Y=1,进 位 灯 亮，但需要清零进位标志时，具体操作方法如下：S3,S2,S 1、SO、M的 状 态 置 为 0 0 0 0 0,A R 信 号 置 为“0”电 平（清零操 作 忖 D R 1寄存 器 中 的 数 应 不 等 于 FF）。按动手动脉冲发生开关，C Y=0,即清进位标志。注：进 位 标 志 指 示 灯 C Y 亮 时 表 示 进 位 标 志 为“1”，有 进 位；进位标志指示灯C Y 灭时，表 示 进 位 位 为“0”，无 进 位。验 证 带 进 位 运 算 及 进 位 锁 存 功

48、 能这里有两种情况：进位标志已清零，即 C Y=0,进 位 灯 灭，此 时，使 开 关 C N=0,再来进行带进位算 术 运 算。例如步骤参 与 运 算 的 两 个 数 为 55H 和 A A H,当 S3.S2、S I、S0、M 状 态 为 1 0 0 1 0，此时输出数据总线显示灯上显示的数据为D R 1加 D R 2再加初始 进 位 位“1（因 CN=0）,相 加 的 结 果 应 为 A L U=0 0,并且产生进位，此时按动手动脉冲开关，则进位标志灯亮，表示有进位。如 果 开 关 C N=1,则相加的结果A L U=FFH,并且不产生进位。原来有进位，即 C Y=1,进 位 灯 亮，此

49、 时 不 考 虑 C N 的状态，再来进行带进位算术 运 算。同 样步骤参与运算的两个数为55H 和 A A H,当 S3.S2、SI,SO、M状 态 为 1 0 0 10,此时输出数据总线显示灯上显示的数据为D R 1加 D R 2再加当前进 位 标 志 C Y,相 加 的 结 果 同 样 为 A LU=00,并且产生进位，此时按动手动脉冲开关，42则进位标志灯亮，表示有进位。五、实验数据验证两种操作下带进位的运算功能的实验数据记录。表2.2.1 Cy=（）进位灯灭DR1DR2S3 S2 SI SOM=0,CN=0（带进位算术运算）运算结果运算后进位状态 Cy理论计算结果8CH9FH0 0

50、0 00 0 0 10 1 1 01 0 0 11 1 0 01 1 0 1表2.2.2 C y=l进位灯亮DR1DR2S3 S2 SI S0M=0,CN=0（带进位算术运算）运算结果运算后进位状态 Cy理论计算结果8CH9FH0 0 0 00 0 0 10 1 1 01 0 0 11 1 0 01 1 0 1六、思考题1、如何在进位运算操作前对进位标志清零？2、在进行进位运算操作时，在何种情况下要对进位标志清零？3、分析硬件电路说明在什么条件下，才能锁存8位运算后的进位标志？43实验三16位算术逻辑运算实验*一、实验目的1、掌 握 16位算术逻辑运算数据传送通路组成原理。2、进 一 步 验