计算机组成与体系结构.pdf
《计算机组成与体系结构.pdf》由会员分享,可在线阅读,更多相关《计算机组成与体系结构.pdf(71页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、 计算机组成与体系结构实验课程编号:ZB10210 课程性质:必修学时数:_90_ 学分数:4.5开课学期:第四学期 适用专业:计算机科学V技 术 先修课程:程序设计基础、计算机导论(-)基本要求1 .通过实验设计验证相关部件工作过程。2.能够根据已学知识编写微程序进行综合设计开发。(-)主要仪器、设备及消耗材料1.硬件要求计算机组成原理及系统结构实验箱ZY15compSysl2BB,50台套以上P4/128M以上内存/40G以上硬盘计算机,50台套以上。2.软件要求操作系统:Windows 2000/XPo(2)MAX+plusII10.2(三)实验项目及学时数序号实验项目内容提要学时数每组
2、人数实验性质实验者实验要求1算术逻辑运算验 证 运 算 功 能 发 生 器(74LS181)的组合功能。22验证本必做2移位运算实验验证移位控制的功能22验证本必做3乘法器设计掌握乘法器的设计原理,观察乘法器输出22设计本必做4内存存取掌握静态随机存储器RAM 的数据读写方法22验证本必做5扩展8255并行口实验掌握8255的编程方法,熟悉其各种使用方法22设计木必做6扩展8253定时器/计数器实验掌握8253的编程及控制应用方法22设计本必做78259中断控制器实验实现中断电路的连接、中断请求、响应、中断编程控制22设计本必做8A微程控器的组成与微程序设计实验编制微程序、并写入,观察微程序的
3、运行42设计本二个选做一个A基本模型机实验将各基本单元组成系统,构造一台基本模型计算机设计木B 复杂模型机实验设计并实现较为完整的模型计算机设计本流水微程序模型机设计实验在以上基础上,构成具有流水功能的模型机设计本8 B硬布线控制器设计实验使用大规模可编程器件完成硬布线控制器的设计42设计本A 基于硬布线控制器的基本模型机设计实了解硬布线模型机的工作原理及设计方法设计本B 基于R I S C 处理器构成的模型机设计与实了解R I S C 机的工作原理及设计方法设计本流水硬布线控制器设计实验学习掌握流水硬布线控制器的设计原理。设计本合计1 8说明:L 标注有“A”、“B”的实验项目表明从“A”、
4、“B”中选作一个即可。2.实验前反认真阅读实验指导书,编写好预习报告,设计好实验数据、步骤;进实验室后要检查预习报告,实验后及时整理实验报告,书写实验心得。实验一算术逻辑运算实验一、实验目的1、掌握简单运算器的组成以及数据传送通路。2、验证运算功能发生器(7 4 L S 1 8 1)的组合功能。二、实验原理实验中所用的运算器数据通路如图1T所示。其中运算器由两片7 4 L S 1 8 1 以并/串形式构成8位字长的A L U。运算器的两个数据输入端分别由两个锁存器(7 4 L S 2 7 3)锁存,锁存器的输入连至数据总线,数据输入开关用来给出参与运算的数据,并经过一三态门(7 4 L S 2
5、 4 5)和数据总线相连。运算器的输出图 1-2 中已将实验需要连接的控制信号用箭头标明(其他实验相同,不再说明)。其中除T 4 为脉冲信号,其它均为电平控制信号。实验电路中的控制时序信号均已内部连至相应时序信号引出端,进行实验时,还需将S 3、S 2、S I、S O、C n、M、L D D R 1、L D D R 2、A L U _G、S W_G 各电平控制信号与开关单元中的二进制数据开关进行跳线连接,其中A L U _G、S W G为低电平有效,L D D R 1、L D D R 2 为高电平有效。按动微动开关S TA R T,即可获得实验所需的单脉冲。三、实验步骤及注意事项1、按 图 1
6、2连接实验线路,仔细检查无误后,接通电源。(图中箭头表示需要接线的地方,接总线和控制信号时要注意高低位一一对应,可用彩排线的颜色来进行区分)信号单元T1 A/II_ _41-1 T Y2、用输入单元的二进制数据开关向寄存器D R 1 和 D R 2 置数,数据开关的内容可以用与开关对应的指示灯来观察,灯亮表示开关量为“1”,灯灭表示开关量为“0”。以向D R 1 中置入1 1 0 0 0 0 0 1 (C 1 H)和向D R 2 中置入0 0 0 0 0 1 1 (4 3 1 1)为例,具体操作步骤如下:首先使各个控制电平的初始状态为:C L R=L L D D R 1=O,L D D R 2
7、=0,A L U _G=1,S W G=l,S 3 S 2 S I S O M并将控制台单元的开关S P 0 5 打 在“N O R M”状态,然后按下图诙示步骤进行。上面方括号中的控制电平变化要按照从上到下的顺序来进行,其中T4 的正脉冲是通过按动次控制台单元的触动开关S TA R T来产生的。S W_G=0L D D R l=lL D D R 2=0T4=n _L D D R 1=O-L D D R 2=1T4=-TL置数完成以后,检验D R 1 和 D R 2 中存的数是否正确,具体操作为:关闭数据输入三态门(S W_G=1),打 开 A L U 输出三态门(A L U _G=O),使A
8、 L U 单元的输出结果进入总线。当设置S 3、S 2、S I,S O、M、C N的状态为1 1 1 1 1 1 时,数据辛元的指示灯显示D R 1 中的数;而设置成1 0 1 0 1 1 时,数据单元的指示灯显示D R 2 中的数,然后将指示灯的显示值与输入的数据进行对比。3、验证7 4 L S 1 8 1 的算术运算和逻辑运算功能(采用正逻辑)7 4 L S 1 8 1 的功能见表1,可以通过改变S 3 S 2 S I S O M C N 的组合来实现不同的功能,表 中“A”和“B”分别表示参与运算的两个数,“+”表示逻辑或,“加”表示算术求和。表 1-1 7 4 L S 1 8 1 功能
9、表S 3 S 2 S 1soM=0 (算术运算)M=1C N=1 无进位C N=0 有进位(逻辑运算)0000F=AF=A 加 1F二 A00()1F=A+BF=(A+B)力 口 1F=A +B0010P=A+BF=(A+H)力 口 1F=AB0011F=0 减 1F=0F二 00100F=A 力 口 A BF=A加A B加10101F=(A+B)力 口 A BF=(A+B)加A云 加1F 二 B0110F=A减B减1F二 A 减5F=A 80111F=A B 减 1F=A BF=A B1000F=4 力 口 ABF=A 力 口 AB 力 口 1F=A+B1001F=4 力0BF=A 力0 8
10、 力n 1F=A B1010F=(A+B)力UA3F=(A+B)加 AB 加 1F=B1011F=AB 减 1F=ABF=AB1100F=A 力n AF=A 力n A 力 口 1F=11101F=(A+B)力 口 4F=(A+B)力HA 力 口1F二 A+81110F=(A+B)力 口 AF=(A+B)力 口4 力 口 1F=A+61111F二 A 减 1F=AF=A通过前面的操作,我们已经向寄存器DR1写入C1H,DR2写入4 3 H,即A=C1H,B=43H。然后改变运算器的控制电平S3 s2 SI SOM C N的组合,观察运算器的输出,填入表1-2中,并和理论值进行比较、验证74LS1
11、81的功能。表1-2 运算器功能实验表DR1DR2S3S2SIsoM=0(算术运算)M=1CN=1无进位CN=O有进位(逻辑运算)Cl430000F=F=F=Cl430001F=F=F=Cl430010F=F=F=Cl430011F=F=F=Cl430100F=F=F=Cl430101F=F=F=Cl43011()F=F=F=Cl430111F=F=F=Cl431000F=F=F=Cl431001F=F=F=Cl431010F=F=F=Cl431011F=F=F=Cl431100F=F=F=Cl431101F=F=F=Cl431110F=F=F=Cl431111F=F=F=注:连线时应注意Lr
12、n-J表示两个引脚是导通的,指同一个信号;式可表示两个引脚没有导通,指两个不同的信号(以后均不再说明)O四、实验结果1、根据实验步骤1和2,置 数 后DATA BUS单元的指示灯显示DR1中的数为OC1H,显示DR2中的数为 43IL2、运算器功能实验表:DR1DR2S3S2SIsoM=0(算术运算)M=1CN=1无进位CN=0有进位(逻辑运算)Cl430000F=C1F=C2F=3ECl430001F=C3F=C4F=3CCl430010F=FDF=FEF=02Cl430011F=FFF=0F=0Cl430100F=41F=42F=BECl430101F=43F=44F=BCCl430110
13、F=70F=7EF=82C1430111F=7FF=80F=80C1431000F=02F=03F=7FC1431001F=04F=05F=7DC1431010F=3EF=3FF=43C1431011F=40F=41F=41C1431100F=82F=83F=FFC1431101F=84F=85F=FDC1431110F=BEF=BFF=C3C1431111F=COF=C1F=C1五、思考题答案1、运算器的功能是什么?核心部分是什么?答:运算器的主要功能是完成算术及逻辑运算,它由ALU和若干寄存器组成。ALU负责执行各种数据运算操作;寄存器用于暂时存放参与运算的数据以及保存运算状态。运算器的核
14、心部分是算术逻辑运算单元。六、提问及解答1、逻辑运算指的是哪几种运算?总结各种逻辑运算的运算规律。答:有逻辑乘、逻辑非、逻辑加、逻辑与儿种运算,它们的运算都是按位进行的。七.实验心得1、掌握了简单运算器的组成以及数据传送通路。2、验证了运算功能发生器(74LS181)的组合功能。3,第一次实验实验二移位运算实验一、实验目的验证移位控制的功能二、实验原理移位运算实验中使用了一片7 4 L S 2 9 9 作为移位发生器,其八位输入/输出端以排针方式和总线单元连接。2 9 9 _ G 信号控制其使能端,T 4 时序为其时钟脉冲,由S I S O M 控制信号控制其功能状态,列表如下:表 1-3 7
15、 4 L S 2 9 9 功能表2 9 9 _ GS 1soM功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数三、实验步骤及注意事项1、按图上6连接实验线路,仔细检查无误后接通电源。(图中箭头表示需要接线的地方,接总线和控制信号时要注意高低位一一对应,可用彩排线的颜色来进行区分)信 号 单 元 T4 匚X-TS4算 术 逻 辑 单 元299 G 321O4NSSSSWC开 关 单 元 O 299 G输 入 单 元SW G-o SW G图 1-6 移位运算实验接线图2、按照如下步骤用输入单元的二进制数据开关把数据写入7 4 L S 2
16、 9 9:首先使各个控制电平的初始状态为:2 9 9 _ G=1,S W _ G=1,S I S O M =1 1 1,C L R=1-0-1,并将控制台单元的开关$P 0 5 打在“N O R M”状态,S P 0 6 打在“R U N”悻,S P 0 3 打在“S T E P”状态,S P 0 4 打在“R U N”状态。然后按下图所示步骤进行。上面方括号中的控制电平变化要按照从上到下的顺序来进行,其中T 4 的正脉冲是通过按动一次控制台单元的触动开关S T A R T 来产生的。3、参照前面的表格1-3,改变S O S I M 2 9 9 _ G 的状态,按动触动开关S T A R T,
17、观察移位结果。四、实验结果参照前面的表格1-3,改变S O S 1 M 2 9 9 _ G 的状态,按动触动开关S T A R T,观察移位元结果。表 L3 74LS299菜单2 9 9 _ GS 1soM功能000任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数五、思考题答案1、本实验用的移位发生器是什么?其菜单是什么?答:本实验用到的移位发生器是7 4 L S 2 9 9,其菜单见表1-3。实验三乘法器设计实验一、实验目的1、本实验的内容:通过MAX+plusII软件下载程序到实验箱,观察乘法器输出并与理论值比较。2、学生通过本实验熟悉C
18、PLD的应用,掌握4 位数组乘法器的设计原理。3、学生应该按实验指导书的要求按时完成实验报告。二、实验原理硬件乘法器常规的设计通常使用“串行移位”和“并行加法”相结合的方法,这种方法的优点是所需的硬件资源少,但是串行方法速度太慢,不能满足科学技术对高速乘法提出的要求。由于在计算机中乘法运算大约占全部算术运算的1/3,因此采用高速乘法部件十分必要。随着大规模集成电路的发展,高速的单元阵列乘法器应运而生,出现了各种形式的阵列乘法器,提供了极快的计算速度。使用CPLD器件来设计4 位阵列乘法器。4 位乘4 位不带符合的阵列乘法器的逻辑原理如下图l-7oXa3b3a2b2alblaObOa3b0a2b
19、0albOaObOa3bl a2blalblaObla3b2a2b2 alb2a0b2a3b3 a2b3alb3 a0b3p7 p6 p5P4 p3p2plp0图 1-7 阵列乘法器逻辑图依据逻辑图用原理图输入法,把四乘四位不带符合的阵列乘法器设计到CPLD单元芯片MAX7128中。实验用输入单元的高4 位作为b3-bO,低 4 位作为a3-aO,用输出单元的数码管来显示列阵乘法器的结果。三、实验步骤及注意事项1、请参照附录3 提示安装学习MAX+PLUS II软件。2、光盘中提供设计的阵列乘法器文件打开。接通电源,通过MAX+plusH软件,把对应chengfa文件中的mult.pof文件用
20、下载电缆下教到实验箱中。3、按 图 1-8连接实验线路,仔细检查无误后接通电源。(图中箭头表示需要接线的地方,接总线和控制信号时要注意高低位一一对应,可用彩排线的颜色来进行区分)4、用输入单元的二进制数据开关把乘数03H与被乘数02H写入寄存器(在 CPLD器件)中,然后把相乘的结果在输出单元显示。具体按照如下步骤,首先使各个控制电平的初始状态为:SW_G=1,CE=1,WE=1,299_G=1,CLR=1-0-1,并将控制台单元的开关SP05打在“NORM”,开关SP03打在“STEP”,开关SPO4 H 在“RUN”状态,然后按照下面框图所示步骤进行操作。下面方括号中的控制电平变化要按照从
21、上到下的顺序来进行。注意:按动一下控制台单元大鼠标 开 关“START,即可在G_CK得到一个正脉冲“-TL”。5、观察乘法器输出,并与理论值相比较。C E=1WE=1SW_G=129G=1SW_G=1299_G=0C E=OWE=O盛国璋翁寿就湘区建懿弟爆SW_G输入单元四、实验结果用输入单元的二进制数据开关把乘数03H与被乘数02H写入寄存器中,在输出单元显示相乘结果06Ho五、思考题答案1、如果在乘法器的运算结果发生溢出,那么在输出单元会出现什么现象?答:如果在乘法器的运算结果发生溢出,会使得运算结果在移位元过程中发生丢失,将产生错误。试验心得1使用了学习了 MAX+PLUSII软件。2
22、 通过本实验熟悉了 CPLD的应用,掌握4 位数组乘法器的设计原理3 做实验是很要用心的是,要细致实验四存储器实验一、实验目的1、掌握静态随机存储器RA M 工作特性。2、掌握静态随机存储器RA M 的数据读写方法。二、实验内容运用静态随机存储器RA M 进行单步读、写和连续写数据。三、实验仪器1、Z Y 1 5 co mp S y s l2 B B 计算机组成原理及系统结构教学实验箱一台2、排 线 若 干四、实验原理实验所用的半导体静态存储器电路原理如图9所示,实验中的静态存储器由一片6 1 1 6 (2 KX 8)构成,其数据线接至数据总线,地址由地址锁存器(7 4 L S 2 7 3)给
23、出。地址灯L I 0 1 L I 0 8 与地址总线相连,显示地址内容。输入单元的数据开关经一三态门(7 4 L S 2 4 5)连至数据总线,分时给出地址和数据。00_ 0 7图 1-9存储器实验原理图地址总线为8位,接 入 6 1 1 6 的地址A 7 A 0,将 6 1 1 6 的高三位A 8-A 1 0 接地,所以其实际容量为2 5 6 字节。6 1 1 6 有三个控制线:C E (片选线)、0 E (读线)、WE (写线)。本实验中将0 E 常接地,在此情况,当C E=0、WE=0 时进行写操作,C E=0、WE=1 时进行读操作,其写时间与T 3 脉冲宽度一致。实验时,将 T 3
24、脉冲接至实验板上时序电路模块的T S 3 相应插针中,其它电平控制信号由开关单元的二进制开关给出,其中S%G为低电平有效,L D A R为高电平有效。五、实验步骤1、形成时钟脉冲信号T 3,具体接线方法和操作步骤如下:(1)将信号源单元中的C L O C K和 C K(clo ck下方),T S 3 和 T 3 用排线相连。(2)将信号源单元中的两个二进制开关“S P0 3”设置为“RU N”状态、“S P0 4”设置为“RU N”状态(当“S P0 3”开关设置为“RU N”状态、“S P0 4”开关设置为“RU N”状态0 寸,每按动一次触动开关S T A RT,则 T 3 的输出为连续的
25、方波信号。当 S P0 3 开关设置为 S T E P 状态、S P0 4”开关设置为“RU N”状态时,每按动一次触动开关S T A RT,则 T 3 输出一个单脉冲,其脉冲宽度与连续方式相同。)2、按 图 1 7 0 连接实验线路,仔细检查无误后接通电源。(图中箭头表示需要接线的地方,接总线3、给存储器的0 0、0 1、0 2、0 3、0 4 地址单元中分别写入数据1 1、2 2、3 3、4 4、5 5,具体操作步潮里建洋春嘛骤如下:(以向0 0 号单元写入1 1 为例)首先使各个控制电平的初始状态为:S W _ G=1,C E=1,W E=1,L D A R=O,C L R=1-0-1,
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 计算机 组成 体系结构
限制150内