微机原理与接口技术——工作原理学习教案.pptx

《微机原理与接口技术——工作原理学习教案.pptx》由会员分享，可在线阅读，更多相关《微机原理与接口技术——工作原理学习教案.pptx（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1微机原理微机原理(yunl)与接口技术与接口技术工作原工作原理理(yunl)第一页，共35页。21.1.管脚定义管脚定义管脚定义管脚定义(dngy)(dngy)第2页/共35页第二页，共35页。38086/88管脚描述管脚描述(mio sh)8086:16位微处理器，位微处理器，16位外部位外部(wib)数据总线数据总线8088:16位微处理器，位微处理器，8位外部位外部(wib)数据总线数据总线第3页/共35页第三页，共35页。48086/88管脚功能管脚功能(gngnng)n nAD15-AD0n n 分时复用地址（ALE=1）/数据总线（ALE=0）n nA19/S6-A16/S

2、3n n 20位地址线的高4位或状态线S6-S3n nM/IOn n 标识(biozh)地址线用作存储器地址还是IO地址n nRDn n 读信号，低电平有效n nWRn n 写信号，低电平有效第4页/共35页第四页，共35页。5分时复用分时复用(f yn)的概念的概念n n分时复用就是一个引脚在不同的时刻具有两个甚至(shnzh)多个作用n n最常见的总线复用是数据和地址引脚复用 n n总线复用的目的是为了减少对外引脚个数n n8088/8086CPU的数据地址线采用了总线复用方法第5页/共35页第五页，共35页。68086/88管脚功能管脚功能(gngnng)（续）（续）n nALEn n

3、地址锁存允许信号。高电平表示地址数据总线上传送的是地址n nDT/Rn n 数据发送/接收控制(kngzh)信号n nDENn n 数据允许信号n nINTRn n 当为1且IF=1时，CPU准备进行中断服务。在当前指令执行完后INTA变为低电平以响应中断。第6页/共35页第六页，共35页。78086/88管脚功能管脚功能(gngnng)（续）（续）n nINTAn n 中断响应(xingyng)信号n nNMIn n 非屏蔽中断信号。上升沿有效n nCLKn n 主时钟信号。8088的工作时钟为5MHz。n nVCCn n 电源，+5Vn nGNDn n 地线，0V第7页/共35页第七页，共

4、35页。88086/88管脚功能管脚功能(gngnng)（续）（续）n nMN/MXn n 工作模式选择信号n nBHEn n 总线高字节有效。在读或写操作期间，使能数据总线的高8位n nREADYn n 准备好信号。用于在CPU的总线周期中插入等待状态。该信号由存储器或I/O设备产生(chnshng)。n nRESETn n 复位信号。高电平持续4个时钟周期以上才有效。第8页/共35页第八页，共35页。98086/88管脚功能管脚功能(gngnng)（续）（续）n nTESTn n 测试(csh)信号。当CPU执行WAIT指令时，每5个CLK检测管脚，若为1，则等待；否则执行下一条指令。在使

5、用协处理器8087时，通过引脚和WAIT指令，可使8088与8087的操作保持同步 n nHOLDn n 总线请求信号n nHLDAn n 总线请求响应信号n nRO/GT1和RO/GT0n n 在大模式下，用于请求/证实DMA操作第9页/共35页第九页，共35页。108086/88管脚功能管脚功能(gngnng)（续）（续）n nLOCKn n 总线锁定信号。由指令前缀激活(j hu)。n nQS1和QS0n n 队列状态信号。用于标识内部指令队列的状态。第10页/共35页第十页，共35页。118086/88管脚功能管脚功能(gngnng)（续）（续）n nS7，S6，S5，S4，S3，S2

6、，S1，S0n n S7为1，S6为0n n S5等于IFn n S4和S3指示(zhsh)在当前总线周期哪一段正在被存取第11页/共35页第十一页，共35页。128086/88管脚功能管脚功能(gngnng)（续）（续）S2、S1和S0指示当前总线(zn xin)周期的功能第12页/共35页第十二页，共35页。132.2.总线周期总线周期总线周期总线周期(zhuq)(zhuq)及时序及时序及时序及时序第13页/共35页第十三页，共35页。14基本概念基本概念n n时序（时序（TimingTiming）是指信号高低电平（有效或无效）变化及相互间的时间顺序关系。）是指信号高低电平（有效或无效）变

7、化及相互间的时间顺序关系。n n总线周期是指总线周期是指CPUCPU完成一次访问存储器（或完成一次访问存储器（或I/OI/O端口）的操作所需要的时间。端口）的操作所需要的时间。n n对于对于8086/88CPU8086/88CPU，基本，基本(jbn)(jbn)总线周期包括总线周期包括4 4个时钟周期（个时钟周期（T1T4T1T4）。这个时钟）。这个时钟周期也称为周期也称为T T状态。状态。n nTiTi是在两个总线周期之间插入的空闲时钟周期是在两个总线周期之间插入的空闲时钟周期 T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期总线周期若干个1

8、2个第14页/共35页第十四页，共35页。158086/88的总线的总线(zn xin)周期周期n n存储器写总线(zn xin)周期n n存储器读总线(zn xin)周期n nI/O写总线(zn xin)周期n nI/O读总线(zn xin)周期n n中断响应周期n n总线(zn xin)请求及响应周期第15页/共35页第十五页，共35页。168086写总线写总线(zn xin)周期周期第16页/共35页第十六页，共35页。178086读总线读总线(zn xin)周期周期第17页/共35页第十七页，共35页。188086读操作读操作(cozu)时序时序主频：主频：5Mhz第18页/共35页第

9、十八页，共35页。198086时序时序(sh x)（续）（续）T1状态8086把地址放在地址/数据总线上ALE锁存地址，M/IO和DT/R指明存储器访问或I/O访问，确定数据传送方向。T2状态发出RD、WR和DEN信号T3状态在T3的前沿采样READY信号，若为低电平，则在T3之后(zhhu)插入等待状态Tw（等价于T3）。第19页/共35页第十九页，共35页。208086时序时序(sh x)（续）（续）T4状态(zhungti)T4的前沿采样数据总线。然后，所有总线信号变为无效，为下一总线周期做好准备。第20页/共35页第二十页，共35页。21READY信号线的使用信号线的使用(shyng)

10、T3Twn n8086在访问慢速存储器或I/O设备时需要在T3和T4之间插入一个或多个等待状态Tw。n n存储器或I/O设备是通过READY信号来控制(kngzh)是否要插入Tw状态。Sampled again第21页/共35页第二十一页，共35页。223.3.工作工作工作工作(gngzu)(gngzu)模式模式模式模式第22页/共35页第二十二页，共35页。23两种工作模式：最大模式和最小模式。最小模式：就是在系统中只有8086/8088一个处理器。在这种系统中所有的总线控制信号都直接由8086/8088产生，在这样系统中的总线控制逻辑电路被减到最少。最大模式：可包含两个或多个处理器，一个为

11、主处理器，其他的是协处理器（协助主处理器工作）。和8086/8088CPU配合使用的协处理器主要有数值运算协处理器8087和输入/输出协处理器8089。加电时，设置(shzh)微处理器管脚MN/MX电平的高低，可以控制微处理器工作在最小模式或最大模式8086CPU工作工作(gngzu)模式模式第23页/共35页第二十三页，共35页。24最小模式最小模式(msh)存储器外设DENDT/RAD15-0BHEA19-16ALEM/IOWRRDCLKREADYRESET8086CPUMN/MX+5V+5VBHERES82848282STBOE8286TOEData BusAddr.Bus第24页/共3

12、5页第二十四页，共35页。25带三态缓冲带三态缓冲(hunchng)的的8位数位数据锁存器据锁存器8282QDCLKQDCLKQDCLKDI0DI1DI7STBDO0DO1DO7OESTB：选通脉冲：选通脉冲(michng)OE：为：为0时输出有效时输出有效 为为1时输出为三态时输出为三态第25页/共35页第二十五页，共35页。26带三态的带三态的8位双向数据位双向数据(shj)缓缓冲器冲器8286A0A1A7OEB0B1B7T第26页/共35页第二十六页，共35页。278284时钟时钟(shzhng)生成器生成器第27页/共35页第二十七页，共35页。28最大模式最大模式(msh)在最大模式

13、下，下列管脚将被重新定义(dngy)：ALEWRM/IODT/RDENINTAHOLDHLDA这需要增加8284总线控制器来产生相应的控制信号。第28页/共35页第二十八页，共35页。29最大模式最大模式(msh)A16-19第29页/共35页第二十九页，共35页。308288总线总线(zn xin)控制器控制器第30页/共35页第三十页，共35页。314.4.存储器接口存储器接口存储器接口存储器接口(ji k(ji k u)u)第31页/共35页第三十一页，共35页。328086存储器特点存储器特点(tdin)n n数据总线16位，地址总线20位，可寻址空间(kngjin)为1M字节。n n利用BHE信号线，可按字节或字寻址第32页/共35页第三十二页，共35页。3316位存储器接口位存储器接口(ji ku)框图框图奇地址(dzh)存储体A180SELD70偶地址(dzh)存储体A180SELD70A191A0BHED70D158512K512K第33页/共35页第三十三页，共35页。34例：例：16位存储器接口位存储器接口(ji ku)A0第34页/共35页第三十四页，共35页。计算机科学与技术学院(xuyun)体系结构中心35感谢您的观看(gunkn)！第35页/共35页第三十五页，共35页。