2015年数字电子技术期末考试试卷.pdf

《2015年数字电子技术期末考试试卷.pdf》由会员分享，可在线阅读，更多相关《2015年数字电子技术期末考试试卷.pdf（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、09级 2011年数字电子技术考试试卷开课学院：通信工程学院一、填空题：（每空1 分，共 14分）1、数制转换:，。2、若 A/D转换器（包括取样一保持电路）输入模拟电压信号的 最 高 变 化 频 率 为 10kHZ,则 取 样 频 率 的 下 限 为（）o3、正数的补码和它的（）相同，负数的补码可通 过 将（）得到。4、试 列 出 3 种 输 出 端 可 以 并 联 使 用 的 门 电 路：（）、（）、（）5、（）和（）是构成各种复杂数字系统的基本逻辑单元。6、（）和（）是衡量A/D转换器和D/A转换器性能优劣的主要标志。二、化简题：（每小题6 分，共 12分）(1)、用逻辑函数公式某法证明

2、：BCD+BCD+ACD+ABCD+ABCD+BCD+BCD=BC+BC+CD。(2)、试用卡诺图法化简下式，要求画出卡诺图，并勾圈化简:三、由与非门构成的某表决电路如图1 所示，其中ABCD表示4 个人，L=1时表示决议通过。(共10分)(1)试分析电路，说明决议通过的情况有儿种。(2)分析ABCD四个人中，谁的权利最大。ooL四、某逻辑函数的真值表如表1.2所示，试将74HC153扩展为8 选 1 数据选择器，再实现该逻辑函数。74HC153的功能与逻辑符号分别见表L 1 和图2。（共 15分）2YA,74HC153Wo 1Di 1th 10a Si 2Do 2Di?Di Sz表 l.lo

3、使能端。选择端.输出端，S.AIA243Y。1PXXPOP0。03DQ P0。0l*3Dw0。10。D2口0。1Dw表 1.2,A。8C。DQ0。0。00。(k0+，121*0。1/0Q1*0。IPIP0。IP0。0。IPla0。1-0。1。0。0。1。IPIP五、已知74LS138的逻辑符号见图3,逻辑功能见表2.试画出用两片74LS138组成4线；6线译码器的接线图，并说明设计原理。（共10分）Yo Yi Y2 Y3 YA Y5 Y6 Y774LS138A 2 AI AO SI S2 S3图3表2、74LS138功能表使能端选择输入端输出端SiA2AlAoX1XXX111111110XXX

4、X11111111100000111111110001101111111 01 01 01 01 01 0010110111110111110111110011110111101111110111101111110111111111110六、分析图4给出的电路，说明这是多少进制的计数器。要求有分析过程。提示：74160是十进制加减计数器，并步清零，同步置数。（共10分）图4七、图5 是一个N E 5 5 5 定时器的应用电路。(1)指出电路名称；(2)、计算相关参数。(共7 分)图5八、R A M 2 1 1 4 (l k X 4)组成图6 所示电路。图中7 4 L S 1 3 8 的功能表见

5、题五表2。(共10分)(1)、确定图示电路内存单元的容量是多少？若要实现2kX8的内存，需要多少片2114芯片？(2)、写出2114-1至2114-3的地址范围(用十六进制表示)。2114-1A 9 I SA o2114-3R/WC EA g 1/04A oR/WC EA g l/04A o2114-2R/WCER/W74LS138Yo&321210sssAAAAl5cAl4-,Al3-图6九、试用JK-FE设计一个同步余3循环码十进制减法计数器,其状态转换图如图7所示。（共12分）图7 数字电子技术考试试卷（第二套）12 分课 程 号 考 试 时 间 0 钟适用专业年级（方向）：电 子 技

6、术 通信工程2 0 0 5级 _考试方式及要求：闭卷笔试题 号二三四五六七总分得 分阅卷入一、填空题（共30分）1、（2 分）已知带符号二进制数A=（+1 0 1 1 0 0 0）”则该数用原码表示为AE.=0 1 0 1 1 0 0 0 ,反码表示为 A 萨 0 1 0 1 1 0 0 0。2、（2 分）（76）n=（1 0 0 1 1 0 0）B=（4 C ）H。3、（2 分）三态门可能输出的三种状态是低电平、高电平和高阻态。4、（2 分）在如图所示O D门构成的电路中，输出函数2=亚 二。5、（4 分）下图所示逻辑电路的输出逻辑函数表达式F=5 +8 C +A?。6、（3 分）8 选 1

7、 数据选择器74 H C 1 5 1 各输入端信号如下图所示，其输出Y74HC151Y2100EsssD1234567DDDDDDDo11o001011107、（3分）8位倒T型电阻网络D/A转换器，当电路输入的数字量为8 0 H时，输出电压%=4 V,则当输入的数字量为1 1 0 0 0 0时,输出电压vo=1.5 V o8、（3分）A/D转换器一般要经过取样、保持、量 化 和 编 码 这4个转换过程，取样时要满足取样定理，即，2 2力1 1 m。9、（4分）实现两个二位二进制相加的加法器，所需RO M的容量至少为48,该RO M有 4 条地址线,3 条数据线。1 0、（3分）一个存储容量为

8、4KX4的存储器有 2、个存储单元，若用该存储器构成3 2 K x 8的存储系统，则需 1 6 片4 K X 4的存储器。1 1、（2分）用n个触发器组成的计数器，其最大计数模是二、用卡诺图法将下列逻辑函数化简为最简与或式（10分）F=ABCD+ABD+BCD+BC解：-T 111111110最简与或式 F A B+B C +B D三、（6 分）时序电路及输入波形如图所示，写出其激励方程和状态方程，并画出输出Q 端的波形。设触发器初态为“0”。状态方程。片=QQ端的波形如上图所示。I.I I.I II I I I I I I I四、（16分）设计一个三输入的组合逻辑电路，当输入的二进制码小于5

9、时，输出为0,大于等于5时，输出为1。要求:（1）列出真值表；(2)写出逻辑函数的最简与或式;(3)用非门和与非门实现该电路；(4)用74HC138实现该电路。解：(1)真 值 表：设 输 入 A、B、C,输出FABCF00000010010001101000101111011111（2）逻辑函数的最简与或式;F=ABC+ABC+ABC=AB+AC（3）用非门和与非门实现F=AB+AC=B AC用非门和与非门实现该电路的逻辑图如下图（a）所示（4）用 74HC138 实现A、B、C 从 A?、A】、A。输入，E3=1,2=E=0F-ABC+ABC+ABC=m5+m6 4-zn7=m5-m6=Y

10、5 Yb Y1用 74HC138实现该电路的逻辑图见下图（b）&01234567YYYYYYYY一二3-LABCB74HC138图（a）图（b）rA2A1A0五、（20分）分析下图所示的时序逻辑电路，写出其激励方程、状态方程和输出方程，画出其状态转换表、状态转换图，并说明电路实现的逻辑功能。CPUrOCl-1KFFi解:激励方程 Jo=K0=lJi=Ki=A Qo输出方程 Z=A Q Q+N丽;状态方程。/二 村 。:er=e?状态转换表状态转换图5 5。产负1/ZA=0A=10001/111/00110/000/01011/001/01100/010/1功能：该电路是一个同步可逆2位二进制（

11、模4）计数器。A=0时，加计数，Z上升沿触发进位，A=1时，减计数器，Z下降沿触发借位。六、（10分）4 位同步二进制加法计数器74LVC161构成如图所示电路。试分析该电路，画出它的状态图，说明它是多少进制计数器。11CP解：电路在。3。2。|。0=1101时产生零信号，使异步清零端CR为零。故该电路为用74HTC161构成的同步十三进制计数器，其状态图如下图所示。七、（8分）请绘制由555定时器构成的施密特触发器的电路图。若输入5的波形如下图所示，又知Vcc=15V,5脚不外加控制电压。求正向K值电压VT+，负向 值电压V r，并画出该电路输出U。的波形。555定时器的符号吟+=4%=1

12、0 V解：；555定时器构成的施密特触发器的电路及输出U o的波形如下图。18 47555621 5;附表附表1：集成数据选择器74HC151的功能表i前入输出使能后选择S2 SI SOY YHX X XL HLL L LDO DOLL L HDI 51LL H LD2 D2LL H HD3 D3LH L LD4 04LH L HD5 D5LH H LD6 D6LH H HD7 DI附表2集成译码器74138的功能表输入输 出E3 EZ EAz A i AoKo Y Y2 Y3 Y4 YS Ye YiX H XXXXHHHHHHHHX X HXXXHHHHHHHHL X XXXXHHHHHHH

13、HH L LL L LLHHHHHHHH L LL L HHLHHHHHHH L LL H LHHLHHHHHH L LL H HHHHLHHHHH L LH L LHHHHLHHHH L LH L HHHHHHLHHH L LH H LHHHHHHLHH L LH H HHHHHHHHL附表3集成同步四位二进制加计数器74HTC161的功能表输 入输 出注：DN表示C P脉冲上升沿之前瞬间DN的电平，#表示只有当CET为高电平且计数器状态为HHHH时输出为高电平，其余均为低电平。附表4 5 5 5定时器的功能表清零CR预置PE使能时钟CP预置数据输入Q3QQiQo进位TCCEPCETD3D2

14、DiDoLXXXXXXXXLLLLLHLXX个D3*D；Di*Do*D3D2DiDo#HHLXXXXXX保持#HHHLXXXXX保持LHHHH个XXXX计数#输 入输 出阈值输入（6脚）触发输入（2脚）复位（4脚）输 出（3脚）放电管TXX00导通 2 cc3311截止二2%3V310导通Ycc_31不变不变重庆大学数字电子技术课程试卷（2 0 1 0）开课学院：通信工程学院期末考试试题课程名称 数字电子技术适用专业：电子信息工程、通信工程考试时间（120）分钟一、填 空 题（2 2分每空2分）1 A 0=,A 1=o2、JK 触发器的特性方程为:。3、单稳态触发器中，两个状态一个为 态，另一

15、个为 态多谐振荡器两个状态都为 态，施密特触发器两个状态都为 态.4、组合逻辑电路的输出仅仅只与该时刻的 有关，而与无关。5、某数/模转换器的输入为8位二进制数字信号(力。0)，输出为0-2 5.5 V的模拟电压。若数字信号的最低位是“1”其余各位是“0”，则输出的模拟电压为o6、一个四选一数据选择器，其地址输入端有 个。二、化简题(15分 每小题5分)用卡诺图化简逻辑函数，必须在卡诺图上画出卡诺圈1)Y(A,B,C,D)=Zm(0,1,2,3,4,5,6,7,1 3,1 5)2)L(A,B,C,D)=Z?(0,1 3,1 4,1 5)+J(l,2,3,9,1 0,l 1)利用代数法化简逻辑函

16、数，必须写出化简过程3)F(A,B,C)=AB+ABC+A(B+AB)三、画图题(10分 每 题5分)据输入波形画输出波形或状态端波形(触发器的初始状态为0).1、2、四、分析题(17分)1、分析下图，并写出输出逻辑关系表达式，要有分析过程(6分)2、电路如图所示，分析该电路，画出完全的时序图，并说明电路的逻辑功能,要有分析过程(1 1分)CPQo Qi Q 2五、设计题（2 8 分）1、用红、黄、绿三个指示灯表示三台设备的工作情况：绿灯亮表示全部正常；红灯亮表示有一台不正常；黄灯亮表示两台不正常；红、黄灯全亮表示三台都不正常。列出控制电路真值表，要求用7 4 L S 1 3 8 和适当的与非

17、门实现此电路（2 0 分）2、中规模同步四位二进制计数器7 4 L S 1 6 1 的功能表见附表所示；请用反馈预置回零法设计一个六进制加法计数器。（8 分）六、分析画图题（8 分）画出下图所示电路在匕作用下，输出电压的波形和电压传输特性自|G1G2%L_(a)L H LHH L LL H HL H H H H H HH L LHH 1 LH L HH L H H H H HH H LHH L LH 1 LH H HH H L H H H HHH L LH H H L H H HH L LHH L LH H H H L H HHH H H H H L HHH H H H H H LHH H H H H H HL74LS161功能表清零RD预置LD使能时钟CP预置数据输入DC BA输出EPETQD QC QB QALXXXXxxxxLLLLHLXXTDCBADCBAHHLXXxxxx保持HHXLXxxxx保持HHHHTxxxx计数