电工电子技术项目项目十一ppt课件.pptx
《电工电子技术项目项目十一ppt课件.pptx》由会员分享,可在线阅读,更多相关《电工电子技术项目项目十一ppt课件.pptx(117页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、电工电子技术项目项目十一电子课件项目十一项目十一 时序逻辑电路及其应用时序逻辑电路及其应用任务二 电路的基本物理量的计算与测量任务一触发器及其应用任务二计数器及其应用技能训练触发器的功能验证与转换任务二 电路的基本物理量的计算与测量任务三集成555定时器及其应用技能训练计数译码显示电路的安装与调试技能训练555定时器的应用任务一触发器及其应用组合电路和时序电路组成了数字电路的两大门类,门电路是组合电路的基本单元,触发器是时序电路的基本单元。某些电路的输出状态不仅取决于当前的输入信号,而且与电路原来的状态有关,当输入信号消失后,电路仍然保持状态不变,这种具有存储记忆功能的电路称为时序逻辑电路。触
2、发器按其稳定工作状态可分为双稳态触发器、单稳态触发器和无稳态触发器(多谐振荡器)等。双稳态触发器是一种具有记忆功能的逻辑单元电路,它能储存一位二进制代码。它具有如下特点:(1)双稳态触发器具有两种稳定状态“0”态和“1”态。(2)双稳态触发器能根据输入信号将触发器置成“0”态或“1”态。(3)双稳态触发器在输入信号消失后,以前被置成“0”或“1”的状态能够保存下来,即具有记忆功能。双稳态触发器按其逻辑功能可分为RS触发器、JK触发器和D触发器等;按其结构可分为主从触发器和边沿触发器。一、基本RS触发器基本RS触发器可由两个“与非”门电路交叉连接而成,如图11-1所示。图11-1基本RS触发器任
3、务一触发器及其应用图11-1中,A、B为两个“与非”门,Q与是两个互补的输出端;RD和D是两个输入端,中间的交叉线为反馈线。如图11-2所示为基本RS触发器的电路逻辑符号:输出端Q与两者的逻辑状态在正常情况下输出信号互为相反,即触发器的两种稳定状态:一种状态是Q=1,=0,这种状态称为置位状态(也称“1”态);另一种状态是Q=0,=1,这种状态称为复位状态(也称“0”态)。与两种状态相对应的输入端分别称为直接置位端(也称直接置“1”端)SD端和直接复位端(也称直接置“0”端)RD端。图11-2基本RS触发器电路逻辑符号任务一触发器及其应用基本RS触发器的输出端与输入端的逻辑关系如下:(1)输入
4、端RD=0,SD=1。假设触发器的初始状态为“1”态,即Q=1,Q=0。RD=0指的是在输入端RD加一个负脉冲,SD=1指在输入端SD加一个正脉冲,这时“与非”门 A有一个输入端为“0”,其输出端变为“1”;而“与非”门B的两个输入端均为“1”,其输出端Q变为0。这种情况下,若触发器的初态为“1”态时,它会翻转为“0”态,但如果触发器的初态为“0”态,它仍然保持“0”态不变。(2)输入端RD=1,SD=0。假设触发器的初始状态为“0”态,即Q=0,Q=1。这时“与非”门B有一个输入端为“0”,其输出端Q变为“1”,而“与非”门 A的两个输入端均为“1”,其输出端变为0。这种情况下,若触发器的初
5、态为“0”态时,它会翻转为“1”态,但如果触发器的初态为“0”态,它仍然保持“0”态不变,但如果触发器的初态为“1”态,它仍然保持“1”态不变。任务一触发器及其应用(3)输入端RD=1,SD=1。若输入端RD=1,SD=1时,则触发器保持原状态不变,即触发器原来是“0”态,这时仍然是“0”态,原来是“1”态,这时仍然是“1”态。(4)输入端RD=0,SD=0。若触发器两个输入端RD和SD均加负脉冲信号时,两个“与非”门输出都为“1”,这就达不到Q与的状态应该相反的逻辑要求。而且,在负脉冲除去后,触发器将会由各种偶然因素决定其最终状态,因此这种情况在基本RS触发器中是禁止出现的。综上所述,基本R
6、S触发器有两种稳定状态,它可能通过输入端进行直接置位或复位,并且具有存储或记忆的功能。在直接置位端加负脉冲(SD=0)时,可直接置位;在直接复位端加负脉冲(RD=0),可直接实现复位。如果直接置位端和直接复位端都是“1”,则可保持触发器的原状态不变,实现存储和记忆功能。值得注意的是,直接置位端和复位端不能同时加负脉冲,这是基本RS触发器的约束条件。任务一触发器及其应用触发器输入信号之前的状态称为现态,用Qn来表示,触发器在接受信号之后所处新的状态称为次态,用Qn+1表示,次态Qn+1与输入及现态Qn之间的逻辑关系称为特性方程,如基本RS触发器的特性方程为任务一触发器及其应用基本RS触发器的特性
7、表如表11-1所示。任务一触发器及其应用二、同步RS触发器基本RS触发器的状态改变直接由输入信号控制。而在实际应用中,常常要求触发器的状态变化根据一定的时拍按各自输入的信号进行变化,这个时拍由外加的一定频率的时钟脉冲来控制,这种触发器称为时钟触发器。由于此触发器的状态改变与时钟脉冲同步,所以又称为同步触发器。同步RS触发器的电路逻辑图如图11-3所示。图11-3同步RS触发器逻辑电路图任务一触发器及其应用图11-3同步RS触发器与图11-1基本RS触发器相比较,可发现同步RS触发器是在基本RS触发器的基础上,增加了两个“与非”门C、D作为控制门,CP为时钟脉冲。时钟信号是一个周期性的方波信号,
8、如图11-4所示。图11-4时钟脉冲任务一触发器及其应用当时钟信号处于负脉冲,即CP0时,控制门C、D被封锁,同步RS触发器保持原有状态不变;当时钟信号处于正脉冲,即CP1时,控制门打开,触发器接受输入信号,电路的工作情况与基本RS触发器一样,也就是说RS触发器受时钟脉冲控制。同步RS触发器的电路逻辑符号如图11-5所示。CP=0时,同步RS触发器的特性方程无效;CP1时,同步RS触发器的特性方程为(a)曾用逻辑符号 (b)国际逻辑符号图11-5同步RS触发器的电路逻辑符号任务一触发器及其应用同步RS触发器的特性表如表11-2所示。任务一触发器及其应用同步RS触发器的波形图如图11-6所示。提
9、示:同步RS触发器除了存在状态不确定的缺点外,还存在空翻现象。所谓空翻就是指在较宽的时钟脉冲作用时,由于R、S的状态再次发生变化而引起触发器状态重新翻转的现象。显然,空翻现象会造成逻辑上的混乱,使电路无法正常工作。图11-6同步RS触发器波形图任务一触发器及其应用三、主从触发器1.主从RS触发器主从触发器由两个同步RS触发器以及两个相反的时钟脉冲组成,如图11-7所示。图11-7主从RS触发器逻辑电路图任务一触发器及其应用图11-7中,由A、B、C、D四个“与非”门组成的同步触发器,称为从触发器;由E、F、G、H四个“与非”门触发器组成另一个同步触发器,称为主触发器。时钟脉冲CP直接控制主触发
10、器,并通过反相器I门,以CP控制从触发器。主从RS触发器的工作原理如下:(1)当CP=1,即时钟脉冲为正脉冲时,G、H“与非”门打开,主触发器接收R、S端的信号,并发生相应的动作,由于CP=0,所以C、D“与非”门被封锁,使从触发器不起作用,从而整个触发器保持原有状态不变。(2)当CP=0,即时钟脉冲回到负脉冲时,G、H“与非”门被封锁,主触发器不发生动作,其状态保持不变,此时CP=1,所以C、D“与非”门打开,使从触发器发生作用,从而导致整个触发器处于某一确定状态。任务一触发器及其应用从工作原理分析可知,由“与非”门构成的主从RS触发器的特性方程应与“与非”门构成的同步RS触发器相同,其特性
11、方程为从工作原理分析可知,主从触发器状态的翻转发生在CP脉冲的下降沿,即CP由1跳变到0时刻。在CP=1期间,触发器的状态保持不变,因此,一个时钟脉冲中,触发器状态至多改变一次,从而解决了同步RS触发器的空翻问题。主从RS触发器的电路逻辑符号如图11-8所示。(a)曾经用过的逻辑符号 (b)国标符号图11-8主从RS触发器的电路逻辑符号任务一触发器及其应用2.主从JK触发器1)电路组成和符号基本RS触发器、同步RS触发器以及主从RS触发器都受约束条件RS=0的限制,即禁止R、S同时为1的情况出现,否则触发器的状态就不确定。主从JK触发器不受约束条件的限制,其逻辑电路图如图11-9所示。图11-
12、9中,J、K为信号输入端,CP为时钟脉冲,与主从触发器相比较,主从JK触发器把S输入端改为J输入端,把R输入端改为K输入端,同时又把输出端引回到H门的输入端,把输入端引回到G门输入端,这样就避免了在输入端全是1的不确定情况,从而解决不受约束条件限制的问题。主从JK触发器的电路逻辑符号如图11-10所示。任务一触发器及其应用图11-9主从JK触发器的逻辑电路图(a)曾经用过的逻辑符号 (b)国标符号图11-10主从JK触发器的逻辑符号任务一触发器及其应用2)工作原理主从JK触发器的工作原理与主从RS触发器的工作原理基本相似。分析图11-9可知,主触发器中G、H两门的输入信号,除CP之外还有J和K
13、控制信号以及反馈回来的输出信号,即G门的输入为J、Qn、CP,H门的输入为K、Qn、CP。与主从RS触发器电路比较可得两者输入端的关系为主从JK触发器的特性方程为从图11-9和式(11-5)可知,当输入端J和K同时为1时,Qn+1=Qn,Qn+1=Qn,可见主从JK触发器避免了约束条件的限制。任务一触发器及其应用四、边沿D触发器1.电路组成和符号主从RS触发器和主从JK触发器都是主从式的,本节介绍边沿触发器。负跳沿触发的主从触发器,要求在CP正脉冲时,加入输入信号,若此时有干扰信号,就会影响触发器的状态,而边沿触发器只对CP跳跃边沿的输入信号发生作用,这样干扰机会大大减少。边沿D触发器的逻辑电
14、路图如图11-11所示。图11-11边沿D触发器的逻辑电路图任务一触发器及其应用图11-11中,边沿D触发器由六个“与非”门电路组成,其中A、B门组成基本RS触发器电路,C、D、E、F门组成引导电路,D为信号输入端,CP为时钟脉冲控制端。为了方便讨论边沿D触发器的工作原理,设C、D、E、F的输出分别为Z1、Z2、Z3、Z4。边沿 D触发器的电路符号如图11-12所示。图11-12边沿D触发器的电路逻辑符号任务一触发器及其应用2.边沿D触发器工作原理(1)当脉冲CP0时,C、D“与非”门被封锁,其对应的输出Z1Z21,与整个触发器D端的输入信号无关,这时由A、B门所组成的基本RS触发器保持原来状
15、态。(2)当脉冲信号由CP=0转变为CP1,即上升沿到来时,若D1,则D门封锁,C门打开,其过程为任务一触发器及其应用此时的Z1=0信号去向有三路:一路是送到 A门,使触发器置1;二路是送到D门,将D门封锁,阻止Z2变成低电平,产生阻塞置“0”信号;三路是送到E门,以保证E门的输出Z31,这样使得CP1期间,维持Z10,即维持置“1”信号。所以将C门输出端连接到E门输入端的连线称为维持置“1”线,将C门输出端连接到D门的连线称为阻塞置“0”线。显然,Z10送至D门和E门的输入端,产生边沿作用之后,无论D信号怎样变化,对触发器的“1”状态不会有影响。(3)当脉冲信号由CP=0转变为CP1,即上升
16、沿到来时,若D0,则D门打开,C门封锁,CP时钟信号只能进入D门,所以有任务一触发器及其应用此时的Z2=0信号去向有两路:一路是送到B门,使触发器置0;二路是送到F门,将F门封锁,保证Z4=1,从而维持Z20,即维持置“0”信号,同时Z4=1又会使Z3继续为低电平,阻止Z10,即阻塞产生置“1”信号。所以,D门的输出端连接到F门输入端的连线既起维持置“0”线的作用,又起阻塞置“1”线的作用。这样,一旦Z20的信号送至F门,D门的输入信号就会被拒之门外,无论D端信号如何改变都不会影响触发器的状态。综上所述,在CP上升沿到来时,如果D=1,则触发器置“1”;反之,如果D=0,则触发器就置“0”,故
17、D触发器的特征方程为Qn+1=Dn(CP上升沿到来后有效)(11-8)任务一触发器及其应用由于边沿结构的触发器只接受CP上升沿到来时D端的信号,并且翻转后,会在内部形成边沿作用,不再接受D端输入信号,所以边沿结构的触发器,也和主从结构的触发器一样,不存在空翻现象。D触发器的波形图如图11-13所示。图11-13边沿D触发器的电路逻辑图任务一触发器及其应用技能训练触发器的功能验证与转换一、实验目的(1)掌握基本RS、JK、D和T触发器的逻辑功能;(2)掌握集成触发器的逻辑功能及使用方法;(3)熟悉触发器之间相互转换的方法。二、实验器件(1)5V直流电源(2)双踪示波器(3)连续脉冲源(4)单次脉
18、冲源(5)逻辑电平开关(6)逻辑电平显示器(7)74LS112(或CC4027)(8)74LS00(或CC4011)(9)74LS74(或CC4013)三、实验原理触发器具有两个稳定状态,用以表示逻辑状态“1”和“0”,在一定的外界信号作用下,可以从一个稳定状态翻转到另一个稳定状态,它是一个具有记忆功能的二进制信息存贮器件,是构成各种时序电路的最基本逻辑单元。1.基本RS触发器图11-14为由两个与非门交叉耦合构成的基本RS触发器,它是无时钟控制低电平直接触发的触发器。基本RS触发器具有置“0”、置“1”和“保持”三种功能。通常称S为置“1”端,因为S0(R1)时触发器被置“1”;R为置“0”
19、端,因为R0(S1)时触发器被置“0”,当SR1时状态保持;S=R0时,触发器状态不定,应避免此种情况发生,表11-3为基本RS触发器的功能表。基本RS触发器。也可以用两个“或非门”组成,此时为高电平触发有效。技能训练触发器的功能验证与转换图11-14基本RS触发器技能训练触发器的功能验证与转换技能训练触发器的功能验证与转换2.JK触发器在输入信号为双端的情况下,JK触发器是功能完善、使用灵活和通用性较强的一种触发器。本实验采用74LS112双JK触发器,是下降边沿触发的边沿触发器。引脚功能及逻辑符号如图11-15所示。JK触发器的状态方程为技能训练触发器的功能验证与转换J和K是数据输入端,是
20、触发器状态更新的依据,若J、K有两个或两个以上输入端时,组成“与”的关系。Q与Q为两个互补输出端。通常把Q0、Q1的状态定为触发器“0”状态;而把Q1,Q0定为“1”状态。表11-3基本RS触发器的功能表技能训练触发器的功能验证与转换技能训练触发器的功能验证与转换3.D触发器在输入信号为单端的情况下,D触发器用起来最为方便,其状态方程为Qn+1Dn,其输出状态的更新发生在CP脉冲的上升沿,故又称为上升沿触发的边沿触发器,触发器的状态只取决于时钟到来前D端的状态,D触发器的应用很广,可用作数字信号的寄存,移位寄存,分频和波形发生等。有很多种型号可供各种用途的需要而选用。如双D74LS74、四D7
21、4LS175、六D74LS174等。技能训练触发器的功能验证与转换JK触发器常被用作缓冲存储器,移位寄存器和计数器。图11-16为双D74LS74的引脚排列及逻辑符号。功能如表11-5。图11-1674LS74引脚排列及逻辑符号技能训练触发器的功能验证与转换技能训练触发器的功能验证与转换4.触发器之间的相互转换在集成触发器的产品中,每一种触发器都有自己固定的逻辑功能。但可以利用转换的方法获得具有其它功能的触发器。例如将JK触发器的J、k两端连在一起,并认它为T端,就得到所需的T触发器。如图11-17(a)所示,其状态方程为:图11-17JK触发器转换为T、T触发器技能训练触发器的功能验证与转换
22、T触发器的功能如表3.4。由功能表可见,当T0时,时钟脉冲作用后,其状态保持不变;当T1时,时钟脉冲作用后,触发器状态翻转。所以,若将T触发器的T端置“1”,如图3.4(b)所示,即得T触发器。在T触发器的CP端每来一个CP脉冲信号,触发器的状态就翻转一次,故称之为反转触发器,广泛用于计数电路中。0.7RAC/(0.7C(RA+RB)=RA/(RA+RB)同样,若将D触发器Q端与D端相连,便转换成T触发器。如图11-18所示。JK触发器也可转换为D触发器,如图3.6。图11-18D转成T图11-19JK转成D技能训练触发器的功能验证与转换5.CMOS触发器(1)CMOS边沿型D触发器。CC40
23、13是由CMOS传输门构成的边沿型D触发器。它是上升沿触发的双D触发器,表11-7为其功能表,图11-20为引脚排列。技能训练触发器的功能验证与转换图11-20双上升沿D触发器技能训练触发器的功能验证与转换(2)CMOS边沿型JK触发器。CC4027是由CMOS传输门构成的边沿型JK触发器,它是上升沿触发的双JK触发器,表11-8为其功能表,图11-21为引脚排列。技能训练触发器的功能验证与转换图11-21双上升沿JK触发器CMOS触发器的直接置位、复位输入端S和R是高电平有效,当S1(或R1)时,触发器将不受其它输入端所处状态的影响,使触发器直接接置1(或置0)。但直接置位、复位输入端S和R
24、必须遵守RS0的约束条件。CMOS触发器在按逻辑功能工作时,S和R必须均置0。技能训练触发器的功能验证与转换四、实验内容1.测试基本RS触发器的逻辑功能按图11-14,用两个与非门组成基本RS触发器,输入端R、S接逻辑开关的输出插口,输出端Q、Q接逻辑电平显示输入插口,按表11-9要求测试,记录之。技能训练触发器的功能验证与转换2.测试双JK触发器74LS112逻辑功能(1)测试RD、SD的复位、置位功能。任取一只JK触发器,RD、SD、J、K端接逻辑开关输出插口,CP端接单次脉冲源,Q、Q端接至逻辑电平显示输入插口。要求改变RD,SD(J、K、CP处于任意状态),并在RD0(SD1)或SD0
25、(RD1)作用期间任意改变J、K及CP的状态,观察Q、Q状态。自拟表格并记录之。(2)测试JK触发器的逻辑功能。按表11-10的要求改变J、K、CP端状态,观察Q、Q状态变化,观察触发器状态更新是否发生在CP脉冲的下降沿(即CP由10),记录之。(3)将JK触发器的J、K端连在一起,构成T触发器。在CP端输入1HZ连续脉冲,观察Q端的变化。在CP端输入1KHZ连续脉冲,用双踪示波器观察CP、Q、Q端波形,注意相位关系,描绘之。技能训练触发器的功能验证与转换技能训练触发器的功能验证与转换3.测试双D触发器74LS74的逻辑功能(1)测试RD、SD的复位、置位功能。测试方法同上,自拟表格记录。(2
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 电工 电子技术 项目 十一 ppt 课件
限制150内