电工电子实验数字电路部分.ppt

《电工电子实验数字电路部分.ppt》由会员分享，可在线阅读，更多相关《电工电子实验数字电路部分.ppt（51页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、朱震华 13611519473电工电子实验（一）目录上页下页目录上页下页目 录数字电路概述数字电路概述13软件仿真软件仿真4 电路图绘制电路图绘制5数字电路装配数字电路装配67数字电路测试数字电路测试8实验内容提示实验内容提示实验报告实验报告2 数字电路设计数字电路设计目录上页下页数 字 电 路 概 述 纯逻辑设计与工程逻辑设计纯逻辑设计 科学研究，追求逻辑表述的最简化工程逻辑设计 物理实现，追求实现性和经济性 工程逻辑设计的特点 以可以制造出电子设备为出发点，考虑现有元器件、设计人员水平、可利用的设计工具、设计的便利性、可靠性、经济性等诸多因素。数字电路设计层次系统级设计（大型数字系统 小型

2、数字系统）电路级设计目录上页下页数 字 电 路 概 述 电路级的设计方法试凑设计法用现有各种成熟的电路拼凑出整体电路综合设计法先写出整体逻辑表达式，再推导出各个局部电路（电子设计自动化技术采用的就是综合法）电路级逻辑关系的描述方法电路图描述硬件描述语言描述 VHDL VerilogHDL有限状态机的流程图描述目录上页下页数 字 电 路 概 述 当前数字电路设计的先进理念自顶向下，由粗到细模块划分合理，功能单一便于设计高可靠性 高可测性“边界扫描”技术高速度，低功耗逻辑简化 实际中由计算机完成设计自动化目录上页下页数 字 电 路 概 述 数字电路的技术性和工程性技术性：数字电路可以直接用于解决生

3、产和生活中的实际问题，是一门实用学科。工程性：在非理想条件下，充分了解和利用现有的条件，在整体上权衡弊利，寻求可行的最佳方案，最终实现制出电子设备的目的。数字电路的非理想性 教材上数字电路模型没有考虑器件的延迟 数字电路可测试性差的特点 器件本身延迟、速度、成本等方面的限制 测试用仪表功能和精度的限制目录上页下页数 字 电 路 概 述 数字电路设计与实验学习指导认识电路级设计和实验的重要性认识数字电路设计的灵活性、创造性和实用性体会数字电路设计、测试工程性和技术性特点 书中所有的设计举例，这些例子较全面地汇集、体现了工程逻辑设计中常用的典型电路的设计思路和技巧，同时可直接作为实验中的题目的设计

4、提示。(详见例3-1例3-35、书本P243页索引）目录上页下页数 字 电 路 概 述数字电路设计和实验的难点 如何正确地将生产需求抽象为逻辑表达式 如何在设计中克服数字器件的延迟影响 如何解决数字电路的测试问题目录上页下页数字电路设计方法v设计原则正确将实践需求抽象为逻辑关系（实验17 J1）根据电气要求选用合理元器件（例3-15）速度或延迟 74XX,74LSXX,74HCXX,4000系列认真分析算法（例3-20）考虑逻辑需求、设计的便利、器件选用、现有器件功能的扩展、成本、可测试性、可靠性等根据制图标准，正确绘制逻辑电路图 目录上页下页数字电路设计方法l时序电路（电路级）设计提示 设计

5、方法在数字电路理论课有系统讲述 电工电子实验技术教材中有工程设计举例，提供了实验中常用电路的设计思路 时序电路设计步骤和思路是：以利用现有中大规模IC构建电路为设计出发点 分析电路功能要求 选择适用的标准数字时序器件 根据标准数字器件基本功能设计外围电路 初步设计后分析电路的可靠性和稳定性目录上页下页数字电路设计方法l时序电路设计注意事项 必须学会分析多个波形之间的时序关系，由波形图分析出电路的逻辑功能，这种能力是电路设计和实验的基础 选择时序器件时主要的考虑因素 功能（触发、计数、分频、移位等）同步与异步特性各级时钟的同步（如同步计数，异步计数）各个功能端的同步（如同步清零，异步清零）有效沿

6、（电平有效还是沿有效，上升沿还是下降沿有效）目录上页下页数字电路设计方法l可测试性和稳定性分析 可测试性分析 如何测试所设计电路，是否需要附加辅助性测试电路（例如，延迟电路测试）稳定性分析 分析时序电路中反馈清零或反馈置数电路有无产生毛刺的条件，若有必须采取措施 分析时序电路的自启动特性，如果不能自启动，必须修改设计目录上页下页软 件 仿 真l使用EDA软件进行前期仿真，验证设计的正确性l部分EDA软件含功能仿真和定时仿真功能，可以用 可编程器件进行数字电路的设计。l常用软件 EWB、Multisim、PSPICE Isp、Muxplus、Foundation、ISE Proteus等目录上页

7、下页软 件 仿 真例：用74LS194构成101001序列信号发生器目录上页下页电 路 图 绘 制u电路符号绘制要求l符号方向l内含多个单元电路的小规模集成电路符号画法l中、大规模集成电路符号的画法l管脚标号方法及其重要性l元件的编号和型号的标注l导线的画法：方向 交点 端点目录上页下页电 路 图 绘 制电路图绘制注意事项不可画成连线图，否则无法表述逻辑关系，无可读性。电源和地线管脚和连线可以略去。长线可以通过加网络名的方式连接。必须注明管脚号、元件编号和元件型号，否则无法装配和调测。目录上页下页电 路 图 绘 制电路原理图的正确画法原理图v预习报告中必须标明管脚号！v电源脚在原理图中不需要注

8、明，但是实际电路中必须接！目录上页下页电 路 图 绘 制电路原理图的错误画法连线图目录上页下页数 字 电 路 装 配 布局要求 u按照功能模块集中按照功能模块集中u按信号传输方向安排功能模块按信号传输方向安排功能模块u芯片缺口统一向左芯片缺口统一向左u显示电路放在上方，接口电路左侧，显示电路放在上方，接口电路左侧，u设置测试点设置测试点目录上页下页数 字 电 路 装 配 布线要求 u首先接好芯片电源线和地线首先接好芯片电源线和地线 就近原则就近原则，实验箱内部有，实验箱内部有0.1UF0.1UF滤波电容。滤波电容。u导线颜色导线颜色 电源线：红色（暖色）电源线：红色（暖色）地线：黑色（冷色）地

9、线：黑色（冷色）不同种类信号线用颜色区分，如使能端，输入不同种类信号线用颜色区分，如使能端，输入端、输出端等端、输出端等 相邻同类信号线用不同颜色区分，如相邻同类信号线用不同颜色区分，如Q0Q3Q0Q3u为了更换方便，导线不要跨越集成电路。为了更换方便，导线不要跨越集成电路。目录上页下页数 字 电 路 装 配 集成电路芯片 芯片型号1脚标记左下角为1脚1目录上页下页数 字 电 路 装 配u元件的正确插入和拨出方法*必须用镊子起出元件，绝不可用手直接拔出*元件缺口必须朝左*在插座够用情况下集成电路的管脚数与插座 管脚数一致u引出测试点 除万用表外，避免测试仪表的连线直接与元件管脚连接，应该用导线

10、将被测管脚信号引到实验箱的“外接仪表”接线柱上，仪表与接线柱连接。目录上页下页数 字 电 路 装 配l门电路悬空端的正确处理 与（非）门 并联、接高电平 或（非）门 并联、接低电平 注：理论上TTL电路输入悬空不接为高电平，但 是实际使用中一般不采用，防止干扰。l使能端、控制端必须接；l地址端必须全部接，不使用的根据实际情况接“0”或“1”；l不使用的输出端不接。目录上页下页数 字 电 路 装 配目录上页下页数 字 电 路 调 测l数字电路测试的特点：以状态量测试为主“毛刺”测试是测试难点多变量、多状态测试使得测试工作量极大测试目的不同测试方法不同*遍历测试*最小测试集测试*功能测试 本实验课

11、采用功能测试法目录上页下页数 字 电 路 调 测v错误种类：设计错误（通过仿真可以减少）硬件电路错误 测试方法错误v电路调测的一般顺序 1、检查电源 整体电路电源（电压值、纹波）集成芯片电源（地和电源都必须检查、直接 测量管脚）2、检查使能端、控制端 使能端和控制端不能悬空目录上页下页数 字 电 路 调 测 3、根据电路原理进行调测 先用单脉冲调测，便于观察电路的工作状 态，分析简单。再用连续脉冲调测；目录上页下页数 字 电 路 调 测l单脉冲静态测试法目录上页下页数 字 电 路 调 测l单脉冲静态测试法目录上页下页l连续脉冲动态测试法数 字 电 路 调 测目录上页下页l连续脉冲动态测试法数

12、字 电 路 调 测目录上页下页数 字 电 路 调 测l多路波形时间关系测试举例目录上页下页数 字 电 路 调 测l正确相位关系：两两相测或以最高权位为参考l触发源选择：周期长的或不规则信号目录上页下页数 字 电 路 调 测l时序波形图绘制注意事项必须标注CP脉冲信号在计数周期内的编号和输出信号名。注意通过分析确定CP脉冲及所有信号的起点。注意所有信号的终点必须完整，不可在终点处马虎。示波器显示的起点是随机的，不能误认为显示的起点是信号的起点。只能通过分析所有波形相互之间的波形关系，才能找到波形的起点和终点。权位最高的信号至少画出有1个周期。按权位从低到高顺序画出波形，CP在最上面，最高权位信号

13、在最下面。各波形的时间轴必须对齐。目录上页下页数 字 电 路 调 测波形画法要求按权位高低顺序画出波形标注信号名周期最长的信号必须画出1个以上完整周期标注CP脉冲在计数周期中的顺序号通过分析所有的波形找出波形的起点波形终点必须完整不可随意画出目录上页下页数 字 电 路 调 测l数字电路调测注意事项如有短路故障，要首先排除；要考虑电路前、后级之间的影响（可通过断开电路再测试的方法解决）。断开故障电路目录上页下页数 字 电 路 调 测l数字电路调测注意事项 不能只注意电平的高低，还必须注意电压数值和电位值(示波器必须选择DC耦合档）A、B属于错误波形目录上页下页数 字 电 路 调 测数字器件电平参

14、数：(不能用LED测试）参数名称 参数含义 74LS系列74HC系列典型值输入高电平 2V（最小）2V输入低电平 0.8V（最大）0.8V输出高电平3.4（典型）2.4（最小）4.4V输出低电平 0.4V（最大）0.1V目录上页下页数 字 电 路 调 测l数字电路调测注意事项 排除仪表对被测电路的影响目录上页下页实 验 报 告电子电路实验预习报告格式要求 实验名称实验目的实验任务设计过程及电路图目录上页下页实 验 报 告电子电路实验实验报告格式写作要求实验名称实验目的测试用仪表及型号实验任务设计过程电路图测试数据含进行处理后的数据数据分析实验小结目录上页下页实 验 内 容 提 示v组合逻辑电路

15、 P140 Y1“冒险”电路A：表达式法判断冒险：“0-1-0”型冒险“1-0-1”型冒险 卡诺图法判断冒险：有两个卡诺圈相切；B：修改逻辑设计消除 用多余圈将相切的卡诺圈连起来 或将卡诺图重圈，避免相切；C：实验时，脉冲频率1MHz，因为门的延时时ns级，否则示波器观察不到“毛刺”。目录上页下页实 验 内 容 提 示v触发电路 P148 J2 3bit延时电路A：必须设计4bit以上的串行序列信号F1，例如：F11000，否则，实验中无法观察，用74161设计比较方便；B：设计提示框图：目录上页下页实 验 内 容 提 示v计数与分频电路 P150 J2 模7计数器 A：注意同步和异步的区别，

16、74161同步置数，异步清零；B：采用置数法比较好，清零法容易产生冒险，必须消除；C：置零法 设计D：多路波形的相位正确测量方法，见前，（两两相测）；E：记录波形时，Qa容易画错，（不是CP的二分频波形）01010100101010。目录上页下页实 验 内 容 提 示v移位寄存器 P153 J3 00011101序列A、一片74194门电路实现 例：74194构成101001序列 t=n t=n+1QBQCQDQB QC QDSL101 010 0010 100 0100 001 1001 011 1011 110 0110 101 1000 001 1111 110 0目录上页下页实 验 内 容 提 示vB、两片74194实现（必须有启动信号）。例：74194构成101001序列(最右端最先输出）启动信号目录上页下页实 验 内 容 提 示v移位寄存器 P153 T1 18分频电路 A：参考P98 例316设计；B：1分频电路的实现：（1)根据波形特点，用门电路实现：(2)用数据选择器实现：目录上页下页 实验结束后，整理好实验室仪器设备，实验箱放在桌面上，打扫实验桌卫生。实 验 结 束目录上页下页目录上页下页地址：南京市栖霞区文苑路9号教学3号楼西区http:/E-中心办公室：教学3号楼西区二楼3-217室 联系电话：