电子技术-逻辑门电路和组合逻辑电路.ppt

《电子技术-逻辑门电路和组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《电子技术-逻辑门电路和组合逻辑电路.ppt（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第13章章 组合逻辑电路组合逻辑电路第第15讲讲13.6 TTL13.6 TTL集成集成门电路路13.7 13.7 其它其它类型的型的TTLTTL门电路路13.8 13.8 组合合逻辑电路的分析路的分析13.9 13.9 组合合逻辑电路的路的设计13.10 13.10 集成集成组合合逻辑电路路 TTL 晶体管晶体管-晶体管晶体管逻辑集成集成电路路集成集成门电路路集集成成门电路路双极型双极型TTL(Transistor-Transistor Logic Integrated Circuit,TTL)ECLNMOSCMOSPMOSMOSMOS型型（M Metal-etal-O Oxide-xid

2、e-S Semiconductoremiconductor，MOSMOS）MOS 金属氧化物半金属氧化物半导体体场效效应管集成管集成电路路13.6.1 TTL与非门的基本原理与非门的基本原理TTL与非与非门的内部的内部结构构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT T1 1:多多发射极晶体管射极晶体管13.6 TTL集成门电路集成门电路NNP1.任一输入为低电平（任一输入为低电平（0.3V）时）时“0”1V不足以不足以让T2、T5导通通三个三个PN结导通需通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCT2、T5截止截止uouo=5-u

3、R2-ube3-ube4 3.4V 高高电平！平！NNP+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC“1”全全导通通电位被嵌位被嵌在在2.1V全反偏全反偏 1V截止截止2.输入全为高电平（输入全为高电平（3.4V）时或输入全甩空）时或输入全甩空T2、T5饱和饱和导通导通uo=0.3V输出低出低电平平输入甩空，相当于输入输入甩空，相当于输入“1”NNP输入、输出的逻辑关系式：输入、输出的逻辑关系式：+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC与非与非门表示符号表示符号逻辑表示式表示式&A AB BY YC CY=ABCY=ABCY=AY=AA AY Y

4、（非门，反相器）（非门，反相器）&A AB BY YY=ABY=AB如：如：TTLTTL门电路芯片（路芯片（四四2 2输入与非入与非门，型号型号74LS00 74LS00)地地GNDGNDTTLTTL门电路芯片路芯片简介介外形外形&14141313121211111010 9 9 8 8 1 1 2 2 3 3 4 4 5 5 6 6 7 7&管脚管脚电源源V VCCCC（+5V+5V）4 4、常用、常用TTLTTL逻辑门电路路名称名称国国际常用常用系列型号系列型号国国产部部标型号型号说明明四四2 2输入与非入与非门74LS0074LS00T1000T1000四四2 2输入或入或门四四2 2异

5、或异或门四四2 2输入或非入或非门四四2 2输入与入与门双双4 4输入与非入与非门双双4 4输入与入与门六反相器六反相器8 8输入与非入与非门74LS3274LS3274LS0274LS0274LS0874LS0874LS8674LS8674LS2174LS2174LS2074LS2074LS3074LS3074LS0474LS04T186T186T1008T1008T1086T1086T1021T1021T1002T1002一个一个组件内部件内部有四个有四个门，每，每个个门有两个有两个输入端一个入端一个输出出端。端。一个一个组件内有件内有两个两个门，每个，每个门有有4 4个个输入端。入端。只

6、一个只一个门，8 8个个输入端。入端。有有6 6个反相器。个反相器。13.6.2 TTL13.6.2 TTL门电路的主要技路的主要技术参数参数1)1)输出高出高电平、低平、低电平平高高电平平:3.4V-4V:3.4V-4V 以上以上低低电平以下平以下2)2)阈值电压：U UTHTH=1.4V=1.4V V VI IV VO O高高电平平低低电平平1 1V VO OV VI IU UTHTH=1.4V=1.4V3)3)扇出系数扇出系数:N=10:N=10&11TTLTTL门电路的主要参数路的主要参数扇出系数扇出系数 输出端允出端允许驱动的的门电路的最大数目。路的最大数目。输入入A A、B B波形

7、如波形如图所示所示,请画出与非画出与非门的的输出（出（Y Y）波形。）波形。ABYY=AB课堂堂练习:&A AB BY Y A B Y 0 0 1 0 1 1 1 0 1 1 1 0真真值表表RLUCC13.7 其它类型的其它类型的TTL门电路门电路1.集电极开路的与非门（集电极开路的与非门（OC门）门）输入全入全1时，输出出=0；输入任入任0时，输出出悬空空+5VFR2R13kT2R3T1T5b1c1ABC&符号符号应用时输出端要接一上拉负载电阻应用时输出端要接一上拉负载电阻 RL。&OC门可以实现门可以实现“线与线与”功能。功能。&UCCF1F2F3F分析：分析：F1、F2、F3任一导通，

8、则任一导通，则F=0。F1、F2、F3全截止，则全截止，则F=1。输出出级RLUCCRLT5T5T5F=F1F2F3负载电阻负载电阻RL和电源和电源 UCC可以根据情况选择。可以根据情况选择。&J+30V 220VJD2.三态门三态门E 控制端控制端+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE一、结构一、结构+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE二、工作原理二、工作原理(1)控制端控制端E=0时的工作情况：时的工作情况：01截止截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABDE(2)控制端控制端E=1时的工作情况时的工

9、作情况10导通通截止截止截止截止高阻高阻态&ABF符号符号功能表功能表三、三态门的符号及功能表三、三态门的符号及功能表&ABF符号符号功能表功能表使能端使能端高电平高电平起作用起作用使能端使能端低电平低电平起作用起作用E1E2E3公公用用总线=三态门主要作为三态门主要作为TTL电路与电路与总线总线间的间的接口电路接口电路。四、三态门的用途四、三态门的用途工作时，工作时，E1、E2、E3分时分时接入高电接入高电平。平。13.8 13.8 组合合逻辑电路的分析路的分析 特点特点:某一某一时刻的刻的输出状出状态仅由由该时刻刻电路的路的输入信号决定入信号决定,而与而与该电路在此路在此输入信号之前入信号

10、之前所具有的状所具有的状态无关。无关。组合合逻辑电路路：用各种：用各种门电路路组成的，用于成的，用于实现某种功能的复某种功能的复杂逻辑电路。路。化化简得出得出结论（逻辑功能）。功能）。组合合逻辑电路路图写出写出逻辑表达式表达式分析方法：分析方法：例例1 1：&ABYABAABBABY=AAB BAB=AAB+BAB=AAB+BAB=AB(A+B)=(A+B)(A+B)=0+AB+AB+0异或异或门组合合逻辑电路的分析路的分析=AB+AB组合合逻辑电路的分析路的分析例例2 2：M=1(高高电平）：平）：Y=AM=0(低低电平）：平）：Y=B本本图功能：二功能：二选一一电路。路。数据数据选择器器B

11、&AMY1M=0时：门1 1输出恒出恒为1 1，A信号被拒之信号被拒之门外。外。零零电平平对与非与非门的封的封门作用。作用。Y=AM BM=AM+BM13.9 13.9 组合合逻辑电路的路的设计方法步方法步骤:根据根据题意列真意列真值表表逻辑式式化化简卡卡诺图化化简画画逻辑电路路图写最写最简逻辑式式例例1 1:交通灯故障交通灯故障监测逻辑电路的路的设计。红灯灯R R黄灯黄灯Y Y绿灯灯G G单独亮独亮正常正常黄、黄、绿同同时亮亮正常正常其它情况其它情况不正常不正常RYGRYG单独亮独亮正常正常黄、黄、绿同同时亮亮正常正常其他情况其他情况不正常不正常RYG000011111011110000Z=

12、RYG+RG+RYZ=RYG+RG+RY组合合逻辑电路的路的设计R Y G Z 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 1 1、列真、列真值表表 2 2、卡、卡诺图化化简RYRYRGRG3 3、写最、写最简逻辑式式设：灯亮：灯亮为“1”1”，不亮，不亮为“0”0”，正常正常为“0”0”，不正常，不正常为“1”1”。例例1 14 4、用基本用基本逻辑门构成构成逻辑电路路Z=RYG+RG+RYZ=RYG+RG+RYR RY YG G&1 11 11 1&1 1Z Z 若要求用若要求用与非与非门构成构成逻辑电路呢

13、？路呢？组合合逻辑电路的路的设计例例1 15 5、用与非、用与非门构成构成逻辑电路路=RYG+RG+RY=RYG+RG+RY=RYG=RYG RG RG RY RY组合合逻辑电路的路的设计例例1 1Z=RYG+RG+RYZ=RYG+RG+RYR RY YG G&1 11 11 1&Z Z&(利用反演定理利用反演定理A+B=AA+B=A B ,A+B+C=AB ,A+B+C=A B B C)C)例例2 2设计一个三人表决一个三人表决逻辑电路，要求路，要求:三人三人A A、B B、C C各控制一个按各控制一个按键，按下，按下为“1”1”，不按，不按为“0”0”。多数（。多数（2 2）按下按下为通通

14、过。通。通过时L L1 1，不通，不通过L L0 0。用与非。用与非门实现。组合合逻辑电路的路的设计L LA AB BC C+5V+5V要要设计的的逻辑电路路A B C L 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 A ABCBC0000111110111100002 2、用画卡、用画卡诺图化化简L=AC+BC+ABL=AC+BC+AB3 3、写出最写出最简“与或与或”式式组合合逻辑电路的路的设计1 1、列真、列真值表表BCBCACACABAB4 4、用与非、用与非门实现逻辑电路路L=AB+AC+BC L=A

15、B+AC+BC=AB=AB AC AC BC BC组合合逻辑电路的路的设计例例2 2&A AB BC CL L&13.10 13.10 集成集成组合合逻辑电路路13.10.1 13.10.1 数据数据选择器器13.10.2 13.10.2 七段七段显示示译码器器13.10.3 13.10.3 译码器器 13.10.4 13.10.4 加法器加法器13.10.1 13.10.1 数据数据选择器器集成集成组合合逻辑电路路从多个数据中从多个数据中选择出一个出一个选择，也叫多路，也叫多路转换器器其功能其功能类似一个多投开关，是一个多似一个多投开关，是一个多输入、入、单输出的出的组合合逻辑电路路。D D

16、0 0D D1 1F FA A输入入输出出控制控制1 1、2 2选1 1数据数据选择器器1 1&D D0 0D D1 1A A 1 1F F A F A F 0 D 0 D0 0 1 D 1 D1 1F=ADF=AD0 0+AD+AD1 1输输入入数数据据输输出出数数据据控制信号控制信号集成化集成化D D0 0D D1 1Y YA A型号型号:74LS157:74LS157数据数据选择器器2 2、4 4选1 1数据数据选择器器(集成集成电路型号路型号:74LS153):74LS153)A A1 1 A A0 0 Y Y 0 00 0 D D0 0 0 10 1 D D1 1 1 0 1 0 D

17、 D2 2 1 11 1 D D3 3 Y=AY=A1 1A A0 0D D0 0+A+A1 1A A0 0D D1 1+A+A1 1A A0 0D D2 2+A+A1 1A A0 0D D3 3D D0 0A A0 0D D3 3D D2 2D D1 1A A1 1Y YY=AY=A1 1A A0 0D D0 0+A+A1 1A A0 0D D1 1+A+A1 1A A0 0D D2 2+A+A1 1A A0 0D D3 34 4选1 1数据数据选择器器&1 1D DO OD D1 1D D2 2D D3 311YA A0 0A A1 1&1 12 23 34 45 56 6&7 78 89

18、 91010111112121313141415151616地地1W1W1D1D0 01D1D1 11D1D2 21D1D3 3A A1 12S2S2D2D2 22W2W2D2D0 02D2D1 12D2D3 3A A0 0电源源1S1STTLTTL集成集成电路：双路：双4 4选1 1数据数据选择器器型号型号:74LS153:74LS153（国（国产T1153-T4153)T1153-T4153)输出出输入入A A0 0A A1 1S SW W1 10 00 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 0D D0 0D D1 1D D2 2D D3 313.10.

19、2 13.10.2 七段七段显示示译码器器显示示译码器器 用于将数字用于将数字仪表、表、计算机、和其它数字系算机、和其它数字系统中的中的测量数据、运算量数据、运算结果果译成十成十进制数制数显示出示出来。来。数字、文字、数字、文字、符号代符号代码译码器器显示器示器二进制数（二进制数（8421码）码）显示示译码器器 二二进制数制数 十十进制数制数0 0 0 0 00 0 0 0 00 0 0 1 10 0 0 1 10 0 1 0 20 0 1 0 20 0 1 1 30 0 1 1 30 1 0 0 40 1 0 0 40 1 0 1 50 1 0 1 50 1 1 0 60 1 1 0 60

20、1 1 1 70 1 1 1 71 0 0 0 8 1 0 0 0 8 1 0 0 1 9 1 0 0 1 9 二二进制数制数 十十进制数制数1 0 1 0 101 0 1 0 101 0 1 1 111 0 1 1 111 1 0 0 121 1 0 0 121 1 0 1 131 1 0 1 131 1 1 0 141 1 1 0 141 1 1 1 151 1 1 1 15组成：用成：用0 0和和1 1两个数字两个数字组成，成，逢二逢二进一一二进制数（二进制数（8421码）码）每一位上的每一位上的1 1所代表的十所代表的十进制数的大小称制数的大小称为权重重例：十例：十进制数制数 1 1

21、1 11 1 1 11 1 10103 3+1+1 10102 2+1+1 10101 1+1+1 10100 0=1=1 1000+11000+1 100+1100+1 10+110+1 1 1=1111=1111例：二例：二进制数制数 1 1 1 11 1 1 11 1 2 23 3+1+1 2 22 2+1+1 2 21 1+1+1 2 20 0=1=1 8+18+1 4+14+1 2+12+1 1 1=15=15四位二四位二进制数，制数，每位的每位的权重分重分别为8 8、4 4、2 2、1 1，所以称，所以称为84218421码权重重底数称底数称为基基指数指数为位数位数二二十进制（十进

22、制（BCD码）码）显示示译码器器 用用4 4位二位二进制数制数0000-10010000-1001分分别代表十代表十进制数制数0-90-9，称称为二二十十进制数，制数，又称又称为BCDBCD码（Binary Coded Binary Coded DecimalDecimal）BCD BCD码 十十进制数制数0 0 0 0 00 0 0 0 00 0 0 1 10 0 0 1 10 0 1 0 20 0 1 0 20 0 1 1 30 0 1 1 30 1 0 0 40 1 0 0 40 1 0 1 50 1 0 1 50 1 1 0 60 1 1 0 60 1 1 1 70 1 1 1 71

23、0 0 0 8 1 0 0 0 8 1 0 0 1 9 1 0 0 1 9 abcdefgYa-Yg:Ya-Yg:控制信号控制信号高高电平平时,对应的的LEDLED亮亮低低电平平时,对应的的LEDLED灭发光光二二极极管管510510 YaYaYbYbYgYga ab bg g510510 510510 显示示译码器器1 1）二）二-十十进制制显示示译码器器-七段数七段数码管管显示示译码器器译 码 器器A A3 3A A2 2A A1 1A A0 0A A3 3-A-A0 0:输入数据入数据要要设计的七段数的七段数码管管显示示译码器器七段数七段数码管管显示示译码器器a ab bc cd de

24、ef fg gYaYaYbYbYcYcYdYdYeYeYfYfYgYgYaYaabcdefg译 码 器器YbYbYcYcYdYdYeYeYfYfYgYgA A3 3A A2 2A A1 1A A0 0七段七段显示示译码电路真路真值表表十十进制数制数 A3A2A1A0 Ya Yb Yc Yd Ye Yf YgYa Yb Yc Yd Ye Yf Yg 显示字形示字形 0 0 0 0 0 1 1 1 1 1 1 0 0 1 0 0 0 1 0 1 1 0 0 0 0 1输入入二二进制数制数输出出七七段段显示示译码电路路真真值表表十十进制数制数 A A3 3A A2 2A A1 1A A0 0 Ya

25、Yb Yc Yd Ye Yf YgYa Yb Yc Yd Ye Yf Yg 显示字形示字形 0 0 0 0 0 00 0 0 0 1 1 1 1 1 1 1 1 1 1 1 0 01 0 0 1 1 0 0 0 10 0 0 1 0 0 1 1 0 0 0 0 1 1 1 0 0 0 0 1 2 2 0 0 1 0 0 0 1 0 1 1 1 0 1 1 0 1 2 1 0 1 1 0 1 2 3 3 0 0 1 1 0 0 1 1 1 1 1 1 1 0 0 1 3 1 1 1 0 0 1 3 4 4 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 1 4 1 1 0 0 1 1

26、 4 5 5 0 1 0 1 0 1 0 1 1 1 0 1 1 0 1 1 5 0 1 1 0 1 1 5 6 0 1 1 0 6 0 1 1 0 0 0 0 1 1 1 1 1 6 0 1 1 1 1 1 6 7 7 0 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 7 1 1 0 0 0 0 7 8 8 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 8 1 1 1 1 1 1 8 9 9 1 0 0 1 1 0 0 1 1 1 1 1 0 0 1 1 9 1 1 0 0 1 1 9 A3A2A1A000110100100111101111111000无所无

27、所谓项当当1 1处理理先先设计输出出YaYa的的逻辑表示式及表示式及电路路图Ya=A3+A2A0+A2A1+A2A0=A3 A2A0A2A1A2A0 A A3 3A A2 2A A1 1A A0 0 Ya Ya0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 1 0 0 0 1 0 02 0 0 1 0 2 0 0 1 0 1 1 3 0 0 1 1 3 0 0 1 1 1 1 4 0 1 0 0 4 0 1 0 0 0 0 5 0 1 0 15 0 1 0 1 1 1 6 0 1 1 0 6 0 1 1 0 0 0 7 0 1 1 1 7 0 1 1 1 1 1 8 1 0

28、 0 0 8 1 0 0 0 1 1 9 1 0 0 1 9 1 0 0 1 1 1以同以同样的方法可的方法可设计出出Yb-YgYb-Yg的的逻辑表示式及其表示式及其电路路图；将所有；将所有电路路图画在一起，就得到画在一起，就得到总电路路图。将此将此电路路图集成化，集成化，得到得到七段七段显示示译码器器的集成的集成电路路74LS4874LS48（国（国产型号：型号：T339T339）74LS48(T339)GNDVcc电源源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBIBR七段数七段数码管管显示示译码器器IB为0 0时，使，使Ya-Yg=0Ya-

29、Yg=0，全，全灭。IBR 为0 0且且A A3 3A A0 00 0时，使，使Ya-Yg=0Ya-Yg=0，全，全灭。控制端控制端控控制制端端七段数七段数码管管显示示译码器器输入入数数据据输出出为0 0时，使，使Ya-Yg=1,Ya-Yg=1,亮亮“8”8”，说明工作正常。明工作正常。LT：测试端端LTIB：灭灯端灯端(输入入)IBR：灭零零输入端入端：灭零零输出端出端YBR控制端功能控制端功能74LS48(T339)GNDVcc电源源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBRIB/YBRYBR，当，当I IBRBR0 0且且A A3 3A

30、 A0 00 0时，Y YBRBR0 0；否；否则Y YBRBR1 1七段数七段数码管管显示示译码器器I IBRBR和和Y YBRBR配合使用，可使多位数字配合使用，可使多位数字显示示时的的最高位及小数点后最低位的最高位及小数点后最低位的0 0不不显示示0 0 5 6 7.9 9 0 00 0 5 6 7.9 9 0 0七段七段显示示译码器器74LS4874LS48与数与数码管的管的连接接5V5Va ab bc cd de ef fg g74LS4874LS48(T339)(T339)GNDGNDVccVcc电源源5V5VA A3 3A A2 2A A1 1A A0 0YaYaYbYbYdYd

31、YfYfYeYeYgYgYcYcLTLTI IB BI IBRBR输入入信信号号此三控制端不用此三控制端不用时，通通过电阻接高阻接高电平。平。BCDBCD码13.10.3 译码器译码器 用途用途:计算机中的地址译码电路计算机中的地址译码电路常用类型常用类型:2线线 4线译码器线译码器 型号型号:74LS1393 线线 8线译码器线译码器 型号型号:74LS1384 线线 16线译码器线译码器 型号型号:74LS154(1)2 线线 4线译码器线译码器 A1A0Y1Y3Y0Y2真值表真值表Y2A1A0Y1Y30 0 1 1 1 00 1 1 1 0 11 0 1 0 1 11 1 0 1 1 1

32、 Y0Y0画关于画关于 的卡诺图的卡诺图A1A001111100Y0=A1+A0=A1A0写出关于写出关于 的逻辑式的逻辑式Y0 同理写出其他输出量的逻辑式同理写出其他输出量的逻辑式Y0=A1+A0=A1A0Y1=A1+A0=A1A0Y2=A1+A0=A1A0Y3=A1+A0=A1A011&Y0 Y1 Y2 Y3 A1A074LS139(2)3线线8线译码器线译码器（74LS138）A0A1A2Y0Y1Y7A2A1A00 0 0 只只 =0Y00 0 1 只只 =0Y11 1 1 只只 =0Y7(逻辑电路设计略逻辑电路设计略,设计方法同设计方法同24译码器译码器)(3)4线线16线译码器线译码

33、器（74LS154）(逻辑电路设计略逻辑电路设计略,设计方法同设计方法同24译码器译码器)0 0 0 1 只只 =0A2A1A00 0 0 0 只只 =0Y0Y11 1 1 1 只只 =0Y15A3A0A1A2Y0Y1Y15A3译码器的应用举例译码器的应用举例:(1)模拟信号多路转换的数字控制模拟信号多路转换的数字控制 输入模拟电压输入模拟电压模拟电子开关模拟电子开关u0u1u2u3译码器译码器A1A0Y0Y1Y2Y3u输出模拟电压输出模拟电压数字控制信号数字控制信号(2)计算机中存储器单元及输入输出接口的寻址计算机中存储器单元及输入输出接口的寻址0单元单元1单元单元2单元单元3单元单元控制门

34、控制门控制门控制门控制门控制门控制门控制门译码器译码器A1A0Y0Y1Y2Y3或或接接口口单单元元存存储储器器单单元元 计算机计算机 中央控制中央控制 单元单元 (CPU)数据线数据线地址线地址线 单元选择线单元选择线地址线数地址线数n 寻址范围寻址范围(可选择的单元数可选择的单元数)n 2 3 4 16(单片机单片机)(1K=1024)20(PC/XT)26(PC586)(1M=1KK)13.10.4 加法器加法器(1)半加器半加器 1+)0 1 0+)1 1 0+)0 0 1+)1 1 0进位进位C半加器真值表半加器真值表A B F C 0 0 0 0 0 1 1 0 1 0 1 0 1

35、1 0 1F=AB+AB=A BC=ABF=AB+AB=A BC=AB半加器逻辑电路图半加器逻辑电路图A&1BFC半加器半加器ABFC(2)全加器全加器半加器半加器ABFC全加器全加器AnBnCnFnCn+1本本位位加加数数低位向本位的进位低位向本位的进位本位和本位和本位向高位的进位本位向高位的进位全加器真值表全加器真值表Cn An Bn Fn C n+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1Fn=Cn (An Bn)C n+1=AnBn+Cn(An Bn)全加器逻辑函数式

36、全加器逻辑函数式Fn=Cn (An Bn)C n+1=AnBn+Cn(An Bn)An&1Bn&1CnFnC n+11全加器全加器由由2个半加器构成一个全加器个半加器构成一个全加器半加器半加器全加器全加器AnBnCnFnCn+1用用4个全加器构成一个个全加器构成一个4 位二进制加法器位二进制加法器全加器全加器全加器全加器全加器全加器全加器全加器C0C4A0A3A2A1B0B1B3B2F0F1F2F374LS83本课应重点掌握的内容1.掌握组合逻辑电路设计的步骤，并能设计给定掌握组合逻辑电路设计的步骤，并能设计给定 逻辑功能的逻辑电路，用与非门实现，最多输逻辑功能的逻辑电路，用与非门实现，最多输 入变量个数入变量个数4个。个。2.理解课上所讲的各种数字集成组合逻辑电路的理解课上所讲的各种数字集成组合逻辑电路的 设计方法。设计方法。结 束束