数字抢答器课程设计.docx

《数字抢答器课程设计.docx》由会员分享，可在线阅读，更多相关《数字抢答器课程设计.docx（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字抢答器摘要当今的社会竞争日益剧烈，选拔人才，评比优胜，学问竞赛之类的活动愈加频繁，那么也就必定离不开抢答器。因此抢答器是机关学校、电视台等单位开展智力竞赛活动必不行少的设备，通过抢答者的按键、数码显示等能准确、公正、直观地推断出优先抢答者。本产品承受了数字显示器直接指示， 自动锁存显示结果，并自动复位的设计思想，由数字电路以及外围电路组成， 分为八路抢答；在抢答同时附有声音输出接口，提示主持人此时已完成这次的抢答。不 仅如此，为了便利不同场合的智力竞赛活动，为需要定时答题者供给可调计时器， 无需人工参与。与其他抢答器电路相比较有区分时间极短、构造清楚、本钱低、易操作、制作便利等优点。关键词

2、：竞赛活动、抢答、锁存、复位、可调倒计时1目录1 引言32 设 计 目 的33 设计指标及要求34 总体框图设计与论证45 功能模块设计及系统工作分析55.1 功能模块设计55.2 系统工作原理分析65.3 主要元器件功能介绍75.3.1 锁存器74HC57375.3.2 优先编码器74LS14785.3.3 计数器 74LS19295.3.4 显示译码器CD4511、74LS48106 试验器材清单137 设计步骤及各功能电路调试147.1 仿真157.2 调试锁存器电路157.3 调试编码与译码显示电路167.4 调试掌握电路167.5 秒脉冲167.6 调时电路178 心 得 体 会17

3、谢辞19参 考 文 献20附录 A：21附录 B：222数字竞赛器1 引言在科技高速进展的 21 世纪，人才成为最重要的社会资源之一。竞争日益剧烈，人才选拔，评比择优的活动越加频繁，而在这些活动当中，往往分为几组选手参与，针对主持人提出的问题，假设用举手的方式抢答，往往会因主持人推断的误差，造成竞赛的不公正性。本着公正公正的原则，就需要有一种稳定、准确的工具，因此数字竞赛器应运而生，由于其准确性高、有用性强，所以得到快速推广，从最初的益智类节目，广泛应用到各类活动、消遣节目中。早期的竞赛器只由几个过三极管、可控硅、发光二极管等组成，能通过发光二极管的指示识别出选手号码，现在大多数竞赛器单片机或

4、数字集成电路组成。2 设 计 目 的通过课题设计一个八路抢答器与可调定时器，运用所学数字电子电路的学问进展理论设计、安装调试、后期制作、分析总结等环节，以提高在电子技术方面的实践技能和科学作风，学习把握工程设计的方法和组织实践的根本技能。3 设 计 指 标 及 要 求3.1 设计一个可供 8 名选手参与竞赛的 8 路数字显示抢答器。他们的编号分别为1、2、 38 各用一个抢答按钮，编号与参赛者的号码一一对应，此外还有一个按钮给主持3人用来清零。3.2 抢答器具有数据锁存功能，并将锁存的数据用LED 数码管显示出来。在主持人将系统清零后，假设有参赛者按动按钮，数码管马上显示出最先动作的选手的编号

5、，也可同时用蜂鸣器发出间歇声响，并保持到主持人清零以后。3.3 抢答器对抢答选手动作的先后有很强的区分力量，即使他们的动作仅相差几毫秒，也能区分出抢答者的先后来。即不显示后动作的选手编号。3.4 主持人有掌握开关，可以手动清零复位3.5 竞赛器具有可调倒计时的功能，且倒计时的时间由主持人设定如 30 秒。当主持人启动“开头”键后，定时器进展倒计，也可依据竞赛的实际状况设计答题倒计时的时间。4 总 体 框 图 设 计 与 论 证图 1-1 设计原理方框图如下图为总体方框图。其工作原理为：1. 接通电源后， 主持人将开关拨到“ 去除” 状态， 抢答器处于静止状态，编号显示器和指示灯灭，等主持人将开

6、关置“ 开头”位置后， 抢答器处于等候状态， 此时可以进展抢答。42. 抢答器完成， 优先推断抢答的组号， 并将编号进展锁存， 然后通过译码器将编号显示在七段数码管上， 并且扬声器提示。3. 假设再次抢答必需由主持人操作“ 去除” 和“ 开头” 状态的开关， 即需要主持人清零。4. 选手答题时可以通过可调计时器设定时间。5 功 能 模 块 设 计 及 系 统 工 作 分 析5.1 功能模块设计图 1-2-1 抢答器电路原理图数字竞赛器的电路原理图如图 1-2-1，该竞赛器电路由复位电路、抢答触发掌握电路、 LED 数码显示电路、计时电路等组成。复位电路由复位按钮 J0、限流电阻 R9、两输入与

7、非门74LS00、八输入与非门 74LS30 以及 D 锁存器 74LS573 的两个使能掌握端锁存允许端 LE 端5高电平有效和三态允许掌握端 OE 端低电平有效等组成。抢答触发掌握电路由抢答按钮 J1的八个输入端等组成。- J 、限流电阻 R81- R 以及 74LS5738LED 数码显示电路由10 线-4 线的编码器74LS147、七段译码器CD4511、七段共阴数码管等组成。可调计时器的原理图如图 1-2-2，该电路主要由 555 供给计数脉冲，经过 74LS192 组成的计数电路，由 4511 与 74LS48 译码，再由数码管显示所构成。其中主要由 74LS00 与非门构成的二选

8、一数据选择器和 RC 去抖动电路实现该电路的可调性。5.2 系统工作原理分析图 1-2-2 可调计时器电路原理图数字竞赛器的电路原理图如图 1-2，该电路承受 6 个数字集成电路，其中 74LS573 为 D 锁存器，74LS30 为 8 输入的与非门，74LS00 为两输入与非门，74LS147 为 10 线-4 线的编码器、CD4511 为七段译码器、以及七段共阴数码管等组成。为了使译码后数码管能显示数字，该电路将译码器的 D 端输入接 74LS573 的锁存掌握输入端，数字被锁存时，该端为低电平，数码管为正常显示数字；允许数据输入时，74LS573 的 11 脚为高电平，经过译码后数码管

9、不显示，这样正好满足了电路的要求。6竞赛时， J 1、J2 J8 由参赛选手掌握， J0 由主持人掌握。该键在主持人喊“开头”前按下，开头后当任意一个选手抢先按下按钮时， 74LS30的输出将跳变为低电平，这个低电平使 74LS573 处于锁存状态，那么其他0、选手再按抢答按钮就无效了。此时它的输出 QQ . Q被锁存，随即编71码器进展编码。74LS147 为 10 线到 4 线的编码器，输入端为低电平有效， 输出为反码。编码完毕经 CD4511 译码后通过七段共阴数码管将相应抢答选手编号显示出来。同时 74LS30 的这个低电平使二极管 VD 导通，驱动蜂鸣器 BL 发出“嘀”声。一轮抢答

10、完毕，由主持人按动去除复位按钮 J0 ，对 D 锁存器进展解锁。又进展下一轮抢答。当允许数据输入时，74LS573 的 11 脚为高电平，经过译码后数码管不显示。同时 BL 不发音。5.3 主 要 元 器 件 功 能 介 绍5.3.1锁存器74HC573锁存器74HC573的输出端为Q Q07可直接与总线相连。当三态允许控制端 OE 为低电寻常，Q Q07为正常规律状态，可用来驱动负载或总线。当OE 为高电寻常，Q Q07呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的规律操作不受影响。当锁存允许端 LE 为高电寻常，Q 随数据D 而变。当LE 为低电寻常，O 被锁存在已建立的数据电平

11、。 输出能直接接到CMOS，NMOS 和TTL 接口上。操作电压范围：2.0V6.0V 低输入电流：1.0uACMOS 器件的高噪声抵抗特性引出端符号：D D07数据输入端OE三态允许掌握端低电平有效LE锁存允许端7Q Q07输出端74LS573 外部管脚图如图 1-3：图1-3 74LS573引脚图真值表如表1-1所示：表 1-15.3.2优先编码器74LS1478优先编码器是当多个输入端同时有信号时,电路只对其中优先级别最高的输入信号进展编码。10 线-4 线 8421 BCD 码优先编码器 74LS147 的引脚图如图 3.4 所示，其中第 9 脚 NC 为空。74LS147 优先编码器

12、有 9 个输入端和 4 个输出端。某个输入端为 0，代表输入某一个十进制数。当 9 个输入端全为 1 时，代表输入的是十进制数 0。4 个输出端反映输入十进制数的 BCD 码编码输出。图 1-5 74LS147 引脚图5.3.3计数器 74LS192192 的去除端是异步的。当去除端MR为高电寻常， 不管时钟端CP 态如何，即可完成去除功能。、CP 状DU192 的预置是异步的。当置入掌握端 PL 为低电寻常， 不管时钟CP 的状态如何， 输出端Q0Q3即可预置成与数据输入端P0P3相全都的状态。192 的计数是同步的，靠CP、CP同时加在 4 个触发器上而实现。在CP、CP上升DUDU沿作用

13、下 Q0Q3 同时变化，从而消退了异步计数器中消灭的计数尖峰。当进展加计数或减计数时可分别利用CPD或 CP，此时另一个时钟应为高电平。U当计数上溢出时，进位输出端TCU输出一个低电平脉冲，其宽度为CP 低电平局部U的低电平脉冲；当计数下溢出时， 错位输出端 TCD输出一个低电平脉冲，其宽度为CPD低电平局部的低电平脉冲。9功能表如表1-2：表1-25.3.4显示译码器CD4511、74LS48CD4511、74LS48 是用于驱动共阴极 LED 数码管显示器的 BCD 码七段码译码器，特点：具有 BCD 转换、消隐和锁存掌握、七段译码及驱动功能的 CMOS 电路能供给较大的拉电流。可直接驱动

14、LED 显示器。引脚排列如图 3.5 所示。其中 a b c d 为 BCD 码输入，a 为最低位。LT 为灯测试端，加高电寻常，显示器正常显示，加低电寻常，显示器始终显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI 为消隐功能端，低电寻常使全部笔段均消隐，正常显示时， B1 端应加高电平。另外 CD4511 有拒绝伪码的特点，当输入数据越过十进制数 9(1001)时，显示字形也自行消隐。LE 是锁存掌握端，高电寻常锁存，低电寻常传输数据。ag 是 7 段输出，可驱动共阴 LED 数码管。另外，CD4511 显示数“6”时，a 段消隐； 显示数“9”时，d 段消隐，所以显示 6、9

15、 这两个数时，字形不太美观。10图 1.6 CD4511 引脚图BI：4 脚是消隐输入掌握端，当 BI=0 时，不管其它输入端状态如何，七段数码管均处于熄灭消隐状态，不显示数字。LT：3 脚是测试输入端，当 BI=1，LT=0 时，译码输出全为 1，不管输入 DCBA 状态如何，七段均发亮，显示“8”。它主要用来检测数码管是否损坏。LE：锁定掌握端，当 LE=0 时，允许译码输出。 LE=1 时译码器是锁定保持状态，译码器输出被保持在 LE=0 时的数值。A1、A2、A3、A4、为 8421BCD 码输入端。a、b、c、d、e、f、g：为译码输出端，输出为高电平 1 有效。图 1.7 74LS

16、48 引脚图输出端YaYg为高电平有效，可驱动灯缓冲器或共阴极 VLED。当要求输出 015 时，消隐输入 BI应为高电平或开路，对于输出为0 时还要求脉冲消隐输入 RBI为高电平或者开路。当 BI为低电寻常，不管其它输入端状态如何，YaYg 均为低电平。当 RBI 和地址端A0A3均为低电平，并且灯测试输入端LT为高电寻常， Ya Yg 为低电平，脉冲消隐输出 RBO也变为低电平。11当 BI 为高电平或开路时， LT为低电平可使 YaYg 均为高电平。48 与 248 的引出端排列、功能和电特性均一样，差异仅在显示6 和 9,248 所显示的 6 和 9 比 48 多出上杠和下杠。引出端符

17、号A0A3 译码地址输入端BI/ RBO消隐输入低电平有效/脉冲消隐输出低电平有效LT灯测试输入端低电平有效 RBI脉冲消隐输入端低电平有效 YaYg 段输出5.3.4掌握电路(74LS00和74LS30)74LS3074LS00 的引脚图真值表下图 1-8 和图 1-9：图 1-8 74LS30 的引脚图及真值表12图 1-974LS00 的引脚图及真值表6 实 验 器 材 清 单表 1-2 数字竞赛器元器件清单表种类数目1K 电阻210k 电位器1110 W 电阻23620 W 电阻447K W 电阻274HC573174LS00274LS30174LS1471CD4511274LS481

18、CD401922NE5551数码管3蜂鸣器10.01uf 电容110uf 电容147nf 电容31.5 伏电池3触发开关1213其中：J0-J9 为触发型开关74LS573 为 8D 锁存器74LS30 为 8 输入与非门74LS00 为 2 输入与非门74LS147 为 10-4 线的编码器CD4511 、74LS48 为七段译码器NE555 为脉冲信号发生器CD40192 为同步十进制计数器7 设 计 步 骤 及 各 功 能 电 路 调 试7.1 仿真首先是查资料设计出图 1-2-1 与 1-2-2 电路，然后用 Multisim 仿真。仿真的时候我是一级一级进展仿真，最终把每级都连进来再

19、仿真。仿真成功后我就去试验室在试验板上搭电路。在搭电路之前先测试各元器件及各规律门的规律功能。然后在试验板上搭接组装电路。搭接的原则跟仿真的一样，按模块调试。7.2 调试锁存器电路。图 1-10 锁存电路14假设不能锁存，或是锁存不了 1 和 7，则问题在锁存电路，应当从原理上进展分析。锁存电路的设计原理是：启用 CD4511 的锁存功能端 LE，高电平有效，即输入高电寻常执行锁存功能。锁存器应能锁定第一个抢答信号， 并拒绝后面抢答信号的干扰。如何设计呢，我们对09 十个数字的显示笔段进展分析，只有 0 数字的 d 笔段亮与 g 笔段灭，其它数字至少有一点不成立。由此可以区分 0 与其它数字。

20、我们将 LED 管的 a 笔段与 g 笔段的输入信号反响到锁存电路，通过锁存电路掌握锁存端 LE 输入为 0 或 1锁存与否。当 LED 显示器显示为 0 时，LE=0，CD4511 译码芯片不锁存；当LED 显示器显示其它数字时， LE=1，芯片锁存。这样只要显示器上显示为 0， CD4511 译码芯片才不锁定，显示其它数字均锁存。所以只要有选手按了按键，显示器上肯定是显示 18 的数字，LE=1 芯片锁存，之后任何其他选手再按下按键均不起作用。例如 J1键先按下，显示器上显示 1，LE=1 芯片锁存，其他选手再按 J J28，显示器上仍显示 1， J1按下之后的任一按键信号均不显示。直到主

21、持人按清零键 J0，显示器上又显示 0，LE=0，锁存功能解除，又开头一轮的抢答。假设全部的数字都不能锁存，说明不管 LED 显示什么数字，CD4511 管脚的 5 脚输入为低电平，可能是 5 脚与地短接或者是锁存电路的两个二极管 VD13 和 VD14 断开等故障；假设只有 1 和 7 两个数字不显示则可以分析一下其缘由：显示 1 和 7 数字时 g 段不亮，CD4511 的 g 输出端为低电平，VD14 截止，而 b 段亮 d 段不亮本应当三极管 VT 截止而使 VT13 导通，产生高电平锁存信号给 LE，现在不能锁存说明 VD13 截止，推断是三极管击穿损坏。7.3 调试编码与译码显示电

22、路显示器上不显示数字，我们从后级往前级进展测试，首先用 1.52V 的电压作用各个笔段,看对应各笔段是否亮,推断是否完好。假设完好则连续检测 CD4511 芯片是否完好。在CD4511 的 A、B、C、D 四个输入端随便输入一组二进制数码，看是否能显示数字。无显示的故障一般问题出在这两个 环节。假设显示器上显示的是不符合要求的数字，在设计原理正确的前提下， 首先通过测试推断CD4511 的输出ag 与LED 管的ag 笔段是否连接有错。其方法是 CD4511 的输出 ag 分别按规律输入凹凸电平，观看 LED 管是否15显示相应的数字。假设这个环节正常，则问题在二极管编码电路，再逐一进展检查。

23、7.4 调试掌握电路图 1-11 编码与译码显示电路在测试的过程中肯定要留意，凹凸电平的测试电压数值要针对不同的电路而选取不同的数值。比方，针对LED 管，高电平只能用1.52V,而在 CD4511 的输入端高电平要用到 8V 以上的电源电压。选高了，会烧管子；选低了，会看不到效果，甚至产生误推断。 进展整体电路调试，观看抢答器工作状况，并记录结果。7.5 秒脉冲由集成电路定时器 555 与 RC 组成的多谐振荡器，产生 1Hz 的脉冲信号。图 1-12 秒脉冲产生电路167.6 调时电路当要为选手给定答题时间时，可以通过调整十位和个位得到所要的时间。由于开关闭合和断开是能会产生抖动，为防止这

24、一状况的发生我们接入一个 RC 组成的防抖动电路来掌握。图 1-13调时电路8 心 得 体 会这次课程设计充分的把我所学的学问用到实践中，并且使我初步把握了电路设计的根本方法。我们要先设计总体框架，然后把框架进展分解、分析。我们只有把每个小模块都设计好了才能设计成大电路。在搭接电路时更应当如此，我们搭完每个小模块时就要开头对它进展调试，调试成功以后再把模块一个一个连接起来并且每接入一个模块就要进展调试。所以调试是一个很困难的阶段，我们必需做到细心、急躁、恒心；否则电路很难会成功。17此次课程设计我选择的课题是数字竞赛器，我之所以选这个课题是由于它比较有用，而且它要用到锁存器、优先编码器、译码器

25、、计数器、与非门、NE555 等芯片，芯片种类比较多，这可以让我更加深入的把握这些常用芯片。通过查资料我初步设计了两种方案：一个主要承受集成组合规律电路，方案二主要承受的是集成时序规律电路。具体方案如下：方案一：该方案核心元件是一个 8D 锁存器 74HC573 实现抢答与锁存功能。它的 8 个输入分别由限流电阻接到抢答按钮处由选手掌握。主持人掌握清零复位按钮。74HC573 的 8 个输入接到 8 输入与非门与非后的结果再与电阻 R9 与非后接到 74HC573 的所存允许掌握端 LE 端。如此一来，在主持人按下清零按钮后，只要有一个选手按下抢答按钮，则经过一系列与非 LE 就跳变高电平，使

26、得 74HC573 处于锁存状态。那么其他选手再按抢答按钮就无效了。同时 74HC573 的 8 个输出接到编码器的输入端，编码后再由译码器译码后由七段共阴数码管显示出来。为了使译码后数码管能显示数字， 该电路将译码器的 D 端输入接 74HC573 的锁存掌握输入端，数字被锁存时， 该端为低电平，数码管为正常显示数字；允许数据输入时，74HC573 的 11 脚为高电平，经过译码后数码管不显示。音频电路可以用二极管的开关特性来掌握。方案二：该电路承受的主要是一个 8D 触发器集成电路 74LS273，接通电源后，复位电路产生复位电压并加至 IC1 的 CR 端，使 IC1 清零复位。在未按动

27、抢答按钮 S1-S8 时 ,IC1 的八个输入端 (D1 D8 )和八个输出端 (Q1 Q8) 均为低电平，晶闸管 VT 处于截止状态，LED 数码显示器无显示，扬声器 BL 无声音。当按动抢答按钮 S1-S8 中某支开关时，与该开关相接的隔离二极管将导通，使 VT 导通，其阴极变为高电平；一方面通过 C2 触发音乐集成电路 IC3 , 使其工作，驱动扬声器 BL 发出“叮、咚 ” 声；另一方面使 IC1 的 CK 端由低电平变为高电平，使 IC1 内相应的触发器动作，相应的输出端输出高电平并被锁存。此高电平经 IC2 译码处理后，驱动 LED 数码显示器显示相应的数字( 假设按动按钮 S8，

28、则 IC1 的 D8 和 Q8 端均变为高电平，LED 数码显示器显示数字“8”) 。一旦电路被触发工作后，再按其他各抢答开关时，均元法使 IC1 的输出数据再发生转变， LED 数码显示器中显示的数字也不会变化，扬声器 BL 也不会发声，从而实现了优先抢答。只有在主持人按动一下复位按钮 SO 后，电路将自动复18位，LED 数码显示器上的数字消逝，才能进展下一轮抢答。由于第一种方案所用的芯片比较多，这也可以学习更多的学问，所以我选择了第一种方案。在调试的过程中我也碰了不少壁，我处处查资料、仿真、调试。始终重复这些事情。有时候我查了老半天才觉察就两条线接反了，不过在检查电路的过程中我无形中对电

29、路更加生疏，且对每个芯片的功能特性也更加娴熟。经过教师指导才觉察自己只考虑了理论的可行性，没有考虑实际中的干扰问题，其中最大的一个问题是组合规律电路和时序规律电路在实际应用中是不能线与等，否则会产生误信号，干扰电路运行。我把抢答器完成以后就开头做可调倒计时，这在竞赛过程中可以给选手设定答题时间。由于有了之前电子钟试验的铺垫，我们运用校正电路的思路，用去抖动开关实现计时电路的可调性。这次课程设计对我的设计、动手力量有了进一步的提升。虽然整个过才头都是涨涨的，但是最终我还是成功了。这次的喜悦也勾起我的兴趣， 以后没有课程设计我也会主动去做电路，为以后的设计奠基良好的根底。谢辞经过一个星期的努力，我

30、顺当把电路做出来了。虽然整个过程很困难， 从刚开头的激情到压抑再到苦痛，但是最终我得到的是喜悦。有时候理论 明明可以到了实际就是会出问题，但是我没有放弃。由于教师说过理论与 实践相差格外大，实际要考虑的问题远远比理论的多的多。所以我不断的 查资料、不断的调试；最终最终成功了。这让我深刻体会到有付出才有回 报过程是有些许曲折。感谢这次数字电子课程设计，让我所学的理论学问 不再只是纸上谈兵。我信任只要不放弃、勇于思考。设计师离我们不在遥 远。感谢教师的细心指导，也同样感谢其他各组同学的无私帮助！19参 考 文 献(一)(二)(三)(四)(五)数字电子技术根底第五版阎石主编，北京：高等教育出版社，2023 年常用电路模块分析与设计指导王松武等编著，清华大学出版社，2023 年数字电路设计与制作汤山俊夫，科学出版社，2023 年555 定时器原理及有用电路集锦杨兆选编著，天津大学出版社，1989 年型集成电路及其应用实例何希才，北京：科学出版社，2023 年20附录 A：21附录 B：22