2023年计算机组成原理习题.pdf

《2023年计算机组成原理习题.pdf》由会员分享，可在线阅读，更多相关《2023年计算机组成原理习题.pdf（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成原理习题库第一章计算机系统概论1.选择题1、电子计算机问世至今，新型机器不断推陈出新，不管怎么更新，仍然具有“存储程序”的特点，最早提出这种概念的是 B 。A.巴贝奇(C h a r l e s B a ba g e)B.冯 诺 依 曼(v o n Ne u m a n n)C.帕斯卡(B l a i s e Pa s c a l)D.贝 尔(B e l l)2、下了描述中 B 是对的的。A.控制器能理解、解释并执行所有的指令及存储结果B.一台计算机涉及输入、输出、控制、存储及算术逻辑运算五个部分C.所有的数据计算都在C PU的控制器完毕D.以上答案都对的3、电子计算机的运算/逻辑单

2、元、控制、单元及重要存储器合称为 C 。A.C PUB.A LUC.主机D.UP4、计算机系统中的存储系统是指 D。A.R A M存储器B.R O M存储器C.主存D.主存和辅存5、冯诺依曼机工作方式的基本特点是 B 。A.多指令流单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储前内容选择地址6、由0、1代码组成的语言，称为 C 。A.汇编语言B.人工语言C.机器语言D.高级语言7、下列语句中 C 是对的的。A.1 KB=1 0 24 X1 0 24 BB.1 KB=1 0 24 BC.1 MB=1 0 24 X1 0 24 BD.1 MB=1 0 24 B8、一片1 MB的磁盘能存储

3、 D 的数据。A.IO,字节B.IO 字节C.IO,字节D.22字节二、填空题1、计算机硬件涉及 运算器、控制器、存储器、输入设备和 输出设备。其中运算器、控制器和存储器组成主机,运算器和控制器可统称为C PUo简答：1.简述冯.诺依曼计算机的特点2.按照冯.诺依曼原理，现代计算机应具有哪些功能？答：按照冯.诺依曼原理，现代计算机应具有以下5个功能:输入输出功能：能把原始数据和解题环节及中间结果接受下来（输入），把计算结果与计算过程中出现的情况告诉（输出）给用户。记忆功能：应 能“记住”原始数据、解题环节及中间结果。计 算 功 能：应能进行一些最基本的运算。这些基本运算能组成人们所需要的复杂运

4、算。（4）判断功能：计算机在进行一步操作后，应能从预先无法拟定的几种方案中选择一种操作方案。自我控制功能：计算机应能保证程序执行的对的性和各部件间的协调性。第三章系统总线选择题1、计算机使用总线结构便于增减外设，同时 C 。A.减少了信息传输量B.提高了信息的传输速度C.减少了信息传输线的条数2、计算机使用总线结构的重要优点是便于实现积木化，缺陷是 C 。A.地址信息、数据信息和控制信息不能同时出现B.地址信息与数据信息不能同时出现C.两种信息源的代码在总线中不能同时传送1 6.计算机使用总线结构的重要优点是便于实现积木化，同时 oA减少了信息传输量B提高了信息传输的速度C减少了信息传输线的条

5、数D加重了 CPU的工作量3、在三种集中式总线控制中，C 方式响应时间最快。A.链式查询B.计数器定期查询C.独立请求4、三种集中式总线控制中，八 方式对电路故障最敏感。A.链式查询B.计数器定期查询C.独立请求5、连接计算机与计算机之间的总线属于 C 总线。A.片内B.系统C.通信6、在计数器定期查询方式下，若每次计数从上一次计数的终止点开始，则B oA.设备号小的优先级高B.每个设备使用总线的机会相等C.设备号大的优先级高7、在计数器定期查询方式下，若计数从0 开始，则 A oA.设备号小的优先级高B.每个设备使用总线的机会相等C.设备号大的优先级高8、在独立请求方式下，若有N个设备，则

6、B 。A.有一个总线请求信号和一个总线响应信号B.有 N 个总线请求信号和N个总线响应信号C.有一个总线请求信号和N个总线响应信号9、系统总线中的数据线、地址线和控制线是根据 C 来划分的。A.总线所处的位置B.总线的传输方向C.总线传输的内容1 0、在各种异步通信方式中，c 速度最快。A.全互锁B.半互锁C.不互锁1 1、在同步通信中，一个总线周期的传输过程是 CA.先传送数据，再传输地址B.先传送地址，再传输数据C.只传输数据1 2、总线复用方式可以 C 。A.提高总线的传输带宽B.增长总线的功能C.减少总线中信号线的数量1 3、总线的异步通信方式 A 。A.不采用时钟信号，只采用握手信号

7、B.既采用时钟信号，又采用握手信号C.既不采用时钟信号，又不采用握手信号1 4、总线的半步通信方式 B 。A.不采用时钟信号，只采用握手信号B.既采用时钟信号，又采用握手信号C.既不采用时钟信号，又不采用握手信号1 5.总线通信中的同步控制是BA.只适合于C P U 控制的方式B.由统一时序控制的方式C.只适合于外围设备控制的方式D.只适合于主存1 6.计算机使用总线结构的重要优点是便于实现积木化，同时A减少了信息传输量B提高了信息传输的速度C减少了信息传输线的条数D加重了 C P U的工作量二、填空题1 .系统总线是连接C P U、主存、1 0设备之间的信息传送线,按传输内容不同，又可分为地

8、址线、数据线和控制线，分别来传送地址、数据和控制信号。2 .一个总线传输周期涉及申请分派阶段、寻址阶段、传数阶段和结束阶段四个阶段。第四章存储器一、选择题1.一 个1 6 K x 3 2位的存储器，其地址线和数据线的总和是_BA.4 8B.4 6C.3 62.一 个5 1 2 K B位的存储器，其地址线和数据线的总和是C A.1 7B.1 9C.2 73.某 计算机字长是1 6位，他的存储容量是6 4 K B,按字编址，他的寻址范围是_C_A.6 4 kB.3 2 K BC.3 2 K4 .某计算机字长是1 6 位，他的存储容量是1 M B,按字编址，他的寻址范围是_A_A.5 1 2 KB.

9、IMC.5 1 2 K B5 .某计算机字长是3 2 位，他的存储容量是6 4 K B,按字编址，他的寻址范围是_ B A.1 6 K BB.1 6 KC.3 2 K6 .某计算机字长是3 2 位，他的存储容量是2 5 6 K B,按字编址，他的寻址范围是_ B A.1 2 8KB.6 4 KC.6 4 K B7 .若主存每个存储单元为1 6 位，则一B _A.其地址线为1 6 根B .其地址线与1 6 无关C .其地址线与1 6 有关8.交叉编址的存储器实质是一种一A _ 存储器，它能 执行 独立的读/写操作。A.模块式、并行、多个B.模块式、串行、多个C.整体式、并行、一个9 .一个四体并

10、行低位交叉存储器，每个模块的容量是6 4 K x 3 2 位，存储周期为2 0 0 n s,在下述说法中 B 是对的的。A.在200ns内，存储器能向CPU提供256位二进制信息B.在200ns内,存储器能向CPU提供128位二进制信息C.在50ns内，存储器能向CPU提供32位二进制信息1 0.在程序的执行过程中，Cache语主存的地址映射是由C。A.操作系统来管理的B.程序员调度的C.由硬件自动完毕的11.在下列因素中，与Cache的命中率无关的是 CA.Cache块的大小B.Cache的容量C.主存的存取时间12.常用的虚拟存储器寻址系统由 A 两级存储器组成.A.主存-一辅存B.cac

11、he 主存C.cache 辅存D.主存-硬盘二、填空题1.Cache、主存和辅存组成三级存储系统,分级的目的是提高速度、扩大容量。2.欲组成一个32Kx8的存储器，分别选用1KX4位、1 6 K x i位、2KX8位的三种不同规格的存储芯片时，各需64、16、16片3.欲组成一个64K xi6的存储器，分别选用32Kx8位、1 6 K x i位、1KX4位的三种不同规格的存储芯片时，各需4、64、256片4.用1KX1的存储芯片组成16Kx8位的存储器共需_128一片，若将这些芯片装在几块板上，设每块板的容量位4KX8位，则该存储器所需的地址码位数是 14，其中2位用于选板，_ 2 位用于选片

12、，-1 0 _位用于存储芯片的片内地址。5 .主存储器位1 M B 即等于 1 0 2 4 K B,又可表达为22 0.6 .主存和C a c h e 的地址映像方法很多，常用的有一直接映像、全相连映像、和组相连映像三种，在存储管理上常用的替换算法是先进先出和最近很少用法。7 .设有一个四体低位交叉的存储器，每个体的容量为2 5 6 K X 6 4 位，存取周期为 2 0 0 n s。则数据总线的宽度为6 4 位，若总线传送周期为5 0 n s。C P U 连续读4 个字所需要的时间是_ 3 5 0 n s8 .在 C a c h e 主存的地址映像中，全相连映射灵活性最强，全相连映射成本最高

13、。9 .在写操作时，对-C a c h e 语主存单元同时修改的方法称为写直达法，若每次之暂时写入C a c h e,直到替换时才写入主存的方法称为写回法。1 0 .一个n路组相连映像的C a c h e 中，共有M 块数据。当n=l 时，该 C a c h e 变为直接映像；当n=M 时，该C a c h e 变为全相连映像。1 1 .一个四路组相连的C a c h e 共有6 4 块，主存共有8 1 9 2 块，每块3 2 个字。则主存地址中的主存字块标记为9 位，组地址为4 位，字块内地址位5 位1 2 .0 1 0 1 按配奇原则写出其海明码0 1 0 0 1 0 1；三、问答题1.设

14、 C P U 共有1 6 根地址线，8 根数据线，并用M R E Q 作为访存控制信号（低电平有效），用 W R 作为读写控制信号（高电平为读，低电平为写）。现有R O M 芯片：2 K*8、8 K*8、3 2 K*8,4 K*8,R A M 芯片：1 K*4、2 K*8、8 K*8、1 6 K*8、4 K*4 及各种门电路，画出C P U 的连接图。规定如下：01.存储芯片的地址分派为：最小4 K地址空间为系统程序区；相邻的4 K地址空间为系统程序工作区；与系统程序工作区相邻的24 K为用户程序区。02.指出选用的存储芯片类型及数量。用4 K*8位 R0M 1 片，4 K*4 位 RA M

15、2片,8K*8 位 RA M 3 片03.具体画出片选逻辑。2.设某计算机采用直接映像的cach e,已知主存容量为4 M,cach e 容量为4 09 6B ,字块长度为8 个 字（3 2 位/字）01.画出主存与cach e 的地址字段分派情况图02.cach e 的初态为空，C PU 从主存中第09 9 号单元读出1 00个字，反复读 1 0次，问命中率多少？03.假如cach e 的存取时间是50n s,主存的存取时间是500n s,根据02题的命中率求平均存取时间。04.计算cach e-主存系统效率。主存字块标记C ach e 字块标记字块内地址1 0752）命中率（1 00*1

16、0-1 3）/1 00*1 0 *1 00%=9 8.7%3）平均访问时间 0.9 87*50n s+（1-0.9 87）*500n s=55.85n s4）C ach e 主存系统的效率（50n s/55.85n s）*1 00%=89.5%3 设 C PU 共有1 6根地址线，8 根数据线，并用M RE Q作为访存控制信号（低电平有效），用 W R 作为读写控制信号（高电平为读，低电平为写）。现 有 1 K*4 位RA M,4 K*8位 RA M,2K*8位 RO M 芯片以及74 1 38译码器和各种门电路，画出C PU 的连接图。规定如下：1：主存地址空间分派：A 000H A 7F

17、F H为系统程序区；A 8001 r A F F F H为用户程序区。1 片2K*8位 RO M,4片 1 K*4 位 RA M2：合理选用存储芯片。说明选择几片，并写出每片存储芯片的二进制地址范围 A 800H A B F F H；A C O O H A F F F H3：具体给出存储芯片的片选逻辑。4、设某微机的寻址范围为64 K,接有8 片 8K的存储芯片，存储芯片的片选信号为 C S,规定：01、具体画出片选逻辑02、写出每片RA M 的寻址范围03、假如运营时发现不管往那片RA M 存放8K数据，以4 000H为起始地址的存储芯片都有与之相同的数据，分析故障因素。04、若出现译码中的

18、地址线A 1 3与C PU 断线，并搭接在地电平上的故障，后果如何？5、设某微机的寻址范围为64 K,接有8 片 8K的存储芯片，存储芯片的片选信号为 C S,规定：01、具体画出片选逻辑02、写出每片RA M 的寻址范围03、假如运营时发现只有以0000H为起始地址的存储芯片不能读写，分析故障因素。04、假如发现只能对4片 RA M 进行读写，试分析故障因素。第五章、输入输出系统1.主机与设备传送数据时，采用 A，主机与设备是串行工作的。A.程序查询方式B.中断方式C.D M A 方式2.主机与1 0设备传送数据时，采用_ C,C PU 的效率最高A.程序查询方式B.中断方式C.D M A

19、方式3.中断向量地址是 CA.子程序的入口地址B.中断服务程序的入口地址C.中断服务程序入口地址的地址4.1 0编址方式通常可分为统一编址和不统一编址，B oA.统一编址就是将1 0地址看作是存储器地址的一部分，可用专门的1 0指令对设备进行访问。B.不统一编址是指1 0地址和存储器地址分开，所以对1 0访问必须有专门的1 0指令C.统一编址是指1 0地址和存储器地址是分开的，所以可用访存指令实现CP U对设备的访问5.1 0与主机互换信息的方式中，中断方式的特点是B _A.CP U与设备串行工作，传送与主程序串行工作。B.CP U与设备并行工作，传送与主程序串行工作。C.CP U与设备并行工

20、作，传送与主程序并行工作。6.1 0与主机互换信息的方式中，DM A方式的特点是CA.CP U与设备串行工作，传送与主程序串行工作。B.CP U与设备并行工作，传送与主程序串行工作。C.CP U与设备并行工作，传送与主程序并行工作。7.下面叙述中_B 是对的的A.总线一定要和接口相连B.接口一定要和总线相连C.通道可以代替接口8.下面叙述中C是对的的A.程序中断方式和DM A方式中实现数据传送都需中断请求B.程序中断方式中有中断请求，DM A方式中没有中断请求C.程序中断方式和DM A方式都有中断请求，但目的不同。9.1 0的编址方式采用统一编址时，存储单元与1 0设备是靠B _来区分的。A.

21、不同的地址线B.不同的地址码C.不同的控制线1 0.1 0采用统一编址时，进行输入输出操作的指令是_B A.控制指令B.访存指令C.输入输出指令1 1.1 0采用不统一编址时，进行输入输出操作的指令是CA.控制指令B.访存指令C.输入输出指令1 2 .以下B是错误的。A.中断服务程序可以是操作系统模块B.中断向量就是中断服务程序的入口地址C.中断向量可以提高辨认中断源的速度D.软件查询法和硬件法都能找到中断服务程序的入口进址.1 3 .中断服务程序的最后一条指令是CA.转移指令B.出栈指令C.中断返回指令1 4.DM A方式的接口电路中有程序中断部件，其作用是 CA.实现数据传送B.向CP U

22、提出总线使用权C.向CP U提出传输结束1 5.DM A访问主存时，让CP U处在等待状态，等DM A的一批数据访问结束后，CP U再恢复工作，这种情况称为 A_A.停止CP U访问主存B.周期挪用C.DM A与CP U交替访问D.DM A1 6.DM A访问主存时，向CP U发送请求，获得总线使用权后再进行访存，这种情况称为 B _A.停止CP U访问主存B.周期挪用C.DM A与CP U交替访问1 7.以下叙述是错误的A A.一个更高级的中断请求一定可以中断另一个中断解决程序的执行B.DM A和CP U必须分时使用总线C.DM A的数据传送不需CP U控制D.1.I/O与主机互换信息的方式

23、中，程序查询方式和程序中断方式都通过程序实现数据传送，其中程序查询方式体现CP U与设备是串行工作的。问答：1.浮点数的表达范围.2.I/O与主机信息互换的方式有哪些？3.在I/O设备的中断解决过程中，一次程序中断的全过程大体分为哪几个阶段？第六章、计算机的运算方法一、选择题1 .下列数中最小的数为AA.1 0 1 0 0 1 BB.52 0C.2 BH2 .下列数中最大的数为BA.1 0 0 1 0 1 0 1 BB.2 2 70C.9 6H3 .设寄存器位数为8位，机器数采用补码形式（含一位符号位）。相应十进制数-2 7,寄存器的内容为CA.2 7HB.9 BHC.E 5H4.对真值0表达

24、形式唯一的机器数是BA.原码B.补码和移码C.反码D.以上都不对5.在小数定点机中，下述说法对的的是AA.只有补码能表达-1B.只有原码不能表达TC.三种机器数都不能表达T6.某机字长8位，采用补码形式（含一位符号位）则机器数所能表达的范围是CA.-127127B.-128+128C.T28+1277.当X反=1.1111时，相应的真值是AA.-0B.-16C.-168.设X为整数，Xg=l,1 1 1 1,相应的真值是CA.-15B.-1C.-09.若要表达0999中的任意一个十进制数，最少需要C位二进制数A.6B.8C.1010.下列说法有误差的是DA.任何二进制整数都可用十进制表达B.任

25、何二进制小数都可用十进制表达C.任何十进制整数都可用二进制表达D.任何十进制小数都可用二进制表达1 1 .补码1 0 1 1 0 1 1 0代表的是十进制负数AA.-7 4B.-5 4C.-6 8D.-4 81 2 .补码加减法是指CA.操作数用补码表达，两数相加减，符号位单独解决，减法用加法代替B.操作数用补码表达，符号位和数值位一起参与运算，结果的符号语加减相同。C.操作数用补码表达，连同符号位直接相加减，减某数用加其负数的补码代替，结果的符号在运算中形成D.操作数用补码表达，由数符决定两数的操作，符号位单独解决。1 3 .两补码相加，采用1位符号位，则当D时，表达结果溢出。A.最高位有进

26、位B.最高位进位和次高位进位异或结果为0C.最高位为1D.最高位进位和次高位进位异或结果为11 4 .在浮点机中，判断补码规格化形式的原则是CA.尾数第一位为1,数符任意B.尾数的符号位与第一数位相同C.尾数的符号位与第一数位不同D.阶符与数符不同。1 5 .设机器数字长8位（含2位符号位），若机器数D AH为补码，则算术左移一位、算术右移一位得分别AA.B4 H ED HB.F4 H 6 D HC.B5 H ED HD.B4 H 6 D H1 6 .芯片7 4 1 8 1可完毕DA.1 6种算术运算B.1 6种逻辑运算C.8种算术运算和8种逻辑运算D.1 6种算术运算和1 6种逻辑运算1 7

27、 .加法器采用先行进位的目的是CA.优化加法器的结构B.节省器材C.加速传递进位信号D.增强加法器结构1 8.在原码除法中，根据A上商1A.余数为正B.余数为负1 9 .浮点数的表达范围和精度取决于CA.阶码的位数和尾数的机器数形式B.阶码的机器数形式和尾数的位数C.阶码的位数和尾数的位数D.阶码的机器数形式和尾数的机器数形式2 0 .零的机器数的表达形式（涉及原码、补码、移码）2 1、设浮点数阶码8 位（含 1 位阶符），尾数为2 4 位（含 1 位数符），则 3 2 位二进制补码浮点规格化数相应的十进制真值范围是：最大正数为21 2 7（1-2 2 3）,最小正数为2 吗 最 大 负 数

28、为 2 您（-2|2 一2 3）,最小负数为-2 1 2 7。第七章、指令系统1 .指令系统中采用不同的寻址方式的目的只要是BA.可减少指令译码难度B.缩短指令字长，扩大寻址空间，提高编程灵活性C.实现程序控制2 .二进制指令中，操作数的物理地址位置可安排在BCA.两个主存单元B.两个寄存器C.一个主存单元一个寄存器D.栈顶和次栈顶3.操作数在寄存器中的寻址方式称为B 寻址A.直接B.寄存器直接C.寄存器间接4 .寄存器间接寻址方式中，操作数在C中A.通用寄存器B.堆栈C.主存单元5 .变址寻址方式中，操作数的有效地址是CA.基址寄存器内容加上形式地址（位移量）B.程序计数器内容加上形式地址（

29、位移量）C.变址寄存器内容加上形式地址（位移量）6 .基址寻址方式中，操作数的有效地址是AA.基址寄存器内容加上形式地址（位移量）B.程序计数器内容加上形式地址（位移量）C.变址寄存器内容加上形式地址（位移量）7 .采用基址寻址可扩大寻址范围，且BA.基址寄存器的内容由用户拟定，在程序执行的过程中不可变B.基址寄存器的内容由操作系统拟定，在程序执行的过程中不可变C.基址寄存器的内容由操作系统拟定，在程序执行的过程中可变8 .采用基址寻址可扩大寻址范围，且CA.变址寄存器的内容由用户拟定，在程序执行的过程中不可变B.变址寄存器的内容由操作系统拟定，在程序执行的过程中可变C.变址寄存器的内容由用户

30、拟定，在程序执行的过程中可变9.变址寻址和基址寻址的有效地址形成方式类似但是CA.变址寄存器的内容在执行过程中是不可变的。B.在程序执行过程中，变址寄存器、基址寄存器的内容都是可变的C.在程序执行过程中，基址寄存器的内容不可变，变址寄存器的内容可变1 0 .堆栈寻址方式中，设 A 为累加器，S P 为堆栈指示器，Ms p 为 S P 指示的栈顶单元，假如是进栈的动作顺序市(A)9 Ms p,(S P)T f S P,那么出栈的动作顺序应为BA.(M s p)-A,(SP)+l f SPB.(SP)+1 9SP,(M s p)f AC.(SP)-1 1 SP,(M s p)-A1 1 .设相对寻

31、址的转移指令占两个字节，第一个字节是操作码，第二个字节市相对位移量(补码表达)，若 C P U 每当从存储器取出一个字节时，即自动完毕(P C)+1 9P C,设当前P C 的内容为2 0 2 3 H,规定转移到2 0 2 3 H 地址，则该转移指令第二个字节的内容应为BA.0 8 HB.0 6 HC.0 A H1 2 .直接、间接、立即三种寻址方式指令的执行速度，有快至慢的排序是CA.直接、立即、间接B.直接、间接、立即C.立即、直接、间接1 3.下列说法中对的的是CA.加法指令的执行周期一定要访存B.加法指令的执行周期一定不访存C.指令的地址码给出存储器地址的加法指令,在执行周期一定访存D

32、.指令的地址码给出存储器地址的加法指令,在执行周期不一定访存1 4.以下叙述中_B_是错误的。A.取指令操作是控制器固有的功能，不需要在操作码控制下完毕；B.所有指令的取指令操作都是相同的；C.在指令长度相同的情况下，所有指令的取指操作都是相同的；D.一条指令包含取指、分析、执行三个阶段。第八章、C P U 的结构和功能1.C P U 是指BA.控制器B.运算器和控制器C.运算器、控制器和主存2.控制器的所有功能是CA.产生时序信号B.从主存中取出指令并完毕指令操作码译码C.从主存取出指令、分析指令并产生有关的操作控制信号3 .中断标志触发器用于BA.向C P U 发送中断请求B.指示C P

33、U 是否进入中断周期C.开放或关闭中断系统4 .允许中断触发器用于CA.向C P U 发送中断请求B.指示有中断正在进行C.开放或关闭中断系统5 .在中断周期中,将允许中断触发器置 0”的操作由A完毕.A.硬件B.关中断指令C.开中断指令D.软件6 .程序计数器P C 属于BA.运算器B.控制器C.存储器7 .运算器中不包含DA.状态寄存器B.数据总线C.A LUD.地址寄存器8 .中断周期前和中断周期后分别是BC.取指周期，执行周期D.执行周期，取指周期E.间指周期，执行周期9.在C P U 的寄存器中，B 对用户是完全透明的F.程序计数器G.指令寄存器C.状态寄存器1 0 .c p u响应

34、中断的时间是CA.中断源提出请求B.取指周期结束C.执行周期结束D.间址周期结束1 1.响应中断请求的条件是BA.外设提出中断B.外设工作完毕和系统允许时。C.外设工作完毕和中断标记触发器为“1”时D.C P U 提出中断1 2.计算机操作的最小单位时间是AA.时钟周期B.指令周期C.C P U 周期D.中断周期1 3.用以指定待执行指令所在地址的是_C_。A.指令寄存器；B.数据计数器；C.程序计数器；D.累加器。第十章1.垂直型微指令的特点是_ C _。A.微指令格式垂直表达；B.控制信号通过编码产生；C.采用微操作码；D.采用微指令码。2.下列叙述中_ A _ 是错误的。A.采用微程序控

35、制器的解决器称为微解决器；B.在微指令编码中，编码效率最低的是直接编码方式；C.在各种微地址形成方式中，增量计数器法需要的顺序控制字段较短;D.C M A R 是控制器中存储地址寄存器。3.水平型微指令的特点是AA.一次可以完毕多个操作B.微指令的操作控制字段不进行编码C.微指令的格式简短4.微指令操作控制字段的每一位代表一个控制信号,这种微程序的控制（编码）方式是 BA.字段直接编码 B.直接编码 C.混合编码填空题：1、CPU中保存当前正在执行的指令的寄存器为 指令寄存器IR,保存下一条指令地址的 寄 存 器 为 程序计数器PC。问答题：（书上例题）1、1、某机的微指令格式中，共有8 个控

36、制字段，每个字段可分别激活5、8、3、1 6、1、7、2 5、4种控制信号。分别采用直接编码和字段直接编码方式设计微指令的操作控制字段，并说明两种方式的操作控制字段各取几位。2、某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令的下地址字段给出。已知机器共有2 8 个微命令、6 个互斥的可鉴定的外部条件，控制存储器的容量为5 1 2*4 0 位。试设计其微指令格式，并说明理由。3、某机共有5 2 个微操作控制信号，构成5 个相斥类的微命令组，各组分别包含5、8、2、1 5、2 2 个微命令。已知可鉴定的外部条件有两个，微指令字长2 8 位。（1）按水平微指令格式设计微指令，规定微指令的下地址字段直接给出后续微指令地址。（2）指出控制存储器的容量。