计算机组成原理与系统结构实验指导书.pdf

《计算机组成原理与系统结构实验指导书.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理与系统结构实验指导书.pdf（112页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、目录实验一 系统认识实验.3-实验二 并行加法器设计实验.10-实验三 阵列乘法器设计实验.15-实验四 算术逻辑运算实验.17-实验五 进位控制实验.22-实验六 移位运算实验.25-实验七 静态随机存储器实验.28-实验八 FIFO先进先出存储器实验.32-实验九 微程序控制器实验.35-实验十 硬布线控制器实验.44-实验H-一 总线基本实验.47-实验十二 总线控制实验.50-实验十三 基本模型机设计实验.52-实验十四 复杂模型机设计实验.58-实验十五 用C P LD实现模型计算机的设计实验.67-实验十六 具有中断处理功能的模型机设计实验.69-实验十七 扩 展82 55并行口实

2、验.80-实验十八 扩 展82 53定时器/计数器实验.86-实验十九 基 于R IS C处理器构成模型计算机实验.89-实验二十 基于重叠技术构成的模型计算机实验.97-实验二十一 基于流水技术构成模型计算机的实验.106-实验系统认识实验一、实验目的1 .搭建并操作一个最基本的模型计算机。2.建立对计算机组成及其原理的基本认识。二、实验设备1.TDN-CM+或 TDN-CM+教学实验系统一套。2.P C 微机一台。三、实验原理1.一台简单模型计算机的结构为了更好地理解计算机的各组成部件是如何相互配合进行工作的,我们将设计一个最基本的模型计算机。根据前面小节的知识，我们将算术逻辑运算器、控制

3、器、寄存器、内部总线等部件搭接起来构成一个C P U,然后再加上存储器、输入设备、输出设备即构成一台完整的模型计算机。其逻辑框图见图14-1。图 1.4-1 模型机逻辑框图其 中 A L U 为运算器、DR1、D R 2为工作暂存器、R 0 为通用寄存器、A R 为地址寄存器、P C 为程序计数器、I R 为指令寄存器、TIM E为时序发生器、M EM 为程序存储器、INPUT为输入设备、OUTPUT为输出设备、M C 为微程序控制器。2.模型计算机的程序本系统设计了四条指令，构成了此模型计算机的指令系统，即：助记符IN机器指令码 说 明0000 0000 INPUT ROADD addr00

4、01 0000 X X X X X X X X R0+addr ROOUT0010 0000 R0 LEDJMP addr0011 0000 X X X X X X X X addr-PC应用该指令系统可以编写一段反映计算机操作的指令序列，它们就构成了所谓的计算机程序，并将其以二进制存放在主存储器的连续的单元中。计算机通过连续运行该段程序，就可以解决各种复杂的计算或是控制问题。3.微程序 Microprogram为实现以上计算机程序的操作，控制器对应于每一条机器指令都需要进行一系列的微操作来完成该机器指令的操作。一个微操作则对应一条微指令。如果控制器采用最普遍使用的微程序控制器，则一条机器指令

5、的操作就需要一系列微指令来完成。它们构成计算机的微程序并且是以二进制数的形式存放在控制存储器的存储单元中。与以上机器指令对应的微操作内容如表1.4-1所示。表1.4-1机器指令对应的微操作机器指令助记符微操作说明IN R0 PC9AR,PC+1TPC预备取指 RAMTBUS,BUS-IR取指 INPUTRO向R0中输入一个数ADD X,R0 PC今AR,PC+1-PC预备取指 RAM今BUS,BUS今IR取指 PCf AR,PC+1-PC预备取数据 R A M I BUS,BUS 今 DR2取数据送入DR2 R09 DR 1将 R0中的数送入DR1|DR1+|DR2 R0两数相加，结果送入R0

6、OUT R0 P C fA R,PC+1-PC预备取指 RAMf BUS,BUSTIR取指 R0 OUTPUT将结果输出显示JMP 00 PCT AR,PC+1-PC预备取指 RAM玲BUS,BUS今IR取指 PCTAR,PC+1-PC预备取数据 RAM1BUS,BUS-PC取数据送入PC四、实验步骤1.构造一台模型计算机首先，参 照 图 1.4-2,在教学实验系统中使用连接导线（排线）将模型计算机的各个部件连接在一起，构成一台完整的模型计算机。连接图中凡是标有小圆圈的连线都是需要连接导线的，而未标小圆圈的连线是系统已经连接好的。连接完成后，请仔细检查，以保证连接的正确性。2.我们来编写一段简

7、单程序操作的例子来说明计算机工作的过程。这个程序要执行的功能是：1）由输入设备向C P U的通用寄存器R O中输入一个数。2）将输入的数值与程序中的一个立即数相加。3）将运算结果输出到输出设备上进行显示。4）跳转返回到执行第一条指令的状态和位置。完成以上指令操作的程序内容如表1.4-2所示。表1.4-2计算机操作程序地址指令码指令助记符说明0000000000IN R0INPUT f R0010200010000XADD X,R0R0+X-R0X为立即操作数，存放在02单元中0300100000OUT ROR0 6 OUTPUT04050011000000000000JX1P00OOfPC3.

8、模型机操作前的准备工作使用通讯电缆将实验系统的串行接口与P C微机的串行接口相连接，并将实验系统的电源线接到电源插座中。然后启动P C微机，进 入W indows系统，安装本设备提供的应用软件CMPP（安装方法及软件使用可见用户手册）。图 1.4-2 系统认识实险接线图4.模型计算机的运行操作1）打开实验系统的电源开关，点击图标C M PP,运行软件。若联机正常后，将显示如图 1.4-3所示界面。欢迎使用唐都仪器TDR-CM”-CMPFl J :；JBII3E3万 文 件 9.查看9端口9转 储 运 行翊测 试 窗 口 置）和助皿.&X口东 S 3 IS 昌回国口（3（3 ,第；E J 口 f

9、；IS II，X X X X X X X 微指令代码-十六进制地址4）装载完成后，选 择 运 行】-【通路图】-【复杂模型机】”可打开一个对应的数据通路图，如 图 1.4-4所示：5）在执行指令之前，要将实验系统右下角的C L R 清零开关向上拨到0 位 再 拨 回 1位，以将程序计数器和微地址寄存器清为零，使得程序可从零地址开始运行。选 择“【运行】一【单步微指令T 功能，每按动一次，系统运行一条微指令并在界面中显示动态数据流及微地址等的变化，仔细观察运行过程，则可了解并掌握计算机的工作过程。6）每按动一次 运 行】一【单步机器指令】，则单步执行 条机器指令。一条机器指令对应一段微程序，每执

10、行一条微指令时、计算机同时显示数据流，执行完这条机器指令对应的所有微指令后则自动停止。此时可以再继续单步执行下一条机器指令。当模型计算机执行完一条指令后，PC微机则根据指令的执行过程，在屏幕上显示出其数据流，图中各部件的有效控制信号则用高亮显示，并将下一条微指令代码显示在下方。这样就可以形象地看到一条指令的执行过程。“【运行】一【单步微指令】”的功能是单步执行一条微指令，同时显示其数据流。“【运行】一【连续运行r,则连续运行全部程序，同时连续显示整个数据流。当按动“【运行】一【停止】”时才会停止执行，但不是立即停止，只有当一条机器指令运行完后才会停止。欢迎使用唐都仪器TDN C+复杂模型机数据

11、通路图】,口:二 文件 编辑 查看W 端口 转 储 运 行 波形 谢试Q）S O 帮助.B X：o sH|x i f e e 回国口四回国 很我 X靠压冈24 23 22 21 20 1 9 18 17 16 15 1 4 1 3Adtir|s 3|s 2|s i|s o|M|c n|WE|AS|AB|A001000o o o I o I o i o o i i：1 I 1 I o如需帮助，请按F l键数字图 1.4-47）单步执行机器指令，并 对 照 表 1 4 2,观察对应一条机器指令的一一系列微操作的运行过程。思考问题1）单步执行微指令，观察应用软件的数据通路图中各部件的有效控制信号（高

12、亮显示）,思考这些控制信号的作用。并 对 照 图 1-2,找到这些控制信号的来源，并思考它们是如何产生的，它们与微代码的关系。思考微程序控制器在整个模型计算机运行中的作用。2）单步执行指令A D D X.RO,观察微操作 D R1 +D R2 RO执行时，运 算 器 AL U的有效控制信号S0-S3,M、CN,思考它们对运算器算术逻辑操作的作用。实验二并行加法器设计实验一、实验目的1.掌握并行加法器的原理及其设计方法。2.熟悉CPLD应用设计及ED A 软件的使用。二、实验设备1.TDN-CM+或 TDN-CM+教学实验系统套。2.P C 微机一台。三、实验原理本节实验使用大规模可编程逻辑器件

13、CPLD 来设计实现一个4 位的并行进位加法器。传统的数字系统设计只能是通过设计电路板来实现系统功能，而采用可编程逻辑器件，则可以通过设计芯片来实现系统功能。从而有效地增强了设计的灵活性，提高了工作效率。并能够缩小系统体积，降低能耗，提高系统的性能和可靠性。实验系统中采用的器件是Lattice公 司 的 ispLSI 1032芯片，isp 是指芯片具有“在系统可编程功能”，这种功能可随时对系统进行逻辑重构和修改，而且只需要一条简单的编程电缆和一台P C 计算机就可以完成器件的编程。ispLSI 1032芯片的等效逻辑门为6000门，具 有 128个宏单元，192个触发器和64个锁存器，其 共

14、有 8 4 个引脚，其 中 6 4 个 为 I/O 引脚。ispLSI 1032芯片的结构图如图2.1-3所示。Output Routing Pool-8Xe oUMOXgooou-pu-RouungPoo一Gloab Routing Pool(GRP)|BO|Bl|B2|B3|B4|B5|B6|B7|Output Routing PoolCLK图2.2-1 1032芯片结构图对该器件的逻辑系统设计是通过使用硬件描述语言或原理图输入来实现的，硬件描述语言 有 ABEL、VHDL等多种语言，本节实验是使用原理图输入来进行编程的。下面是一个用原理图输入设计一个四位并行加法器加法器的例子。该加法器采

15、用并行进位，有两组四位加数A3AO、B 3-B 0 输入，四位本地和F 3-F 0 输出，个低位进位CO输入及一个本地进位C Y 输出。系统采用ispDesignEXPERT软件来对可编程逻辑器件ispLSI1032进行编程设计实验。ispDesignEXPERT可采用原理图或硬件描述语言或这两种方法的混合输入共三种方式来进行设计输入，并能对所设计的数字电子系统进行功能仿真和时序仿真。其编译器是此软件的核心，它能进行逻辑优化，并将逻辑映射到器件中去，自动完成布局与布线并生成编程所需要的熔丝图文件。该软件支持所有Lattice公 司 的 ispLSI器件。四、实验步骤1.安装ED A 软件打开计

16、算机电源，进 入 Windows系统，安装上述ispDesignEXPERT软件。安装完成后，桌面和开始菜单中则建有ispDesignEXPERT软件图标。2.建立新项目用鼠标双击该软件图标，则出现其操作界面ispDesignEXPERT Project Navigator在界面左上角F ile菜单中点New Project 或点击左上角“新建”图标，则出现界面Create New Project,在其中 Project 栏中输入 ALU I.syn,在 Project type 栏中选Schematic/ABEL,并点保存，则 在 Sources in Project栏中建立了新的项目。双击

17、第一行Untitled对该项目命名，在名称栏中填入ALU_EX并 点 0K。双击第二行选择器件。根据实验系统中所使用的器件型号，例 如 对 ispLSI1032-70LJ这 一 器件,在 Family 栏中选 ispLSI IK D evice,在 Device 栏中选 ispLSI 1032,在 SpeedGrade栏中选70,在 Package栏 中 选 84PLCC，点 OK,再 用 Y e s 确定，则选定器件为 ispLSI 1032-70U84o3.输入编辑原理图单击界面左下角的按钮New.,则出现界面New Source：(Schematic/ABEL),避中选择Schemati

18、c,并点击按钮O K,则出现原理图编辑界面Schematic ed it,输入模块名称A LU 并 点 O K,则就可在原理图编辑界面中输入电路原理图了。输入逻辑图完成后，将其存盘并退出编辑界面。输入设计加法器原理图如图2.2-2。图2.2-2并行进位加法器逻辑原理图4.对源程序进行编译在左方 Sources in Project 栏中选中第二行 ispLSI 1032-70LJ84,在右方 Processes forCurrent Source栏中双击第七行JEDEC File,则开始编译。如果编译正确，则生成可下载的文件JEDEC File,即使出现警告提示，也表明成功生成了可下载文件。如

19、果提示错误，则需修改程序，然后重新编译。5.连接下载电缆在 打 开 P C 计算机和实验系统的电源之前，将下教电缆的一端与P C 计算机的打印机相连接，另一端与实验系统中的ispLSI 1032器件编程接口相连。6.将 JEDEC文件下载到ispLSI1032首先打开实验系统的电源。在以上界面菜单Tools中 点 击 ispD CD,则进入文件下载界面。在下载界面中，点击菜单Configuration中 的 Scan Board项 或 SC A N 图标，则出现扫描界面，其下方的信息显示已检测到IS P 芯片电路。然后点按钮BROWSE,在其中选择要下载的文件 ALU.JED。并在 Comma

20、nd 菜单中，点 Run Operation in Sequential Mode 项或 Run Operation图标，则进入文件下载过程。在进行下载时，实验系统下载电路的指示灯闪烁。下载完成后，界面下方显示下载过程是否正确的有关信息。7.连接实验电路按 图 2.2-3连接实验电路，其 中 ispLSI1032的输入输出引脚已在程序中定义。图 2.2-3 并行加法器实验接线图8.验证所设计器件的逻辑功能本实验所设计的是一个4 位并行进位加法器，实验中用INPUTDEVICE单元的高4 位为 B3B 0,低 4 位为A3A 0,以总线单元的低4 位 B3B 0 发光二极管来显示运算结果。B7位

21、来显示进位输出。而低位进位输入由一个开关AR来给出。使 SWITCH UNIT单元中的开关SW-BT）（打开数据输出三态门）,拨动INPUT DEVICE单元的输入开关置A 和 B 的值，然后从总线单元的显示灯来观察运算结果。9.以上所设计的并行加法器在应用ispDesignEXPERT软件时是以原理图输入形式来编程的，目的是为了让学生能更好的理解并行进位加法器的实现原理。为了学生学习以硬件描述语言来进行编程，描写器件功能，下 面 用 ABEL语言编程来实现上述加法器，步骤如下：建 立 新 工 程打 开 ispDesignEXPERT软件，建立一个新的目录来创建一个新的工程文件。在界面左上 角

22、 F ile菜单中点New Project.或点击左上角 新建”图标，则出现界面Create NewProject,在其中 Project 栏中输入 ALU2.syn,在 Project type 栏中选 Schematic/ABEL,井点保存，则 Sources in Project栏中建立了新的项目。器件型号还是选ispLSI 1032-70U841.编 辑 源 程 序单击界面左下角的按钮New.,则出现界面New Source：(Schematic/ABEL),褪中 选 择 ABEL-HDL Module，点击按钮O K,则出new ABLE-HDL source窗口，输入模块名称和文件

23、名并点O K,就可在出现的源程序编辑界面中输入源程序了。输入完成后，将其存盘并退出编辑界面。上述并行加法器设计用MODULE aluTITLE 4 bit adder1InputsA4,A3,A2,A1B4,B3,B2,B1COOutputsF4,F3,F2,F1CY”VARA=O,A4,A3,A2,A1;B=0,B4,B3,B2,BU；C=0,0,0,0,C0;F=CY,F4,F3,F2,F1;ABEL语言来描述程序如下:PIN 38,39,40,41;PIN 34,35,36,37;PIN 52;PIN 6,5,4,3;PIN 10;EQUATIONSF=A+B+C;DE N对源程序进行编

24、译将生成的JE D 文件下载至1032芯片中。实验连线及实验操作步骤同上。实验三 阵列乘法器设计实验一、实验目的1.掌握乘法器的原理及其设计方法。2.熟练应用CPLD设 计 及 ED A 操作软件。二、实验设备1.TDN-CM+或 TDN-CM+教学实验系统一套。2.P C 微机一台。三、实验原理本实验用CPLD来设计一个4 X 4 位乘法器，相对于画电路图输入，用 ABEL语言描述是比较方便的。其算式如下（其中括号中的数字表示在ABEL源程序描述中的功能块调用编号）：a3 a2 al aOx b3 b2 bl bOa3b0(10)a2b0(6)albO(3)aObO(l)a3bl(13)a2

25、bl(9)albl(5)a0bl(2)a3b2(15)a2b2(12)al b2(8)a0b2(4)+a3b3(16)a2b3(14)alb3(ll)aOb3(7)p7 p6 p5 p4 p3 p2 pl pO四、实验步骤1.根据上述乘法的逻辑原理用ABEL语言编写功能描述程序。其 在 1032芯片中对应的管脚如图2.4-1：P7P6 P5 P4P3 P2Pl PO45464748 495051 52CPLD10323435363738394041A3A2A1A0B3B2B1B0图 2.4-1 实验中乘法器对应的1032的引脚2.编辑、编译和下载使 用 ispDesignEXPERT软件编辑源

26、程序并进行编译，然后打开实验系统电源，将生成的 JEDEC文件下载到ispLSI1032中去。3 .连接实验电路按 图 2.4-2连接实验电路。4.给定操作数，观察乘法器输出将 SWITCH UNIT 单元中的SW-B、A R 开关置为低电平状态。在 INPUT DEVICE单元中的8 个开关的高4 位为乘数A，低四位为被乘数B，而相乘的结果将在OUTPUTDEVICE单元中的数码管中以十六进制形式显示。给 A 利 B 置不同的数，观察相乘的结果。图 2.4-2 阵列乘法器接线图实验四算术逻辑运算实验一、实验目的1.了解运算器的组成结构。2.掌握运算器的工作原理。3.学习运算器的设计方法。4

27、.掌握简单运算器的数据传送通路。5.验证运算功能发生器74LS181的组合功能。二、实验设备TDN-CM+或 TDN-CM+教学实验系统一套。三、实验原理实验中所用的运算器数据通路图如图2.6-1,图中所示的是由两片74LS181芯片以并/串形式构成的8 位字长的运算器。右方为低4 位运算芯片，左方为高4 位运算芯片。低位芯片的进位输出端C n+4与高位芯片的进位输入端C n 相连，使 低 4位运算产生的进位送进高4 位运算中。低位芯片的进位输入端C n 可与外来进位相连，高位芯片的进位输出引至外部。两个芯片的控制端S 0-S 3 和 M 各自相连，其控制电平按表2.6-1。为进行双操作数运算

28、，运算器的两个数据输入端分别由两个数据暂存器DR1、DR2（用锁存器74LS273实现）来锁存数据。要将内总线上.的数据锁存到D R 1或 D R 2中，则锁存器74LS273的控制端LDDR1或 LDDR2须为高电平。当 T 4 脉冲来到的时候，总线上的数据就被锁存进D R 1或 D R 2中了。为控制运算器向内总线上输出运算结果，在其输出端连接了一个三态门（用 74LS245实现）。若要将运算结果输出到总线上，则要将三态门74LS245的控制端ALU-B置低电平。否则输出高阻态。图2.6-1运算器通路图数据输入单元（实验板上印有INPUT DEVICE）用以给出参与运算的数据。其中，输入开

29、关经过一个三态门（74LS245）和内总线相连，该三态门的控制信号为SW-B,取低电平时，开关上的数据则通过三态门而送入内总线中。总线数据显示灯（在 BUS UN IT单元中）已与内总线相连，用来显示内总线上的数据。控制信号中除T 4 为脉冲信号，其它均为电平信号。由于实验电路中的时序信号均已连至“W/RUNIT”单元中的相应时序信号引出端，因此，需要将“W/R UNIT”单元中的T 4 接 至*STATE UNIT”单元中的微动开关K K 2的输出端。在进行实验时，按动微动开关，即可获得实验所需的单脉冲。S3、S2、S l、SO、Cn、M、LDDR1、LDDR2、ALU-B、SW-B 各电平

30、控制信号则使用*（SWITCH UNIT”单元中的二进制数据开关来模拟，其 中 Cn、ALU-B,SW-B为低电平有效，LDDR1、LDDR2为高电平有效。对于单总线数据通路，作实验时就要分时控制总线，即 当 向 DR1、D R 2工作暂存器打入数据时，数据开关三态门打开，这时应保证运算器输出三态门关闭；同样，当运算器输出结果至总线时也应保证数据输入三态门是在关闭状态。四、实验步骤1.按 图 2.6-2连接实验电路并检查无误。图中将用户需要连接的信号线用小圆圈标明（其它实验相同，不再说明）。2.开电源开关。3 .用输入开关向暂存器DR1置数。拨动输入开关形成二进制数0 1 1 0 0 1 0

31、1 （或其它数值）。（数据显示灯亮为0,灭 为 1）。使 S W I T C H U N I T 单 元 中 的 开 关 S W-B=0 （打开数据输入三态门）、A L U-B=1（关闭 A L U 输出三态门）、L D D R 1=1 L D D R 2=0.按动微动开关KK2，则将二进制数0 1 1 0 0 1 0 1 置 入 DR1中。4 .用输入开关向暂存器DR2置数。拨动输入开关形成二进制数1 0 1 0 0 1 1 1 （或其它数值）。S W-B=0、A L U-B=1 保持不变，改变 L D D R 1 ,L D D R 2 ,使 L D D R 1=O、L D D R 2=1。

32、按动微动开关K K 2 ,则将二进制数1 0 1 0 0 1 1 1 置 入 DR2中。5 .检验DR1和 DR2中存的数是否正确。关闭数据输入三态门（S W-B=1）,打开A L U 输出三态门（A L U-B H D,攒L D D R 1=O、L D D R 2=0 ,关闭寄存器。置 S 3、S 2、S I、S O、M 为 1 1 1 1 1,总线显示灯则显示DR1中的数。置 S 3、S 2、S L S O、M 为 I 0 1 0 1,总线显示灯则显示DR2中的数。6 .改变运算器的功能设置，观察运算器的输出。S W-B=1、A L U-B=0 保持不变。按 表 2-2 置 S 3、S 2

33、、S I、S O 、M、Cn的数值，并观察总线显示灯显示的结果。例如：置 S 3、S 2、S I、SO、M、Cn为 1 0 0 1 0 1,运算器作加法运算。置 S 3、S 2、S I、SO、M、Cn为 0 1 1 0 0 0,运算器作减法运算。7.验证74 L S 1 8 1 的算术运算和逻辑运算功能（采用正逻辑）在 给 定 D R 1=6 5、D R 2=A 7的情况下，改变运算器的功能设置，观察运算器的输出，填入下表中，并和理论分析进行比较、验证。图2.6-2 算术运辑实验接线图表 2.6-1DR1DR2S3 S2S1 SOM=o（算术运算）M=1（逻辑运算）Cn=l无进位Cn=0有进位

34、65A70 0 0 0F=(65)F=(66)F=(9A)65A70 0 0 1F=(E7)F=(E8)F=(18)65A70 0 1 0F=(7D)F=(7E)F=(82)0 0 11F=()F=()F=()0 1 0 0F=()F=()F=()0 1 0 1F=()F=()F=()0 1 1 0F=()F=()F=()0 1 1 1F=()F=()F=()1 0 0 0F=()F=()F=()1 0 0 1F=()F=()F=()1 0 1 0F=()F=()F=()1 0 11F=()F=()F=()1 1 0 0F=()F=()F=()1 1 0 1F=()F=()F=()1 1 1

35、0F=()F=()F=()1 1 1 1F=()F=()F=()实验五进位控制实验一、实验目的1.了解带进位控制的运算器的组成结构。2.验证带进位控制的运算器的功能。二、实验设备TDN-CM+或 TDN-CM+教学实验系统套。三、实验原理图 2.7-1所示为进位锁存及其显示电路。运算器最高位进位输出Cn+4连接到一个锁 存 器（用 74LS74实现）的输入端D,锁存器控制端的控制信号A R 必须置为低电平，当T 4 脉冲来到时，进位结果就被锁存到进位锁存器中了，发光二极管这时显示为“灭二同时也将本次的进位输出结果带进了下次的运算中，作为下次运算的进位输入。CN O-修 八16日伸M741.S7

36、4A1.U-B OB7.BO74I.S245oooo321ossssF3-F 0 CNCNH AIJJ(181)r A3 A0E3.FOAI-U(181)CN1 A0B3 R。Q7-Q4 Q3-Q0DR1(273)A D7.DOr八八八八Q 7-Q 4 Q3-Q0DRX275)八 D7.DO图2.7-1带进位运算器通路图四、实验步骤1.按图2.7-3连接实验电路并检查无误。2.打开电源开关。3,用输入开关向暂存器D R 1和 D R 2置数，方法同前。4.关闭数据输入三态门(SW-B=1),打 开 A L U 输 出 三 态 门(A LU.B=0),并使LDDR1=OLDDR2=0,关闭寄存器

37、打入控制门。5.对进位标志清零。实验板上“SWITCH UNIT”单元中的C L R 开关为标志CY、Z I 的清零开关，它为零状态时是清零状态，所以将此开关做101操作，即可使标志位清零。注意：进位标志指示灯C Y 亮时表示进位标志为“0”，无进位；标志指示灯C Y 灭时表示进位为“1”，有进位。6.验证带进位运算及进位锁存功能。使 Cn=l,AR=O,进行带进位算术运算。例如做加法运算，使 ALU-B=O,S3S2S1 SO M 状 态 为 10 0 1 0,此时数据总线匕显示的数据为D R 1加 D R 2加当前进位标志的和，但这时的进位状态位还没有打入进位锁存器中，它是要靠T 4 节拍

38、来打入的。这个结果是否有进位产生，则要按动微动开关KK2,若进位标灯亮，则无进位，反之则有进位。因做加法运算时数据总线一直显示的数据为DRI+DR2+CY,所以当有进位输入到进位锁存器后，总线显示的数据将为加上当前进位锁存器中锁存的进位位的结果。图 2.7-3 带进位运算实脸接线图实验六移位运算实验一、实验目的1.了解移位发生器74LS299的功能。2.验证移位控制电路的组合功能。二、实验设备TDN-CM+或 TDN-CM+教学实验系统一台。三、实验原理图 2.8-1所示为移位器及其控制电路。其中使用了一片74LS299作为移位发生器，其八位输入/输出端可连接至内总线。74L S299移位器的

39、片选控制信号为299-B,低电平有效。T 4 为其控制脉冲信号，由“W/RUNIT”单元中的T 4 接 至“STATE UNIT”单元中的单脉冲发生器K K 2上而产生,。SO、SI、M 作为移位控制信号，此移位控制逻辑功能如表2.8-1所示。BLS图 2.8-1移位控制电路原理图表 2.8-1 移位控制电路功能表299-BS1soM功 能00()任意保持0100循环右移0101带进位循环右移0010循环左移0011带进位循环左移任意11任意装数四、实验步骤1.按图2.8-2连接实验电路并检查无误。2.打 开电源开关。3.向移位寄存器置数。拨动输入开关形成二进制数01101011（或其它数值）

40、。使 SWITCH U N IT单元中的开关SW-B=0,打开数据输入三态门。使 S0=l、S l=l,并按动微动开关KK2,则将二进制数01101011置入了移位寄存器。使 SW-B=1,关闭数据输入三态门。4.移位运算操作。参 照 表 2.8-1中的内容，先 将 SI,S 0 置 为 0、0,检查移位寄存器单元装入的数是否正确，然后通过改变SO、SI、M、299-B的状态，并按动微动开关KK2,观察移位结果。图2.8-2移位运算实脸接线图实验七静态随机存储器实验一、实验目的掌握静态随机存储器RA M 工作特性及数据的读写方法。二、实验设备1.TDN-CM+或 TDN-CM+教学实验系统一台

41、。2.P C 微 机（或示波器）一台。三、实验原理实验所用的半导体静态存储器电路原理如图3.6-1所示，实验中的静态存储器由一片6116（2K X8）构成，其数据线接至数据总线，地址线由地址锁存器（74LS273）给出。地址灯ADOA D 7 与地址线相连，显示地址线内容。数据开关经一个三态门（74LS245）连至数据总线，分时给出地址和数据。因地址寄存器为8 位，所以接入6116的地址为A 7-A 0,而高三位A 8-A 1 0 接地，所 以 其 实 际 容 量 为 2 5 6 字 节。6 1 1 6 有 三 个 控 制 线：CE（片选线）、OE（读线）、WE（写线）。当片选有效（CE=O）

42、时，O E=0 时进行读操作，W E=0 时进行写操作。本实验中将O E 常接地，在此情况下，当 CE=O、W E=0 时进行读操作，CE=O、W E=I时进行写操作，其写时间与T 3 脉冲宽度一致。实验时将T 3脉冲接至实验板上时序电路模块的T S 3相应插孔中，其脉冲宽度可调，其它电平控制信号由“SWITCH UNIT单元的二进制开关模拟，其 中 SW-B为低电平有效，LDAR为高电平有效。EyWii-Effl 3,6-1存储心实事原理图四、实验步骤(1)形成时钟脉冲信号T3。具体接线方法和操作步骤如下：接通电源，用示波器接入方波信号源的输出插孔H23,调节电位器W 1 及 W2,使 H2

43、3端输出实验所期望的频率及占空比的方波。将时序电路模块(STATE U N IT)单元中的4)和信号源单元 GNAL U N IT)中的 H 23排针相连。在时序电路模块中有两个二进制开关“STOP”和“STEP”。将“STOP”开关置为“RU N 状态、STEP”开关置为“EXEC”状态时，按动微动开关START,贝 lj T S3端即输出为连续的方波信号，此时调节电位器W1,用示波器观察，使 T 3 输出实验要求的脉冲信号。当“STOP”开 关 置 为“RUN”状态、“STEP”开 关 置 为“STEP”状态时，每按动一次微动开关START,则 T 3 输出一个单脉冲，其脉冲宽度与连续方式

44、相同。若 用 PC联机软件中的示波器功能也能看到波形，可以代替真实示波器。(2)按 图 3.6-2连接实验线路，仔细查线无误后接通电源。SIGNAL UNITH23STATE I N TO TS3MAIN I1 1A I AD7 W/REXT BUSADJ5 力DOADDRESS I NITWAR1 7-B Bl S irNTTSW-B U5ARINPIT DEVICESWITCH IN TSWJ3 SW-BCIffl 3.6-2静态或机存储注实雅接成图(3)写存储器给存储器的00、01、02、03、0 4 地址单元中分别写入数据11、12、13、14、15。由上面的存储器实验原理图看出，由于

45、数据和地址全由一个数据开关来给出，这就要分时地给出。下面的写存储器要分两个步骤，第一步写地址，先关掉存储器的片选(CE=1),打开地址锁存器门控信号(LD A R=1),打开数据开关三态门(SW-B=0),由开关给出要写存储单元的地址，按 动 START产 生 T 3 脉冲将地址打入到地址锁存器，第二步写数据，关掉地址锁存器门控信号(LD AR=0),打开存储器片选，使处于写状态(CE=0,WE=1),由开关给出此单元要写入的数据，按 动 START产 生 T 3 脉冲将数据写入到当前的地址单元中。写其它单元依次循环I二述步骤。写存储器流程如下：(以向0 0 号单元写入1 1 为例)数据开关(

46、000(X)000)三态门地址寄存器AR(00000000)SW-B=1SW-B=0CE=1“SW-B=0、CE=1LDAR=1、T3=n,存储器RAM(00010001)三态门数据开关(00010001)JSW-B=0一CE=0 WE=1SW-B=0SW-B=1LDAR=0LDAR=0T3=_n_J(4)读存储器依 次 读 出 第 00、01、02、03、0 4 号单元中的内容，观察上述各单元中的内容是否与前面写入的一致。同写操作类似，读每个单元也需要两步，第一步写地址，先关掉存储器的片 选(C E=1),打开地址锁存器门控信号(LD A R=1),打开数据开关三态门(SW-B=0),由开关

47、给出要写存储单元的地址，按 动 START产 生 T 3 脉冲将地址打入到地址锁存器；第二步读存储器，关掉地址锁存器门控信号(LDAR=0),关掉数据开关三态门(SW-B=1),片选存储器，使它处于读状态(CE=0,W E=0),此时数据总线上显示的数据即为从存储器当前地址中读出的数据内容。读其它单元依次循环上述步骤。读存储器操作流程如下：(以从0 0 号单元读出11数据为例)T3 3 L数据开关(00000000)三态门上地址寄存器AR(00000000)-存储器RAM(00010001)SW-B=1SW-B=0CE=1“SW-B=0CE=1LDAR=1SW-B=1CE=0 VE=0LDAR

48、=0实验八 FIFO先进先出存储器实验一、实验目的了解及掌握先进先出(FIF O)存储器的工作特性及其读写方法。二、实验设备1 .TDN-CM+或 TDN-CM+教学实验系统一台。2.P C 微机一台。三、实验原理本实验用ispl032芯片来实现一个简单的8 位X 4 的 FIFO，其信号引脚如图3.7-1：图3.7-1定义FIFO在1032中对应的管脚EMPTY(27)_-FULL(26)OD0DO7(5245)8 X 4 FIFOID0ID7(6053)FIFORD(10)-其各信号的功能为：EMPTY:FIFO 存储器为空标志，高电平有效。FULL：FIFO 存储器满标志，高电平有效。R

49、ST：清 FIFO 存储器为空。FIFOWR：FIFO 存储器写入信号，低电平有效。FIFORD：FIFO 存储器读信号，低电平有效。ID0-1D7：FIFO 存储器输入数据线。ODO-OD7：FIFO 存储器读出数据线。各信号后的括号内的数字为本设计在CPLD 中定义的相应的管脚号。此 8 X 4 FIFO 的内部逻辑图如下图3.7-2：Cl C2 C3 C4A A A AFIFORD-FIFO 控制逻辑-OE1FIFOWR-OE2/KV VRST FULL EMPTY图3.7-2 FIFO内部逻辑图四、实验步骤(1)编 写 cpld芯片设计程序按照上述功能要求及管脚说明，进 行 CPLD芯

50、片设计。(2)编译所设计的程序，并将生成的JEDEC文件下载至ISPLSI1032中。(3)按 图 3.7-3实验连线图接线。(4)实验操作步骤接线图中0 0 1、0 0 2、OOEk 00E2、00EE1,0 0 E E 2 是六个观察记数的指示灯，其中0 0 1、0 0 2 是写信号记数，00E1、0 0 E 2 是读信号记数，00EE1.0 0 E E 2 是 FIFO 中的数据个数。FULL及 EMPTYy是满和空标志灯。实验时，将 SWITCH UNIT单元中的SW-B开 关 置 为“0”，然后拨动系统右下脚的 C L R 清零开关使读、写信号记数清零。给 INPUT DEVICE单