2023年计算机组成原理本科生期末试题.pdf
《2023年计算机组成原理本科生期末试题.pdf》由会员分享,可在线阅读,更多相关《2023年计算机组成原理本科生期末试题.pdf(51页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、本科生期末试卷(一)一、选择题(每小题1分,共 15分)1 从器件角度看,计算机经历了五代变化。但从系统结构看,至今绝大多数计算机仍属于()计算机。A 并行 B 冯诺依曼 C 智能 D 串行2 某机字长3 2位,其中1位表达符号位。若用定点整数表达,则最小负整数为()。A-(2 T)B-(2:i-l)C-(23l+1 )D-(23+l)3 以下有关运算器的描述,()是对的的。A 只做加法运算B 只做算术运算C 算术运算与逻辑运算 D 只做逻辑运算4 EEPROM是指()。A 读 写 存 储 器 B 只读存储器C 闪速存储器 I)电擦除可编程只读存储器5 常用的虚拟存储系统由()两级存储器组成,
2、其中辅存是大容量的磁表面存储器。A cache主存B 主存-辅存C c a c h e 一辅存 D 通用寄存器-ca c he6 RISC访内指令中,操作数的物理位置一般安排在()。A 栈顶和次栈顶 B 两个主存单元 C 一个主存单元和一个通用寄存器D 两个通用寄存器7 当前的CPU由()组成。A 控制器 B控制器、运算器、cache C 运算器、主存 D控制器、ALU,主存8 流水CPU是由一系列叫做“段”的解决部件组成。和具有m个并行部件的CPU相比,一 个m段流水CPU的吞吐能力是()。A 具有同等水平B 不具有同等水平 C 小于前者 D 大于前者9 在集中式总线仲裁中,()方式响应时间
3、最快。A 独立请求 B 计数器定期查询 C 菊花链10 C PU中跟踪指令后继地址的寄存器是()A 地 址 寄 存 器B 指令计数器 C 程序计数器D 指令寄存器1 1 从信息流的传输速度来看,()系统工作效率最低。A 单总线 B 双总线 C 三总线 D 多总线12 单级中断系统中,C PU一旦响应中断,立即关闭()标志,以防止本次中断服务结束前同级的其他中断源产生另一次中断进行干扰。A 中断允许 B 中断请求 C 中断屏蔽 D DMA请求13 安腾解决机的典型指令格式为()位。A 3 2位 B 64位 C 41位 D 48位14 下面操作中应当由特权指令完毕的是()。A 设立定期器的初值 B
4、 从用户模式切换到管理员模式C 开定期器中断 D 关中1 5 下列各项中,不属于安腾体系结构基本特性的是()。A 超长指令字 B 显式并行指令计算C 推断执行I)超线程二、填空题(每小题2分,共2 0分)1 字符信息是符号数据,属于解决()领域的问题,国际上采用的字符系统是七单位的()码。2 按IEEE7 5 4标准,一个3 2位浮点数由符号位5(1位)、阶码E(8位)、尾数M (2 3位)三个域组成。其中阶码E的值等于指数的真值()加上一个固定的偏移值()。3 双端口存储器和多模块交叉存储器属于并行存储器结构,其中前者采用()并行技术,后者采用()并行技术。4 虚拟存储器分为页式、()式、(
5、)式三种。5 安腾指令格式采用5个字段:除了操作码(0 P)字段和推断字段外,尚有3个7位的()字段,它们用于指定()2个源操作数和1个目的操作数的地址。6 CPU从内存取出一条指令并执行该指令的时间称为(),它常用若干个()来表达。7 安腾CPU中的重要寄存器除了 1 2 8个通用寄存器、128个浮点寄存器、12 8个应用寄存器、1个指令指针寄存器(即程序计数器)外,尚有64个()和8个().8 衡量总线性能的重要指标是(),它定义为总线自身所能达成的最高传输速率,单位是()。9 DMA控制器按其结构,分 为()DMA控制器和()DMA控制器。前者合用于高速设备,后者合用于慢速设备。10 6
6、 4位解决机的两种典型体系结构是()和()。前者保持了与I A-3 2的完全兼容,后者则是一种全新的体系结构。三、简答题(每小题8分,共1 6分)1 C P U中有哪几类重要寄存器,用一句话回答其功能。2 指令和数据都用二进制代码存放在内存中,从时空观角度回答C P U如何区分读出的代码是指令还是数据。四、计算题(1 0分)设x=-1 5,y=+1 3,数据用补码表达,用带求补器的阵列乘法器求出乘积xXy,并用十进制数乘法进行验证。五、证明题(1 2分)用定量分析方法证明多模块交叉存储器带宽敞于顺序存储器带宽。六、分 析 题(1 2分)图1所示的系统中,A、B、C、I)四个设备构成单级中断结构
7、,它规定C P U在执行完当前指令时转向对中断请求进行服务。现假设:心c为查询链中每个设备的延迟时间;、T,、T。分别为设备A、B、C、D的服务程序所需的执行时间;、T.分别为保存现场和恢复现场合需的时间;主 存 工 作 周 期 为TM 中断批准机构在确认一个新中断之前,先要让即将被中断的程序的一条指令执行完毕。试问:在保证请求服务的四个设备都不会丢失信息的条件下,中断饱和的最小时间是多少?中断极限频率是多少?七、设计题(1 5 分)某计算机有图2 所示的功能部件,其中M为主存,指令和数据均存放在其中,M D R 为主存数据寄存器,M A R 为主存地址寄存器,R J R 3 为通用寄存器,I
8、 R 为指令寄存器,P C 为程序计数器(具有自动加1 功能),C、D 为暂存寄存器,A L U 为算术逻辑单元,移位器可左移、右移、直通传送。将所有功能部件连接起来,组成完整的数据通路,并用单向或双向箭头表达信息传送方向。画出“A D D R I,(R 2)”指令周期流程图。该指令的含义是将R i 中的数与(R2)指示的主存单元中的数相加,相加的结果直通传送至电中。若此外增长一个指令存贮器,修改数据通路,画出的指令周期流程图。本科生期末试卷(二)一、选择题(每小题1 分,共 1 5 分)1 冯 诺依曼机工作的基本方式的特点是()oA 多指令流单数据流B按地址访问并顺序执行指令C 堆栈操作D
9、存贮器按内容选择地址2 在机器数()中,零的表达形式是唯一的。A 原码 B 补码 C 移码 D 反码3 在定点二进制运算器中,减法运算一般通过()来实现。A 原码运算的二进制减法器B 补码运算的二进制减法器C 原码运算的十进制加法器D 补码运算的二进制加法器4 某计算机字长3 2位,其存储容量为2 56MB,若按单字编址,它的寻址范围是(A 0 64MB B 032MB C 03 2 M D 06 4 M5 主存贮器和CPU之间增长c a c h e的目的是().A 解决CPU和主存之间的速度匹配问题B 扩大主存贮器容量C 犷大CPU中通用寄存器的数量D 既扩大主存贮器容量,又扩大CPU中通用
10、寄存器的数量6 单地址指令中为了完毕两个数的算术运算,除地址码指明的个操作数外,另一个常需采用A 堆栈寻址方式 B 立即寻址方式C 隐含寻址方式 D 间接寻址方式7 同步控制是()。A 只合用于C P U控制的方式B 只合用于外围设备控制的方式C 由统一时序信号控制的方式D 所有指令执行时间都相同的方式8 描述PCI总线中基本概念不对的的句子是()。A PC I总线是一个与解决器无关的高速外围设备B PCI总线的基本传输机制是猝发式传送C PCI设备一定是主设备D 系统中只允许有一条PCI总线9 CRT的分辨率为1 0 24X1024像素,像素的颜色数为2 5 6,则刷新存储器的容量为(A 5
11、 1 2KB B 1MB C 25 6 KB D 2MB10 为了便于实现多级中断,保存现场信息最有效的办法是采用()。A 通用寄存器B 堆栈C 存储器D 外存11 特权指令是由()执行的机器指令。A 中断程序 B 用户程序 C 操作系统核心程序 D I/O程序1 2 虚拟存储技术重要解决存储器的()问题。A 速度 B 扩大存储容量 C 成本 D 前三者兼顾13 引入多道程序的目的在于()oA 充足运用CPU,减少等待CPU时间B 提高实时响应速度C 有助于代码共享,减少主辅存信息互换量D 充足运用存储器14 64位双核安腾解决机采用了()技术。A 流水 B 时间并行 C 资源反复 D 流水+
12、资源反复15 在安腾解决机中,控制推测技术重要用于解决()问题。A 中断服务B 与取数指令有关的控制相关C 与转移指令有关的控制相关D 与存数指令有关的控制相关二、填空题(每小题2分,共2 0分)1 在计算机术语中,将 A L U 控制器和()存储器合在一起称为()o2 数的真值变成机器码可采用原码表达法,反码表达法,()表达法,()表达法。3 广泛使用的()和()都是半导体随机读写存储器。前者的速度比后者快,但集成度不如后者i S i。4 反映主存速度指标的三个术语是存取时间、()和().5 形成指令地址的方法称为指令寻址,通常是()寻址,碰到转移指令时()寻址。6 C P U 从()取出一
13、条指令并执行这条指令的时间和称为()。7 R I S C 指令系统的最大特点是:只有()指令和()指令访问存储器,其余指令的操作均在寄存器之间进行。8 微型机的标准总线,从带宽1 3 2M B/S 的3 2位()总线发展到6 4 位的()总线。9 IA-3 2表达()公司的()位解决机体系结构。10 安腾体系机构采用显示并行指令计算技术,在指令中设计了()字段,用以指明哪些指令可以()执行。三、简答题(每小题8分,共 1 6 分)1 简述6 4 位安腾解决机的体系结构重要特点。2 画出分布式仲裁器的逻辑示意图。四、计算题(1 0 分)已知 x=-0.0 1 1 1 1,y=+0 .1 1 0
14、0 1,求:x补,-x补,yLb,-yin;x+y,x-y,判断加减运算是否溢出。五、设计题(12分)用 2 Mx 8位的SRAM芯片,设计8MX32位的SRAM存储器。六、分析题(12分)参见图1,这是一个二维中断系统,请问:在中断情况下,CPU和设备的优先级如何考虑?请按降序排列各设备的中断优先级。若 CPU现执行设备C 的中断服务程序,IM 2JM”I M的状态是什么?假如CPU执行设备H的中断服务程序,I 此,IMi,I M l)的状态又是什么?每一级的IM能否对某个优先级的个别设备单独进行屏蔽?假如不能,采用什么方法可达成目的?若设备C 一提出中断请求,CPU立即进行响应,如何调整才
15、干满足此规定?优先权低CPU图七、设计题(15分)图2所示为双总线结构机器的数据通路,1R为指令寄存器,PC为程序计数器(具有自增功能),M为主存(受R/帏信号控制),A R为地址寄存器,DR为数据缓冲寄存器,ALU由加、减控制信号决定完毕何种操作,控制信号G控制的是一个门电路。此外,线上标注有小圈表达有控制信号,例中y,表达y寄存器的输入控制信号,R“,为寄存器R的输出控制信号,未标字符的线为直通线,不受控制。“ADD R2,R0”指令完毕(R.)+(%)-R0的功能操作,画出其指令周期流程图,假设该指令的地址已放入P C中。并在流程图每一个C PU周期右边列出相应的微操作控制信号序列。若将
16、(取指周期)缩短为一个CPU周期,请先画出修改数据通路,然后画出指令周期流程图。图2本科生期末试卷(三)一、选择题(每小题1分,共15分)1 下列数中最小的数是()oA(1 0 1 001)2 B(5 2)s C(101 0 0 1 )KD D(233)忖2 某DRAM芯片,其存储容量为512 X 8位,该芯片的地址线和数据线的数目是(A 8,512 B 512,8 C 18,8 D 19,83 在下面描述的汇编语言基本概念中,不对的的表述是()。汇编语言对机器的依赖性高汇编语言编写的程序执行速度比高级语言慢)方式执行多个独立的读写操作。D 资源共享C 程序计数器 D 堆栈用若干条机器指令实现
17、一条微指令用一条机器指令实现一条微指令A 对程序员的训练规定来说,需要硬件知识 BC 用汇编语言编写程序的难度比高级语言小 D4 交叉存储器实质上是一种多模块存储器,它用(A 流水 B 资源反复 C 顺序5 寄存器间接寻址方式中,操作数在()。A 通用寄存器 B 主存单元6 机器指令与微指令之间的关系是()。A 用若干条微指令实现一条机器指令 BC 用一条微指令实现一条机器指令 D7 描述多媒体CPU基本概念中,不对的的是()。A 多媒体C P U是带有MMX技术的解决器B MMX是一种多媒体扩展结构CM M X指令集是一种多指令流多数据流的并行解决指令D多媒体C P U是以超标量结构为基础的
18、C I S C机器8在集中式总线仲裁中,()方式对电路故障最敏感。9A 菊花链B 独立请求C 计数器定期查询流水线中导致控制相关的因素是执行()指令而引起。A 条件转移B 访内C 算逻1)无条件转移1 0P C I总线是一个高带宽且与解决器无关的标准总线。下面描述中不对的的是()。A采用同步定期协议B 采用分布式仲裁策略C 具有自动配置能力D 适合于低成本的小系统1 1下面陈述中,不属于外围设备三个基本组成部分的是().A存储介质B 驱动装置C 控制电路D 计数器1 2中断解决过程中,()项是由硬件完毕。A关中断B 开中断C 保存C P U现场I)恢复C P U现场1 3I E E E 1 3
19、 9 4是一种高速串行I/O标准接口。以下选项中,()项不属于I E E E 1 3 9 4的协议集。A业务层B 链路层C 物理层I)串行总线管理1 4 下面陈述中,()项属于存储管理部件M M U的职能。A 分区式存储管理B 互换技术C 分页技术1 5 64 位的安腾解决机设立了四类执行单元。下面陈述中,()项不属于安腾的执行单元。A 浮点执行单元 B 存储器执行单元 C 转移执行单元 D 定点执行单元二、填空题(每小题2分,共 2 0 分)1 定点3 2 位字长的字,采用2 的补码形式表达时,一个字所能表达的整数范围是().2 I E E E 7 54 标准规定的6 4 位浮点数格式中,符
20、号位为1 位,阶码为1 1 位,尾数为5 2 位,则它能表达的最大规格化正数为()。3 浮点加、减法运算的环节是()、()、()、()、()。4 某计算机字长3 2 位,其存储容量为64 M B,若按字编址,它的存储系统的地址线至少需要()条。5 一个组相联映射的C a c h e,有 1 2 8 块,每组4 块,主存共有1 63 8 4 块,每块6 4个字,则主存地址共()位,其中主存字块标记应为()位,组地址应为()位,C a c h e 地址共()位。6 C P U 从主存取出一条指令并执行该指令的时间叫(),它通常包含若干个(),而后者又包含若干个()。7 某中断系统中,每抽取一个输入
21、数据就要中断C P U 一次,中断解决程序接受取样的数据,并将其保存到主存缓冲区内。该中断解决需要X秒。另一方面,缓冲区内每存储N个数据,主程序就将其取出进行解决,这种解决需要Y 秒,因此该系统可以跟踪到每秒()次中断请求。8 在计算机系统中,多个系统部件之间信息传送的公共通路称为()。就其所传送信息的性质而言,在公共通路上传送的信息涉及()、()、()。9在虚存系统中,通常采用页表保护、段表保护和键保护方法实现()保护。1 0 安腾体系结构采用推测技术,运 用()推测方法和()推测方法提高指令执行的并行度。三、简答题(每小题8分,共 1 6 分)1 列表比较C I S C 解决机和R I S
22、 C 解决机的特点。2 简要列出6 4 位的安腾解决机体系结构的重要特点。四、计算题(1 2 分)有两个浮点数N ,=2 X S,N2=2 l2X S2 其中阶码用4 位移码、尾数用8 位原码表达(含 1 位符号位)。设 j 1=(1 1)2,S i=(+0 .0 1 1 0 0 1 1)2,j2=(-1 0)2,S2=(+0.1 1 0 1 1 0 1)2,求 M+N z,写出运算环节及结果。五、设计题(1 2 分)机器字长3 2 位,常规设计的物理存储空间W 3 2 M,若将物理存储空间扩展到2 56 M,请提出一种设计方案。六、分析题(1 0 分)某机的指令格式如下所示15 10 9 8
23、 7 0操作码OPX位移量DX 为寻址特性位:X=0 0 :直接寻址;X=0 1:用变址寄存器R“寻址;X=1 0 :用变址寄存器R x?寻址;X=1 1 :相对寻址设(P C)=1 2 3 4 H,(R X l)=0 0 3 7 H,(R X 2)=1 1 2 2 H(H 代表十六进制数),请拟定下列指令中的有效地址:4 4 2 0 H2 2 4 4 H 1 3 2 2 H 3 52 1 H七、分析设计题(15分)图1为某机运算器框图,BUS,BU S,为3条总线,期于信号如a、h、LDR。LDR”S Ss等均为电位或脉冲控制信号。分析图中哪些是相容微操作信号?哪些是相斥微操作信号?采用微程
24、序控制方式,请设计微指令格式,并列出各控制字段的编码表。本科生期末试卷(四)一、选择题(每小题1分,共1 5分)1 运算器的核心功能部件是()。A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器2 某单片机字长32位,其存储容量为4MB。若按字编址,它的寻址范围是().A IM B 4 MB C 4M D 1 MB3 某 SRAM芯片,其容量为1MX8位,除电源和接地端外,控制端有E 和 R/W#,该芯片的管脚引出线数目是()。A 20 B 28 C 30 D 324 双端口存储器所以能进行高速读/写操作,是由于采用(晨A 高速芯片 B 新型器件 C 流水技术 D 两套互相独立的读写
25、电路5 单地址指令中为了完毕两个数的算术运算,除地址码指明的一个操作数以外,另一个数常需采用()。A 堆栈寻址方式 B 立即寻址方式 C 隐含寻址方式 D 间接寻址方式6 为拟定下一条微指令的地址,通常采用断定方式,其基本思想是()A 用程序计数器PC来产生后继微指令地址B 用微程序计数器MPC来产生后继微指令地址C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址D 通过指令中指定一个专门字段来控制产生后继微指令地址7 微程序控制器中,机器指令与微指令的关系是()oA 每一条机器指令由一条微指令来执行B 每条机器指令由一段用微指令编成的微程序来解释执行C 一段
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 2023 计算机 组成 原理 本科生 期末 试题
限制150内