计算机系统结构（课后习题集答案解析）.pdf

《计算机系统结构（课后习题集答案解析）.pdf》由会员分享，可在线阅读，更多相关《计算机系统结构（课后习题集答案解析）.pdf（70页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第一章计算机系统构造的根本概念1.有一个计算机系统可按功能分成4级，每级的指令互不一样，每一级的指令都比其下一级的指令在效能上强M倍，即 第i级的一条指令能完成第i-1级 的M条指令的计算量。现假设需第i级 的N条指令解释第i+1级的一条指令，而有一段第1级的程序需要运行K s，问在第2、3和4级上一段等效程序各需要运行多长时间？答：第2级上等效程序需运行:(N/M)*Kso第3级上等效程序需运行：(N/M)*(N/M)*KSo第4级上等效程序需运行：(N/M)*(N/M)*(N/M)*Ksonote:由题意可知：第i级的一条指令能完成第i-1级 的M条指令的计算量。而现在第i级 有N条指令解

2、释第j+1级的一条指令，那 么,我们就可以用N/M来表示N/M表示第i+1级需(N/M)条指令来完成第i级的计算量。所 以，当有一段第1级的程序需要运行Ks时，在 第2级就需要(N/M)Ks,以此类推2.硬件和软件在什么意义上是等效的？在什么意义上又是不等效的？试举例说明。答：软件和硬件在逻辑功能上是等效的，原 理 上，软件的功能可用硬件或固件完成，硬件的功能也可用软件模拟完成。但是实现的性能价格比，实现的难易程序不同。在DOS操作系统时代，汉字系统是一个重要问题，早期的汉字系统的字库和处理程序都固化在 汉 卡 硬件上,而随着CPU、硬盘、内存技术的不断开展，UCDOS把汉字系统的所有组成部份

3、做成一个软件。3.试以实例说明计算机系统构造、计算机组成与计算机实现之间的相互关系与影响。答：计算机系统构造、计算机组成、计算机实现互不一样，但又相互影响。1计算机的系统构造一样，但可采用不同的组成。如旧M370系列有115、125、135、158、168等由低档到高档的多种型号机器。从汇编语言、机器语言程序设计者看到的概念性构造一样，均是由中央处理机/主存，通道、设备控制器，外 设4级构成。其 中，中央处理机都有一样的机器指令和汇编指令系统，只是指令的分析、执行在低档机上采用顺序进展，在高档机上采用重叠、流水或其它并行处理方式。2一样的组成可有多种不同的实现。如主存器件可用双极型的，也 可

4、用MOS型 的；可用VLSI单 片，也可用多片小规模集成电路组搭。3计算机的系统构造不同，会使采用的组成技术不同，反之组成也会影响构造。如为实现A:=B+CD:=E*F,可采用面向存放器的系统构造，也可采用面向主存的三地址寻址方式的系统构造。要提高运行速度，可让相加与相乘并行，为此这两种构造在组成上都要求设置独立的加法器和乘法器。但对面向存放器的系统构造还要求存放器能同时被访问，而对面向主存的三地址寻址方式的系统构造并无此要求，倒是要求能同时形成多个访存操作数地址和能同时访存。又如微程序控制是组成影响构造的典型。通过改变控制存储器中的微程序，就可改变系统的机器指令，改变构造。如果没有组成技术的

5、进步，构造的进展是不可能的。综上所述，系统构造的设计必须结合应用考虑，为软件和算法的实现提供更多更好的支持，同时要考虑可能采用和准备采用的组成技术。应防止过多地或不合理地限制各种组成、实现技术的采用和开展，尽量做到既能方便地在低档机上用简单廉价的组成实现，又能在高档机上用复杂较贵的组成实现，这 样，构造才有生命力；组成设计上面决定于构造，下面受限于实现技术。然 而，它可与实现折衷权衡。例 如，为到达速度要求，可用简单的组成但却是复杂的实现技术，也可用复杂的组成但却是一般速度的实现技术。前者要求高性能的器件，后者可能造成组成设计复杂化和更多地采用专用芯片。组成和实现的权衡取决于性能价格比等因素；

6、构造、组成和实现所包含的具体内容随不同时期及不同的计算机系统会有差异。软件的硬化和硬件的软件都反映了这一事实。VLSI的开展更使构造组成和实现融为一体，难以分开。4.什么是透明性概念？对计算机系统构造，以下哪些是透明的？哪些是不透明的？存储器的模m穿插存取；浮点数据表示；I/O系统是采用通道方式还是外围处理机方式；数据总线宽 度；字符行运算指令；阵列运算部件；通道是采用结合型还是独立型；PDP-11系列的单总线构造；访问方式保护；程序性中断；串行、重叠还是流水控制方式；堆栈指令；存储器最小编址单位;Cache存储器。答：透明指的是客观存在的事物或属性从某个角度看不到。透明的有：存储器的模m穿插

7、存取；数据总线宽度；阵列运算部件；通道是采用结合型还是独 立 型；PDP-11系列的单总线构造串行、重叠还是流水控制方式；Cache存储器。不透明的有：浮点数据表示;1/0系统是采用通道方式还是外围处理机方式；字符行运算指令;访问方式保护；程序性中断；堆栈指令；存储器最小编址单位。5.从机器 汇编语言程序员看，以下哪些是透明的？指令地址存放器；指令缓冲器；时标发生器；条件存放器；乘 法 器；主存地址存放器；磁 盘 外 设；先行进位链；移 位 器；通用存放器；中断字存放器。答：透明的有：指令缓冲器、时标发生器、乘法器、先进先出链、移位器、主存地址存放器。6.以下哪些对系统程序员是透明的？哪些对应

8、用程序员是透明的？系列机各档不同的数据通路宽度；虚拟存储器；Cache存 储 器；程序状态字；启动1/0指 令；执行指令；指令缓冲存放器。答：对系统程序员透明的有：系列机各档不同的数据通路宽度；Cache存 储 器；指令缓冲存放器;对应用程序员透明的有：系列机各档不同的数据通路宽度；Cache存 储 器；指令缓冲存放器;虚拟存储器；程序状态字；启动1/0指令。n o te:系列机各档不同的数据通路宽度、Cache存贮器、指令缓冲存放器属于计算机组成，对系统和程序员和应用程序员都是透明的。虚拟存贮器、程序状态字、启动1/0指 令，对系统程序员是不透明的，而对应用程序员却是透明的。执行指令那么对系

9、统程序员和应用程序员都是不透明的。7.想在系列机中开展一种新型号机器，你认为以下哪些设想是可以考虑的，哪些那么不行的？为什么？新增加字符数据类型和假设干条字符处理指令，以支持事务处理程序的编译。2为增强中断处理功能，将中断分级由原来的4级增加到5级，并重新调整中断响应的优先次序。(3)在CPU和主存之间增设Cache存 储 器，以克制因主存访问速率过低而造成的系统性能瓶颈。4为解决计算误差较大，将机器中浮点数的下溢处理方法由原来的恒置1 法，改为用ROM存取下溢处理结果的查表舍入法。5为增加寻址灵活性和减少平均指令字长，将原等长操作码指令改为有3类不同码长的扩展操作 码；将源操作数寻址方式由操

10、作码指明改成如VAX-11那种设寻址方式位字段指明。6将CPU与主存间的数据通路宽度由16位扩展成32位，以加快主机内部信息的传送。7为减少公用总路线的使用冲突，将单总线改为双总线。8把 原。号通用存放器改作堆栈指示器。答：可以考虑的有：1,3,4,67。不可以考虑的有：2,5,8。原那么是看改良后能否保持软件的可移植性。P.S.为了能使软件长期稳定，就要在相当长的时期里保证系统构造根本不变，因此在确定系列构造时要非常慎重。其中最主要是确定好系列机的指令系统、数据表示及概念性构造。既要考虑满足应用的各种需要和开展，又要考虑能方便地采用从低速到高速的各种组成的实现技术，即使用复杂、昂贵的组成实现

11、时，也还能充分发挥该实现方法所带来的好处。8.并行处理计算机除分布处理、MPP和机群系统外，有 哪4种根本构造？列举它们各自要解决的主要问题。答：除了分布处理，MPP和机群系统外，并行处理计算机按其根本构造特征可分为流水线计算机，阵列处理机，多处理机和数据流计算机四种不同的构造。流水线计算机主要通过时间重叠，让多个部件在时间上交划重叠地并行招待运算和处理，以实现时间上的并行。它主要应解决：拥塞控 制，冲 突 防 止，流水线调度等问题。阵列处理机主要通过资源重复实现空间上的并行。它主要应解决：处理单元灵活、规律的互连模式和互连网络设计，数据在存储器中的分布算法等问题。多处理机主要通过资源共享，让

12、一组计算机在统一的操作系统全盘控制下，实现软件和硬件各级上的相互作用，到达时间和空间上的异 步并行。它主要应解决：处理机间互连等硬件构造，进程间的同上步和通讯，多处理机调度等问题。数据流计算机设有共享变量的概念，指令执行顺序只受指令中数据的相关性制约。数据是以表示某一操作数或参数已准备就绪的数据令牌直接在指令之间传递。它主要应解决：研究适宜的硬件组织和构造，高效执行的数据流语言等问题。9.计算机系统的3T性能目标是什么？答：计算机系统的3T性能目标是1TFL0PS计算能力,1TBYTE主存容量和1TBYTES的I/O带宽第二章数据表示与指令系统1.数据构造和机器的数据表示之间是什么关系？确定和

13、引入数据表示的根本原那么是什么？答：数据表示是能由硬件直接识别和引用的数据类型。数据构造反映各种数据元素或信息单元之间的构造关系。数据构造要通过软件映象变换成机器所具有的各种数据表示实现，所以数据表示是数据构造的组成元素。不同的数据表示可为数据构造的实现提供不同的支持，表现在实现效率和方便性不同。数据表示和数据构造是软件、硬件的交界面。除根本数据表示不可少外，高级数据表示的引入遵循以下原那么：(1)看系统的效率有否提高，是否养活了实现时间和存储空间。12看引入这种数据表示后，其通用性和利用率是否高。2.标志符数据表示与描述符数据表示有何区别？描述符数据表示与向量数据表示对向量数据构造所提供的支

14、持有什么不同？答：标志符数据表示与描述符数据表示的差异是标志符与每个数据相连，合存于同一存储单元，描述单个数据的类型特性;描述符是与数据分开存放，用于描述向量、数组等成块数据的特征。描述符数据表示为向量、数组的的实现提供了支持，有利于简化高级语言程序编译中的代码生成，可以比变址法更快地形成数据元素的地址。但描述符数据表示并不支持向量、数组数据构造的高效实现。而在有向量、数组数据表示的向量处理机上，硬件上设置有丰富的赂量或阵列运算指令，配有流水或阵列方式处理的高速运算器，不仅能快速形成向量、数组的元素地址，更重要的是便于实现把向量各元素成块预取到中央处理机，用一条向量、数组指令流水或同时对整个向

15、量、数组高速 处 理.如让硬件越界判断与元素运算并行。这些比起用与向量、阵列无关的机器语言和数据表示串行实现要高效的多。3.堆栈型机器与通用存放器型机器的主要区别是什么？堆栈型机器系统构造为程序调用的哪些操作提供了支持？答：通用存放器型机器对堆栈数据构造实现的支持是较差的。表 现 在：（1）堆栈操作的指令少，功能单一；（2）堆栈在存储器内，访问堆栈速度低；（3）堆栈通常只用于保存于程序调用时的返回地址，少量用堆栈实现程序间的参数传递。而堆栈型机器那么不同，表 现 在：（1）有高速存放器组成的硬件堆栈，并与主存中堆栈区在逻辑上组成整体，使堆栈的访问速度是存放器的，容量是主存的；（2）丰富的堆栈指

16、令可对堆栈中的数据进展各种运算和处理；（3）有力地支持高级语言的编译；（4）有力地支持子程序的嵌套和递归调用。堆栈型机器系统构造有力地支持子程序的嵌套和递归调用。在程序调用时将返回地址、条件码、关键存放器的内容等全部压入堆栈，待子程序返回时，再从堆栈中弹出。4.设某机阶值6 位、尾数4 8 位，阶符和数符不在其内，当尾数分别以2、8、16为 基 时，在非负阶、正尾数、规格化数情况下，求出其最小阶、最大阶、阶的个数、最小尾数值、最大尾数值、可表示的最小值和最大值及可表示的规格化数的总个数。解:依题意知：p=6 m=48 rm=2,8,16,m=m/log2(rm),列下表:n o te:可表示的

17、最小值=rmA(最小阶)*最小尾数值=rmA0*nr)A(-1)=rmA(-1);p=6,m=48,rm=2(m=48)p=6,m=48,rm=8(m=16)p=6,m=48,rm=16(m=12)最小阶(非负阶，最小为0)000最大阶(24-1)2A6-12A6-12A6-1最小尾数值(rmA(-1)1/21/81/16最大尾数值(1-rmA(-m)10(-48)1-8A(-16),即(1-2八(-48)1-16A(-12),即(1-2人(-48)可表示的最小值1/21/81/16可表示的最大值2A63*(12(-48)8A63*(1-8A(-16)16A63*(1-16A(-12)阶的个数

18、(2Ap)2A62A62A6可表示的尾数的个数2A48*(2)/28A16*(8-1)/816A12*(16-1)/16可表示的规格化数的个数2A6*2A48*(2-1)/22A6*8A16*(8-1)/82A6*16A12*(16-1)/16可表示的最大值=rmA(最大阶)*最大尾数值=rmA(2Ap-1)*(1-rmA(-m);可表示的尾数的个数=rmArrT*(rm-1)/rm;可表示的规格化数的个数=阶的个数*尾数的个数=2Ap*rmAm”rm-1)/rm。5.C1)浮点数系统使用的阶基rp=2,阶值位数p=2,尾数基值rm=10,以rm为基的尾数位数m=1,按照使用的倍数来说，等价于

19、m=4,试计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。对 于rp=2,p=2,rm=4,m=2,重复以上计算。解依题意列下表:p=2,rm=10,m=1p=2,rm=4,m=2最小尾数值10A-1=0.14A-1=0.25最大尾数值1-10A-1=0.914-2=15/16最大阶值2pA-1=33可表示的最小值0.10.25可表示的最大值10A3*0.9=9004A3*15/16=60可表示数的个数3648题中 按照使用的倍数来说，等价于m=4,这 个m=4,因为2A33-4-2的例子3.假设机器共有5级中断，中断响应优先次序为

20、1-2-3-5,现要求其实际的中断处理次求序1 -4-5-2-3。(1)设计各级中断处理程序的中断级屏蔽位(令1 对应于开放，、0”对应于屏蔽)；(2)假设在运行用户程序时，同时出现第4,2级中断请求，而在处理第2级中断未完成时，又同时出现第1,3,5级中断请求，请画出此程序运行过程示意图。答：(1)中断级屏蔽位设置如以下图：中断处理程序级别中断级屏蔽位1级2级3级4级5级第1级11111第2级01100第3级00100第4级01111第 5 级011（2）中断过程示意图：如图2、4 中断同时出现，进展排队器。首先响应第2 级中断请求，屏蔽字为01100,说明其对第4 级中断请求开放，所以转去

21、响应第4 级中断请求并进展处理。响应4,中断4 运行完毕，回 2。1、3、5 进入排队器。第 2 级中断请求的处理请求被中断，转去响应第1 级中断请求并进展处理。响应第5 级中断请求并进展处理。继续响应并处理第2 级中断处理请求，完毕后返回用户程序。中断 用左 中断处理程序请 录 程 序 12 3 4 5最后处理第3 级中断请求。4.简述字节多路，数组多路和选择通道的数据传送方式。答：字节多路通道适用于连接大量的像光电机等字符类低速设备。这些设备传送一个字符（字节）的时间很短，但字符（字节）间的等待时间很长。通道 数据宽度为单字节，以字节穿插方式轮流为多台设备效劳，使效率提高。字节多路通道可有

22、多个子通道，同时执行多个通道程序。数组多路通道适合于连接多台象磁盘等高速设备。这些设备的传送速率很高，但传送开场前的寻址辅助操作时间很长。通道 数据宽度为定长块，多台设备以成组穿插方式工作，以充分利用并尽可能重叠各台高速设备的辅助操作时间。传送完K 个字节数据，就重新选择下个设备。数组多路通道可有多个子通道，同时执行多个通道程序。选择通道适合于连接象磁盘等优先级高的高速设备，让它独占通道，只能执行一道通道程序。通道 数据宽度为可变长块，一次将N个字节全部传送完，在数据传送期只选择一次设备。5.如果通道在数据传送期中，选择设备需9.8R S，传送一个字节数据需0.2因。某低速设备每隔5001as

23、发出一个字节数据传送请求，问至多可接几台这种低速设备？对于如下AF6种高速设备，一次通讯传送的字节数不少于1024个 字 节，问哪些设备可以挂在此通道上？哪些那么不能？其 中A-F设备每发出一个字节数据传送请求的时间间隔分别为(单位为ps):表3-5设备ABCDEF发申请间隔(PS)0.20.250.50.190.40.21答：(1)至多可连接50台低速的外设。剖 析：根据题意可知：低速设备应挂接在字节多路通道上，字节多路通道的通道极限流量为：fmax.byte=1/(TS+TD)=fbyte通道极限流量应大于或等于设备对通道要求的流量fbyteo如果字节多路通道上所挂设备台数为m,设备的速率

24、为fi,为了不丧失信息，应 满 足：1/(TS+TD)=m*fifi也就是设备发出字节传送请求间隔时间(500四)的倒数,所 以：m80%,H(10A5-5/4)/(10A5-1)o这样的命中率很难到达。为了降低对H的 要 求，可以选择高命中率的算法，可以减少相邻两级的访问速度差和容量差(这样做不利于降低存储器的平均每位价格)，可在主、辅存储器间加一层电子磁盘，使存储体系中相邻两级的访问时间比不太大。2、程序存放在模32单字穿插存储器中，设访存申请队的转移概率人为25%,求每个存储周期能访问到的平均字数。当模数为16呢？由此你可得到什么结论？解：B=1-(1-入)？/人解:由 人=0.25,m

25、=32 求 得：B=4-4*(3/4)A32同 理，m=16 时,B=4-4*(3/4)A16可 得 出，在 入=0.25时，m=32的平均访问字数大于m=16时的平均访问字数。3、设主存每个分体的存取周期为2口s,宽度为4个字节。采用模m多分体穿插存取，但实际频宽只能到达最大频宽的0.6倍。现要求主存实际频宽为4MB/S,问主存模数m应取多少方能使两者速度根本适配？其 中m取2的孱。解：m=4剖 析：根据题意，模m多分体穿插的最大频宽为：分体数*单体频宽=01*分体的宽度/分体的存取周期=171*48/2口$,所以有 0.6*m*4/2=4。4.某虚拟存储器共8个 页 面，每 页1024个

26、字，实际主存为4096个 字，采用页表法进展地址映象。映象表的内容如下表所示。虚页号01234567实页号31232100装入位11001010注：我把虚页号加上了。(1)列出会发生页面失效的全部虚页号；(2)按以下虚地址计算主存实地址：0,3728,1023,1024,2055,7800,4096,6800。解：(1)会发生页面失效的全部虚页号为：2,3,5,7。剖 析：(1)根据页表法列出表2,当装入位为0时，即为页面失效，再找出相对应的虚页号即可。虚地址虚页号页内位移装入位实页号页内位移实地址0001303072327836560页面失效页面失效无10230102313102340951

27、0241011010242055270页面失效页面失效无780076320页面失效页面失效无40964012020486800665610656656(2)虚页号=虚地址/页面大小页内位移量=虚地址-虚页号*页面大小实地址=实页号*页面大小+页内位移量由于可以用替换算法解决页面失效的问题，所 以，发生页面失效的虚页2,3,5,7仍然可以有相应的实地址，但这样要在页表中建立新的虚实地址对应关系，新的虚实地址对应关系和原来的对应关系一样的可能性就很小了。5、一个段页式虚拟存储器。虚地址有2位段号、2位页号、11位 页 内 位 移 按字编址，主存容量 为32K字。每段可有访问方式保护，其页表和保护位

28、如下表所示。段号0123访问方式只读可读/执行可读/写/执行可读/写虚 页0所在位置实 页9在辅存上页表不在主存内实 页14虚 页 1 所在位置实 页 3实 页 0页表不在主存内实 页 1虚 页 2 所在位置在辅存上实 页 15页表不在主存内实 页 6虚 页 3 所在位置实 页 12实 页 8页表不在主存内在辅存上(1)此地址空间中共有多少个虚页？(2)当程序中遇到以下情况时方式段页页内位移取数011取数1110取数332047存数014存数212存数1014转移至此13100取数0250取数205转移至此3060写出由虚地址计算出实地址。说明哪个会发生段失效、页面或保护失效失效。解答:(1)

29、该地址空间中共有16个虚页。(2)程序中遇到上表中各情况时，是否会发生段失效、页失效或保护失效及相应的主存实地址的情况如下表所示：方式段页页内位移段失效页失效实页号实地址保护失效取数011无无36145无取数1110无无010无取数332047无有无无/存数014无无36184有存数212有/无无/存数1014无有无无/转移至此13100无无816484无取数0250无有无无/取数205有/无无/转移至此3060无无1428732有剖 析：(1)虚地址中段号有2位，页号有2位，也就是每个程序最多只能有2A2=4个 段，每个段至多只能有2A2=4页，所以该地址空间中共有4*4=16个虚页。(2)

30、先从题意得知：实 地 址：15位，其中实页号4位，页内位移11位页大小为2K字 由页内位移得知6.设某程序包含5个 虚 页，其页地址为4,5,3,2,5,1,3,2,2,5,1,3O当使用LRU算法替 换 时，为获得最高命中率，至少应分配给该程序几个实页？其可能的最高命中率为多少？堆栈内容n=2n=3n=4n=5HHH使用LRU算法对页地址流进行堆栈处理7.采用页式管理的虚拟存储器，分时运行两道程序。其中，程序X为DO 50 1=1,3B(I)=A(I)-C(I)IF(B(I)LE 0)GOTO 40D(I)=2*C(I)-A(I)IF(D(I)EQ 0)GOTO 5040 E(l)=050

31、CONTINUEData:A=(-4,+2,0)C=(-3,0,+1)每个数组分别放在不同的页面中;而程序Y在运行过程中，其数组将依次用到程序空间的第3,5,4,2,5,3,1,3,2,5,1,3,1,5,2页。如果采用LRU算法，实存却只有8页位置可供存放数组之用。试问为这两首程序的数组分别分配多少个实页最为适宜？为什么？解 答：分别分配给程序X和丫的数组4个实页最为适宜。根据题意,程 序X依次调用数组A,C,B,B,E,A,C,B,B,C,A,D,D,E,A,C,B,B,E中的数据。设程序X中的数组A,B,C,D,E分别存放于程序空间的第1,2,3,4,5页那么程序的页地址流为：1 ,3,

32、2,2,5,1 ,3,2,2,3,1 ,4,4,5,1,3,2,2,5。分析使用LRU算法对程序X的页地址流进展堆栈处理的过程可知，分配给程序X的数组5个实页最为适宜;分析使用LRU算法对程序Y的页地址流进展堆栈处理的过程可知，分配给程序Y的数 组4个实页最为适宜。但实存只有8页位置可供存放数组之用，所 以，分别分配给程序X和Y的数组4个实页。note:分时运行在微观上是串行的，就 是 说，分时运行时把时间划分为假设干时间片，每个程序轮流占用时间片;在宏观上是并行的，就 是 说，每个程序在一个时间片内并不能运行完。总的来看，是同时运行的，所以两个程序分配的实页和不能大于8。我不了解FORTRA

33、N,找朋友把上面的源代码转成C 了 :main()(int AQ=-4,2,0);intC=-3,0,1);for(i=0,i0)Ei=0;)；)；)8.设一个按位编址的虚拟存储器，它应可对应1K个 任 务，但在一段较长时间内，一般只有4个任务 在 使用，故用容量为4行的相联存放器组硬件来缩短被变换的虚地址中的用户位位数；每个任务的程序空间最大可达4096页，每页为512个 字 节，实主存容量为2 A 20位；设快表用按地址访问存储器构成，行数为3 2，快表的地址是经散列形成；为减少散列冲突，配有两套独立相等比拟电路。请设计该地址变换机构，内容包括：(1)画出其虚、实地址经快表变换之逻辑构造示

34、意图；(2)相联存放器组中每个存放器的相联比拟位数；(3)相联存放器组中每个存放器的总位数；(4)散列变换硬件的输入位数和输出位数；(5)每个相等比拟器的位数；(6)快表的总容量 以位为单位。解：(1)依题意得知：虚地址为34位，其中用户号为10位 对 应1K的任务)、虚 页 号12位 每个任务4096页、页内位移12位 每 页512字 节，512字节=512*8=1024*4=2饵2实地址为20位，其中实页号8位，页内位移12位(与虚页页内位移对应相联存放器的作用：把10位的用户号转换为2位 的ID 因为一般只有4个任务在使用，并把ID与虚地址的虚页号合并到快表中查实页号。快表的作用：相当于

35、页表，即虚页号对实页号的对应关系。但又有所简化 原因是如果用用户号和虚页号与实页号对应，前者就有22位，现改良后虚页号只有14位了)快表(按地址访问)虚拟存储器快表示意图相联比较U1(1唯)00U201u310u411(2)相 联 存放器组中每个存放器的相联比拟位数为1 0 与虚地址中的用户号宽度对应(3)相联存放器组中每个存放器的总数为1 2 用户号宽度+ID宽度(4)散列变换硬件的输入位数为14位 虚页号宽度+相联存放器中ID的宽度，输出位数为8位 与主存中的实页号宽度对应(5)每个相等比拟器的位数=ID+用户虚页号nv，=2+12=14(位)。(6)快表的总容量：32行*14(输入位数)

36、+8 输出位数*2=32*22*29.考虑一个920个字的程序，其访问虚存的地址流为20,22,208,214,146,618,370,490,492,868,916,728。(1)假设页面大小为200字，主存容量为400字，采 用FIFO替换算法，请按访存的各个时刻，写出其虚页地址流，计算主存的命中率；(2)假设页面大小为100字，再做一遍；(3)假设页面大小为400字，再做一遍；(4)由、(2)、(3)的结果可得出什么结论？(5)假设把主存容量增加到800字，按第(1)小题再做一遍，又可得出什么结论？解：(1)主存容量400字，页面大小200字，所以主存实页数为2;把地址流转换为页地址流，

37、以第一个虚地址流转换为页地址流为例说明：求模公式为：INT 地址/页面大小，就是把地址整除于页面大小，得INT(20/200)=0,下 同，所以页地址流为：0,0,1,1,0,3,1,2,2,4,4,3按FIFO算法得出替换过程为：0 调入，0 命中，1 调入，1 命中，0 命中，3(替 换0,0比1先 入 队，所以被替换，下同命中，2 替 换1),2 命中，4 替换3),4 命中，3 替换2，所以总共命中6次。故命中率H=6/12=50%(2)方 法 同(1)H=25%(3)H=50%(4)由以上结论可得，FIFO算法的条件下，当页面大小发生变化时，其命中率变化是：一开场随页面大小增大命中率

38、 第一步与第二步比拟，但当页面大小增到一定时，命中率不再增加 第一步与第三步比拟。(5)命中率为58%,结论是如果分配给主存容量增加时可以搞高命中率。10.在一个页式二级虚拟存储器中，采 用FIFO算法进展页面替换，发现命中率H太 低，因此有以下 建 议：(1)增大辅存容量；(2)增大主存容量(页数)；(3)FIFO 改为 LRU;(4)FIFO改 为LRU,并增大主存容量(页数)；(5)FIF0改为LRU,并增大页面大小。试分析上述各建议对命中率的影响情况。解 答：(1)增大辅存容量，对命中率H无影响。(2)增大主存容量(页数)，可普遍提高命中率。(3)FIF0改为LRU,一般可提高命中率。

39、(4)FIF0改为LRU,并增大主存容量(页数)，一般可使命中率有较大提高。(5)FIF0改 为LRU,并增大页面大小，如果原来页面很小，那么会使命中率显著上升，如果原来页面很大，那么会使命中率下降。11.采用组相联映象的Cache存 储 器，Cache为1KB，要 求Cache的每一块在一个主存周期内能从主存取得。主存模4穿 插，每个分体宽为32位，总容量为256KB。用按地址访问存储器构成相联目录表实现主存地址到Cache地址的变换，并约定用4个外相等比拟电路。请设计此相联目录表，求出该表之行数、总位数及每个比拟电路的位数。解 答：设Cache地址中的组内块号为s，相联目录表的行数是2A(

40、13-s)，总位数是(8+2s)*2A(15-s),每个比拟电路的位数为8+so剖 析：在一个主存周期内主存能访问到的字节数为mW=4*32/8=16(Byte)o要 求Cache的每一块在一个主存周期内能从主存取得,所 以，Cache中每块的块内字数不能大于16Byteso为了加速调块，一般让每块的大小等于在一个主存周期内主存能访问到的字数，即16Byteso设Cache地址中的组内块号为s相联目录表的行数=Cache地址内的组数Q=Cache容量/(每组块数*每块大小)=1KB/(S*4*32)=273/(2As*2A7)=2A(6-s)。主存块数/Cache块数=256=2*8,所 以，

41、主 存 地 址 中 的 区 号nd=8o每个比拟电路的位数=nd+s=nd+s=8+s0相 联 目 录 表 的 总 位 数=表 中 子 目 录 表 的 个 数*每 个 子 目 录 表 的 位 数*相 联 目 录 表 的 行 数=4*(nd+s+s)*Q=4*(8+2s)*2A(6-s)=(8+2s)*2A(8-s)onote:假设认为相等比拟电路的个数=组内块数，那么相联目录表的行数=2八4,每个比拟电路的位数=10,相联目录表的总位数=12*2八6。12.有一个Cache存储器。主存共分8个块(07),Cache为4个块(03),采用组相联映象，组内块数为2块，替换算法为近期最少使用算法(L

42、RU)。(1)画出主存、Cache地址的各字段对应关系(标出位数)图；(2)画出主存、Cache空间块的映象对应关系示意图；(3)对于如下主存块地址流：1,2,4,1,3,7,0,1,2,5,4,6,4,7,2,如主存中内容一开场未装入Cache中,请列 出Cache中各块随时间的使用状况；(4)对于(3),指出块失效又发生块争用的时刻；(5)对于(3),求出此期间Cache的命中率。解 答：(1)主存地址、Cache地址的各字段的位数及其对应关系如以下图所示Cache 块号 neb主存地址nm区号nd(1位)组号q(i位)组 内 块 号 位)块内地址nmr_ _/_/相联查找 Cache 地

43、址 nc直接查找主存块号nmb组号q(1位)组内块号S(1位)块内地址nmr主存地址和Cache地址的对应关系(2)主存块、Cache块的映象对应关系如以下图所示组 间 直 接 映 象 主 存 块 号岖1区组内各块之间全相联映象主存块和Cache块的对应关系(3)Cache中各块随时间的使用状况如以下图所示。图中标*号的是候选替换块的块号，H:命中;R:替换;L:失效。time t 1 2 36 7 8 9 10 11 12 13 14 15Cache的使用情况(4)发生块失效又发生块争用的时刻有6、7、9、10、11、12、14、15。(5)Cache 的块命中率 Hc=3/15=0.2。剖

44、 析：由于主存块、Cache块之间存在上述的映象对应关系，主存的第0、1、4、5块只能映象装入或替换物理Cache的 第0、1块;主存的第2、3、6、7块只能映象装入或替换物理Cache的 第2、3块。13.采用组相联映象，LRU替换算法的Cache存 储 器，发现等效访问速度不高，为此建议：(1)增大主存容量;(2)增 大Cache的块数(块的大小不变)；(3)增大组相联组的大小(块的大小不变)；(4)增大块的大小(组的大小和Cache总容量不变)；(5)提 高Cache本身器件的访问速度。解 答：(1)增大主存容量对Cache的访问时间ta根本不影响，从而对Cache的等效访问速度根本不影

45、响。(2)增 大Cache的块数(块的大小不变)一般将使Cache的命中率He上 升，从而使ta下 降，从而提高Cache的等效访问速度。(3)增大组相联组的大小(块的大小不变)一般将使Cache的命中率He上 升，从而使ta下 降，从而提高Cache的等效访问速度。(4)增大块的大小(组的大小和Cache总容量不变)一般将使ta下 降，从而提高Cache的等效访问速度。(5)提 高Cache本身器件的访问速度一般将缩短ta,从而提高Cache的等效访问速度。14.你对Cache存储器的速度不满，于是申请到一批有限的经费，为能发挥其最大经济效益，有人建议你再买一些同样速度的Cache片子以扩大

46、其容量;而另有人建议你干脆去买更高速的Cache片子将现有的低速Cache片子全部换掉。你认为哪种建议可取？你如何做决定？为什么？解 答：Cache本身的速度与容量都会影响Cache存储器的等效访问速度。如果对Cache存储器的等效访问速度不满，需要改良的话，就要作具体分析，看看现在Cache存储器的等效访问速度是否已接近于Cache本身的速度。如果差得较远，说 明Cache的命中率低，应从提高Cache命中率着手，包括调整组的大小、块的大小、替换算法以及增大Cache容量等。如 果Cache存储器的等效访问速度已经非常接近于Cache本身的速度还不能满足需要，就应该更换更高速的Cache片子

47、。第 五 章 重 叠、流水和向处理机1.假设指令的解释分取指、分析与执行3步，每步的时间相应为t取指、t分析、t执行，（1）分别计算以下几种情况下，执 行 完100条指令所需时间的一般关系式：a.顺序方式;b.仅 执行k 与 取指k+i重叠;c.仅 执行k、分 析k+1、取 指k+2”重叠;分 别 在t取指=t分析=2、t执行=1及t取指=t执行=5、t分析=2两种情况下，计算出上述各结果。解：（1）执行完100条指令所需时间：a.100*（t取指+t分析+t执行）；b.t取指+100*t分析+99*max（t取指+t执行）+t执行；c.t取指+max（t取指+t分析）+98*max（t取指+

48、t分析+t执行）+max（t分析+t执行）+t执行。（2）在t取指=t分析=2、t执行=1的情况下，执 行 完100条指令所需时间：a.500b.401c.203在t取指=t执行=5、t分析=2的情况下，执 行 完100条指令所需时间：a.1200b.705c.5102.流水线有4个功能部件组成，每个功能部件的延迟时间为纣，当输入10个数据后间歇5*又输入10个 数 据，如此周期性地工作，求此时流水线的吞吐率，并画出时空图。解：TP=10/14H=5/7M时空图3.有一个浮点乘流水线如图5.35(a)所 示，其乘积可直接返回输入端或暂存于相应缓冲存放器中，画出实现A*B*C*D的时空图以及输入

49、端的变化，并求出该流水线的吞吐率和效率;当流水线改为图5.35(b)形式实现同一计算时，求该流水线的效率及吞吐率。图 5.35(a)t At操作数；|阶 加 卜 T 尾 乘K T规格化 1积图 5.35(b)(b)解：按 图5.35(a)组织的流水线时，TP=3/13Mn=3/11。实现A*B*C*D的时空图如图0504所 示：图 0504规格化尾数乘阶码加输入(输出A*B CDA*B*CD按图5.35(a)组织的流水线时，TP=3/13M；n=3/11。实现A*B*C*D的时空图如图0504所 示：图 0505剖 析：为了减少运算过程中的操作数相关，A*B*C*D应改为(A*B)*(C*D)

50、进展运算。4.一个4段的双输入端规格化浮点加法流水线，每段经过时间10ns,输出可直接返回输入或将结果暂存于相应缓冲器中，问最少需经多少时间能求(10)Z(i=1)Ai,并画出时空图。答：时空图如下：.I I I蛤 中 A1+A2 A5+A6 A9+A10 A5A8AC A I“fi1A10A3+A4 A7+A8 A1A4 A1A4A9A10求(10)S(i=1)Ai需要的最知时间是170nso剖 析：为了防止先写后读相关，使流水线性能尽可能高，需将(10)(i=1)Ai调整成(A1+A2)+(A3+A4)+(A9+A10)+(A5+A6)+(A7+A8)o5.为提高流水线效率可采用哪两种主要