第1章数字电路和集成逻辑门电路习题解答.pdf

《第1章数字电路和集成逻辑门电路习题解答.pdf》由会员分享，可在线阅读，更多相关《第1章数字电路和集成逻辑门电路习题解答.pdf（128页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、思考题与习题1-1填空题1)三极管截止得条件就是UBE WOV 三极管饱与导通得条件就是_，IBS o三极管饱与导通得/BS就是 IBSN(VC C-UCES)/B RCO2)门电路输出为电平时得负载为拉电流负载，输出为 彳 氐电平时得负载为灌电流负载。3)晶体三极管作为电子开关时，其工作状态必须为 饱与 状态或截止 状态。4)74LSTTL电路得电源电压值与输出电压得高、低电平值依次约为 5V、2、7 V、0、5V。7 4TTL电路得电源电压值与输出电压得高、低电平值依次约为 5 V、2、4V、0、4 V。5)0C门称为 集电极开路门 门,多个0 C门输出端并联到一起可实现 线 与 功能。6

2、)CMOS 门电路得输入电流始终为零.7)CMOS门电路得闲置输入端不能悬空，对于与门应当接到 高电平,对于或门应当接到 低 电平。1-2选择题1)以下电路中常用于总线应用得有 abc.A、T S L门 B、0C门 C、漏极开路门 D、CMOS与非门2)TT L与非门带同类门得个数为N,其低电平输入电流为1、5nl A,高电平输入电流为10uA,最大灌电流为1 5 m A,最大拉电流为400uA,选择正确答案N最大为 B。A、N=5 B、N=10 C、N=2 0 D、N=403)CM O S数字集成电路与T T L数字集成电路相比突出得优点就是ACD。A、微功耗 B、高速度 C、高抗干扰能力

3、D、电源范围宽4)三极管作为开关使用时,要提高开关速度,可 D.A、降低饱与深度 B、增加饱与深度C、采用有源泄放回路 D、采用抗饱与三极管5)对于T T L与非门闲置输入端得处理，可以 ABD.A、接电源 B、通过电阻3k Q接电源C、接地 D、与有用输入端并联6)以下电路中可以实现 线与 功能得有 CD。A、与非门 B、三态输出门C、集电极开路门 D、漏极开路门7）三态门输出高阻状态时,A B D 就是正确得说法.A、用电压表测量指针不动 B、相当于悬空C、电压不高不低 D、测量电阻指针不动8）已知发光二极管得正向压降厌=1、7 V,参考工作电流L）=1 0mA,某TTL门输出得高低电平分

4、别为UOH=3、6 V,l k =0、3 V,允许得灌电流与拉电流分别为I i=1 5 m A,1。Il=4 m A。则电阻R 应 选 择 D 。A.1 0 0 Q B、5 1 0 0 C、2、2 k Q D、3 0 0 Q图 1 6 0 题 1、1 7 图9）7 4 I I C X X X系列集成电路与T T L 7 4 系列相兼容就是因为 C 。A、引脚兼容 B、逻辑功能相同 C、以上两种因素共同存在1 0 ）7 4 H C 电路得最高电源电压值与这时它得输出电压得高、低电平值依次为 衣 .A、5V、3、6V、0、3 V B、6V、3、6 V、0、3 V C、6 V、5、8 V、0、I V

5、1 3判断题1）普通得逻辑门电路得输出端不可以并联在一起，否则可能会损坏器件。（J ）2）集成与非门得扇出系数反映了该与非门带同类负载得能力。（V ）3）将二个或二个以上得普通TTL与非门得输出端直接相连,可实现线与。（X ）4 ）三态门得三种状态分别为：高电平、低电平、不高不低得电压.（X ）5）T T L 0C门（集电极开路门）得输出端可以直接相连，实现线与.（J ）6）当T T L 与非门得输入端悬空时相当于输入为逻辑1。（V ）7）T T L 集电极开路门输出为1 时由外接电源与电阻提供输出电流。）8）C M O S 0 1）门（漏极开路门）得输出端可以直接相连，实现线与。（V ）9）

6、C M O S 或非门与T T L或非门得逻辑功能完全相同。）1-4 试判断图1-5 0 所示各电路中三极管工作处在什么状态,分别求出它们得基极电流、集电极电流，并求出.15V5Ve)图15 0 题14 图解:假设三极管集电极一发射极饱与压降(a),饱与电流所以三极管处于放大状态，则，(b),饱与电流所以三极管处于饱与状态,贝U，(c )等效输入电压，等效输入电阻,则，饱与电流所以三极管处于放大状态，则,(d ),(e )假设三极管处于放大状态，饱与电流所以三极管处于放大状态，则，1-5为什么T T L 与非门电路得输入端悬空时，可视为输入高电平？对与非门与或非门而言，不用得输入端有几种处理方

7、法？答:从T T L 与非门得输入端负载特性可知，当其输入端所接电阻大于其开门电阻时,相当于输入端为高电平，输入端悬空时，其输入端所接电阻相当于无穷大，大于其开门电阻，所以可视为输入高电平。对与非门而言，不用得输入端有三种处理方法：悬空、接高电平或与其它输入端并联使用；对或非门而言，不用得输入端有两种处理方法：接低电平或与其它输入端并联使用。1-6电 路 如 图1-51所 示，其中与非门、或 非 门 为CM OS门电路.试分别写出图中、得逻辑表达式，并判断如图所示得连接方式能否用于T T L电路。图15 1 题1-6图解：，。1 7图1 -5 2所示得TTL门电路中，输入端1、2、3为多余输入

8、端，试问哪些接法就是正确得？e)f)g)h)图1-5 2 题1、7图答：图a、b、d、e、g就是正确得。1-8电路如图1一53所 示，试写出各电路得逻辑表达式。-4*a)b)c)d)图1-5 3 题1、8图答:，,1-9图154所示电路就是用T T L 反相器7 4LS04来驱动发光二极管得电路，试分析哪几个电路图得接法就是正确得，为什么？设LED得正向压降为1、7 V,电流大于1mA时发光，试求正确接法电路中流过LED得电流.图1-5 4 题1、9图解：b 图与d图得接法就是正确得,因为其它两种接法得工作电流不满足要求。b 图，当输出为高电平时，流过LED得电流大于；d 图，当输出为低电平时

9、,流过LED得电流大于。1-1 0 电路如图1 5 5 所示,测得各引脚得逻辑电平如表1T5所示,试分析该电路就是否有问题?如果有问题，则分析哪一个门电路发生了故障？国 口 直流电冰图1-5 5 题1、10图表 1 T 5 各引脚得逻辑电平引脚逻辑电平1高2低3低4低5低6高7低8高9低10低11低1 2低13高14高答:第2、5个非门发生故障。1-1 1图1-5 6所示，在测试T T L与非门得输出低电平时，如果输出端不就是接相当于8个与非门得负载电阻，而就是接，会出现什么情况，为什么？ffll5 6 题 111 图答：止 匕 时，输出低电平会超过允许值，因为，当负载电流太大时，与非门输出级

10、得驱动管（发射极接地得三极管）得饱与条件将不再满足，管子会处于放大状态,集电极电位会上升，即输出电平上升。1-1 2具有推拉输出级得T T L与非门输出端就是否可以直接连接在一起?为什么？答：不可以直接连接在一起。如果一个门导通，另一个门截止,其输出级工作电流很大,可能会损坏器件。1-1 3如图15 7图所示为T T L与非门组成得电路，试计算门G i能驱动多少同样得与非门电路。要求G i输出高、低电平满足kH2 3、2 V,K）LWO、4 V。与非门得输入电流为ALW1、6 m A,7HW 4 0 U A,%LW0、4 V时 输 出 电 流 最 大 值 为（m a x）=16 m A,%H2

11、 3、2 V时输出电流最大值为/o i m a x L-0、4 mA。G|得输出电阻忽略不计.图 1 一5 7 题 113图解：当一个T T L与非门得所有输入端并联起来时，总得高电平输入电流为A/I H，而低电平电流则为/人。当输出低电平时，N个负载门灌入得电流不得超过/o u m a x），即也就就是说当输出高电平时，N个负载门拉出得电流不得超过，叩也就就是说，故门G|能驱动5个同样得与非门电路1 -1 4电路如图1-5 8a、b、c所示，已知4 8波形如图15 8 d）所示,试画出相应得Y输出波形。?I-1 -+5V-a)b)c)d)图1-5 8题11 4图答:a）与非门得功能b）输出始

12、终为高阻c）输出为高阻1-15 如图1 59 a）所示电路，就是用0 C 门驱动发光二极管得典型接法。设该发光二极管得正向压降为1、7 V,发光时得工作电流为1 OmA,0 C 非门7405与74LS05得输出低电平电流分别为16mA与 8 mA。试问：1）应选用哪一型号得0 C 门？2）求出限流电阻力得数值.3）图1 59 b）错在哪里?为什么？图15 9题1 1 5图解：1）应选用7 4 05。2）,R应选用3 0 0 欧姆得电阻。3）O C 门在使用时，输出端必须接上拉电阻到电源正极,否则，其输出得两种状态则分别为低电平与高阻态。b 图中输出端与电源正极之间没有接上拉电阻，所以，所接得发

13、光二极管不管就是什么情况均不会发光。1-16 如图160所示电路，试写出输出与输入得逻辑表达式。B-图1一60 题1T6图答：1-1 7 画出图1-6 1 所示三态门得输出波形。图 1-6 1 题 1-1 7 图a)电 路 b)输入波形1-1 8 如图1 6 2 所示为一继电器线圈驱动电路.要求在=丫旧时三极管V 截止，而修=0 时三极管饱与导通。已知0 C 门输出管截止时得漏电流/OH 1 O O u A,导通时允许流过得最大电流/o-max)=1 0 mA,管压降小于0、I V,导通内阻小于2 0 Q。三极管B =5 0,饱与导通内阻&Ed)=2 0 Q。继电器线圈内阻2 4 0 Q,电源

14、电压%c=1 2V、VE E=-8 V,R2=3、2 k Q,7?3=1 8 kQ,试求A 3 得取值范围.图16 2 题 1 18图解:时，0 C 门输出低电平，使三极管T 截止，设局 方向自上而下，设/R 2 方向自左而右，0 C 门得负载电流方向自右而左，则于就是时，0 C 门输出高电平，使三极管T饱与导通，设其饱与压降，三极管得集电极电流其基极电流应满足设得方向从右到左，得方向自上而下，则%=/B+/R3=/B+VB E-V|IE 0.975+07(-8)1.45nAK Z 1 3 K.7 1 5 g由得综上所述1_1 9电路如图16 3所小。1)无论开关接于“1”还就是“0”，或非门

15、得输出端引脚1始终输出低电平。该电路就是否存在问题，如有问题，问题就是出在反相器还就是出在或非门上？2)当开关接于“0”时，如果或非门得引脚2与引脚3状态均为低电平，则电路就是否正常？如不正常，故障出现在哪里？直?克电源图1一6 3题11 9图答：1)没有问题2)反相器1-2 0电路如图16 4所示。试分析电路，写出输出函数R、Fz得逻辑表达式.Vcc_向同向FlnnigjLjLjLd田 中174LS86 _曲 由GNI)ODJEJUGN0_ _ 74LS00._.A B C Y1图1 -64 题1 2 0图思考题与习题题解2-1 将下列二进制数分别转换成十六进制数与十进制数(1)100110

16、(2)100101101(3)10 0 001 1 100 1 (4)1 1 1 1110 1 1010解：(1)(2)(3)(4)2-2 将下列十进制数转换为二进制数(1)12(2)5 1 (3)105(4)136解：(3)(4)2-3 将下列十六进制数转换成等效得二进制数与十进制数(1)(BCD)H(2)(F 7)H(3)(1001)H(4)(8 F)H解：(2)(3)(4)2 4 写出下列十进制数得842 1 BCD码(1)2 0 03(2)99(3)48(4)12解：(1)(200 3)=(00 1 0 0 000 0 0 00 0011)842iB C D(2)(99)(o)=(1

17、001 1001)8 4 2 1 B C D(3)(4 8)(10)=(010 0 1 00 0)8 4 2I B C D(4)(1 2)=(000 1 0 0 1 0)8 4 2 1 B C D2-5 写出习题2、5 图(a)所示开关电路中与、之间得逻辑关系得真值表、函数式与逻辑电路图.若已知变化波形如习题2、5 图(b)所示,画出、得波形。(c)Q、尸2输出波形习题2、5图解：设输入变量、表示开关得状态，开个闭合用逻辑1表示，开个断开用逻辑0 表示.输出变量表示灯得状态，灯亮用逻辑1 表示，灯灭用逻辑0 表示.由此可列出开关电路得真值表如习题2、5 表所示。习题2、5表 开关电路得真值表根

18、据真值表可得函数得表达式0000000100010000110110001101111101111111最后根据、波形，画出、得波形如习题2、5(c)所示。2-6用逻辑代数得基本公式与常用公式证明下列各等式(1)(2)(3)(4)解：(1)(A+B)(A+C)=A+AC+A8+8C=A(1+C+B)+8C=A+8C(2)根据上题得结果(A+B)(B+D)(A+C)(C+D)=(A+B)(A+C)(B+D)(C+D)=(A+BC)(D+BC)BC+AD(3)(4)根据吸收律ABC+ABC+ABC=ABC+BC=B(AC+Q=B(A+C)=AB+BC2-7试画出用与非门与反相器实现下列函数得逻辑图

19、(1)(2)(3)(4)解：习题2 7通过公式转换，得出下列形式：(1)对应习题2-7 图(a)；(2)对应习题2 7图(b)；(3)对应习题2-7 图(c)；(4)对应习题2 7图(d)。(1)(2 )F =ABC+ABC+ABC=ABC-ABC-ABC=ABC-ABC-ABC(3)F=(A+B)(A+B)C+BC=AC+ABC+BC=7BC ABC-BC(4)(c)(d)习题2 7 图2 8用真值表验证下列等式(1)(2)解：解:(2)2-9 试根据逻辑函名得真值表(见表2、9)，分别写出它们得最简与或表达式表2、9 题2-9表-C-rA+BC己+8）（,4+。）1e4L-TO-0-o丁0

20、1 10。由0 1111 110011101111101111111ABC0 00010 01000 10100 11011 00111 01001 1001111102-1 0将下列函数展开为最小项表达式(1)(2)解：Y(A,B,C)=AB+BC=AB(C+C)+BC(A+A)=ABC+ABC+ABC=(7,6,3)(2)7(C,D,G)=(C+D)+DG=CD(D+G)=CDG=(6)2-11 将以下逻辑函数分别化成与非一与非式与或非一或非式(1)(2)(3)(4)解：(1)与非-与非式或非一或非式(2)与非-与非式或非一或非式(3)与非一与非式或非-或非式(4)与非一与非式或非一或非式

21、Y=ABBC BCD ABCD+B C D=ABBCBCD ABCD+ABCD=(A+C)(B+C+5)(A+B+C+D)+A+B+C+D=A+B+B+C+B+C+D+A+B+C+D+A+B+C+D=A+B+B+C+B+C+D+A+B+C+D+A+B+C+D2-12 用卡诺图表示以下逻辑函数并写成最小项之与得形式(1)(2)(3)(4)解：(1 )卡诺图如图2、12(a)所示。图 2、12(a)函数得最小项之与形式:Y-A+BC A B C +ABC+ABC+ABC+ABC(2)卡诺图如图2、12(b)所示。图 2、12(b)函数得最小项之与形式：(3)卡诺图如图2、12(c)所示。图 2、1

22、2(c)函数得最小项之与形式：(4 )卡诺图如图2、12(d)所示。图 2、12(d)函数得最小项之与形式：2-1 3 用公式化简法化简以下逻辑函数(1)(2)(3)(4)解：(1)(含项多余)(据)。(2)(非因子余)。(据)(3)。(2 次求反)。(狄摩根定律D。(据)。(狄摩根定律)(4).o(配项)。(展开)。(含项多余)。(据)2-14 用卡诺图化简法化简以下逻辑函数。(2)(3)(4)(5 )(6)(7)约束条件(8)约束条件解：、(2)(3)、(4)(7)、(8)2-1 5 试用二进制补码运算方法计算下列各式(1)5+7解：(1)+5 0+7(2)1 4 9001010 0 0

23、1 1 1(3)14+9(4)-14-9+1 2 0 01 1 00(2)+1400 1110-9 1 101 1 1+5 0 00101(3)-1 4 1 1 0010+9 0 01001-5 1 110 11(4)14 1 1 0 010 9 1 10 111-23 1 0 1 0 0 1思考题与习题与题解3-1 填空题1、若要实现逻辑函数，可以用一个1 与 或 门；或者用 三 个与非门;或者用 四个或非门。2、半 加 器 有 2 个 输 入 端,2个输出端;全加器有 3 个输入端，2 个输出端。3、半导体数码显示器得内部接法有两种形式:共阴 极 接 法 与 共 阳极接法。4、对于共阳接法

24、得发光二极管数码显示器，应 采 用 低电平驱动得七段显示译码器.3-2 单项选择题1、组合逻辑电路得输出取决于（A）.A.输入信号得现态 B。输出信号得现态 C.输入信号得现态与输出信号变化前得状态2、编码器译码器电路中，（A）电路得输出就是二进制代码。A.编码 B。译码 C.编码与译码3、全加器就是指（C）oA。两个同位得二进制数相加 B.不带进位得两个同位得二进制数相加 C.两个不同位得二进制数及来自低位得进位三者相加4、二一十进制得编码器就是指（B）.A.将二进制代码转换成0 9 十个数字 B.将0 9十个数字转换成二进制代码电路C o 二进制与十进制电路5、二进制译码器指（A）.A。将

25、二进制代码转换成某个特定得控制信息 B。将某个特定得控制信息转换成二进制数 C.具有以上两种功能6、组合电路得竞争冒险就是指（B）。A。输入信号有干扰时，在输出端产生了干扰脉冲 B。输入信号改变状态时，输出端可能出现得虚假信号 C.输入信号不变时,输出端可能出现得虚假信号3-3组合电路如图图3、45所示，分析该电路得逻辑功能.图3、4 5题3 3图解：(1)由逻辑图写出逻辑表达式：图(a)L=AABC+BABC+CABCABC(A+B+C)=ABC+ABC图(b)(2)由表达式列出真值表，见表3-1(a)、(b)o表31(a)表3-1(b)_ A B C DKABCL 0 0 0 000 0

26、0 110 0 00 0 0 1 010 0 1 0 0 1 100 1 0 010 1 01 0 1 0 100 1 1 0 11000 11111 0 01 1 0 0 011 0 0 101 0 111 0 1 001 1 01 1 0 1 11110 001 1 10110 111 1 1 u111110(3)分析逻辑功能：由真值表(a)可知，当三个变量不一致时，电路输出为“1”，所以该电路称为“不一致电路”.由真值表(b)可知,在输入四个变量中，有奇数个1时，输出为“1”，否则为“0”。因此该电路为四位判奇电路，又称为奇校验器。3-4组合电路如图图3、46所示，分析该电路得逻辑功能。

27、图3、46 题3 4图解：（1）由逻辑图写出逻辑表达式：图（a）图（b）（2）虽然，这两个电路得逻辑图就是有区别得,但由表达式可知，其实这两个电路得逻辑功能就是相同得,列真值表如下，见表3-2。表 3 2000。00001000101100010011100111|1（3）分析逻辑功能：由真值表可知，该电路为全加器,为全加器得与，而就是进位信号。3-5 已知输入信号a、b、c、d 得波形如图3、47所示，选择集成逻辑门设计实现产生输出波形得组合电路.b_ru L_n_n_d_ i i _iL J尸_ru u i _ n图3、4 7 题3-5图解:根据波形图，列出真值表如表3 3 所示。表33a

28、 h c dabed0 0 0 0 0 08 1 0 0 0 11 0 0 0 1 09 1 0 0 1 12 0 0 1 0 11 0 10 1 0 13 0 0 1 1 111 1 0 1 1 14 0 1 0 0 012 110 0 15 0 1 0 1 01 3 110 1 16 0 110 114 1 1 1 0 17 0 1 1 1 015 1111 0将逻辑函数填入卡若图，如 图 3-5(a)所示，经简化可得，画出电路图如图3-5 (b)所示.ya00 01 11 10oo(TTn01ii i iIO I 1H 1i、11图 35(a)图 3-5(b)3-6 就是设计一个4 输入

29、、4 输出逻辑电路。当控制信号时,输出状态与输入状态相反;时,输出状态与输入状态相同。解：设为输入变量，为对应得输出变量,为控制信号.根据已知条件:时，时,，0于就是，可得：既有由于一般多用异或门，所以改写上式于就是可以得到逻辑电路图如图3-6 所示。图3-63-7 利用两片8 线-3 线优先编码器7 4HC1 4 8 集成电路构成得逻辑图如图3、48所示.1I。1213%【51617，8，9 hi 14 As图3、48 题3-7图(1)试分析电路所实现得逻辑功能。(2)指出当输入端处于下述几种情况时，电路得输出代码。(a)当输入端为0,其余各端均为1 时；(b)当输入端为0，其余各端均为1

30、时；(O 当输入端与为0,其余各端均为1 时。(3)试说明当输入端全为高电平1 时与当而其余各端为高电平1 时，电路输出状态得区别。解：(1)由图分析，电路构成1 6 线-4 线优先编码器，输出端为优先编码标志，当时表明输出代码为优先编码输出。(2)不同输入时,电路输出状态分析：(a),低位片工作，该片，总编码输出，即。(b)，高位片工作，该片，总编码输出，即。(c),则优先编码,高位片工作，该片,总编码输出，即.(3)输入端全为高电平1 时与仅，电路输出状态分析如下：在这两种输入条件下，高位片与低位片输出，不同得就是：当输入端全为高电平1 时,两片均为1,总编码输出，即，且,表明两片均无键操

31、作，输出代码无效;当仅，低位片工作，该片，总编码输出，即，但，表明有键操作，输出代码有效。3-8 试写出图3、4 9 电路所示输出得逻辑函数式。49 题3-8图K、3_。图解：由图直接可以写出表达式如下：3-9 电路如图3、50所示，问图中哪个发光二极管发光。图3、5 0 题3 9图解:由图可知,74HC2 83为加法器，运算结果为1001,74HC 8 5 为 4 位数据比较器，比较结果,所以输出端，故 LED3发光二极管发光。3-1 0 某雷达站有3 部雷达，其中与功率消耗相等,得功率就是得两倍。这些雷达由两台发电机与供电，发电机得最大输出功率等于雷达得功率消耗，发电机得最大输出功率就是得

32、3倍。要求设计一个逻辑电路，能够根据各雷达得启动与关闭信号，以最节约电能得方式启、停发电机。解:根据题意分析可知，。列表3-1 0:表 3-1000000010101010110110010101011100111111根据真值表,可得卡诺图如3-1 0(a)(b)0图题解3 1 0由卡 诺 图(a)、(b)可得、得逻辑表达式：所以，逻辑电路图如图解3 1 0(c)所示.图 3-1 0(c)3-1 1某化学实验室有化学试剂24种,编号为12 4 号，在配方时,必须遵守下列规定：(1)第 1号不能与第1 5 号同时用；(2)第 2 号不能与第10号同时用；(3)第 5、9、12号不能同时用；(4

33、)用第7 号时必须同时配用第18号；(5)用 第 10、12 号时必须同时配用第2 4 号。请设计一个逻辑电路，能在违反上述任何一个规定时,发出报警指示信号.解:设2 4 种化学试剂得代号分别为，并设有某号试剂时逻辑为1,反之为逻辑0,则由题意可得：由得，由(2)得;由(3)得，由(4)得；由(5)得；则发出报警信号为：E=A,As+,Ao+A ,4 ,+A7，As+(A o+A2),4 4，得电路图如图题解 3 11所示。图 3-113-12 设计一个如图3、5 1所示五段L E D数码管显示电路.输入为A、B,要求能显示英 文Error中得三个字母E、r、o（并要求AB=1时全暗）,列出真

34、值表，用与非门画出逻辑图.由真值表写出各输出端得逻辑表达式如下:,。电路图如图3 1 2所示。图 3、5 0 题 3-12图解:设、为输入变量，根据题意，列出真值表如表3 12所示.表 3 12字母 输 入输 出形状a b c d eE 0 010 11r0 11o1010 0 1暗 1 101111 00 0 0 0 0AB图 3123 13 4位数值比较器74HC 8 5集成电路应用。(1)试用一片74HC85器件与必要得门电路实现2 个 5 位二进制数得并行比较电路。(2)试用两片74HC85器件与必要得门电路实现3 个 4 位二进制数得比较电路，并能判别：3 个数就是否相等;若不等，数

35、就是否最大或最小。解：(1)根据题意，将 2 个 5 位二进制数中得高四位，即与分别接入比较器得两参比数据输入端，而将与分别与得结果相或非后接至比较器级联输入端与上，并将接至比较器级联输入端上.电路图如图313(a)所示。图 3 1 3 (a)(2)根据题意，为了实现3 个 4 位二进制数得比较,并按要求进行判别，可将A 与 B,A 与 C 分别在两片74HC85器件中进行比较，并用门电路将两片比较器得输出组合成3 种结果，即 若 且，则有,;若且，则 A 为最大,；若且，则 A 为最小，.电路图如图3为(b)所示。Y.匕YsA A A A C C C C B B B B图 3 1 3 (b

36、)3-1 4 试 用 74HC 153组成八选一数据选择器.解：在八选一数据选择器中，需要三个地址码，而四选一数据选择器只有两个地址码，于就是需要用使能段端作为第三位地址码得输入端.其逻辑图如图3-14所示。1图 3143-1 5 试用3线一8线译码器7 4 HC 1 3 8与与非门分别实现下列逻辑函数。(1)(2)解：(1)Z=ABC+A(B+C)=ABC+ABC+ABC+ABC=w(l,2,3,7)(2)电路如图3 T 5(a)(b)所示。A74HC13874HC138TAi Ai Ao Si Si$cc44口48(a)()图 31 53 16试用八选一数据选择器7 4 HC 1 5 1分

37、别实现下列逻辑函数:1)2)解：(1)(2)Z=ABC+A(B+C)=ABC+ABC+AfiC+ABC=/?1(0,1,3,5)电路如图3 1 6 (a )(b)所示。图 3-163-1 7 试用3线-8线译码器74 H C 1 3 8 与与非门实现如下多输出逻辑函数:解：电路如图31 7 所示.74HC138Ai Ai AIo Si Si S3c8A图 3173-18 试设计一个能实现两个1位二进制全加运算与全减运算得组合逻辑电路。要求用以下器件分别构成电路.(1)用适当得门电路；(2)用 3 线一8 线译码器7 4HC138及必要得门电路；(3)用双4 选 1数据选择器74HC1 5 3

38、及必要得门电路。解:根据题意可列出1位全加器与全减器得真值表如表318所示。全加与全减两种运算必须设置1控制信号，记为，并设作全加运算，作全减运算.表 3-1 8 全加/全减器真值表M A B C!CO SM A B Cl CO S0 0 0 0 0 01 0 0 0 0 00 0 0 1 0 110 0 110 0 1 0 0 11 1 10 0 1 1 1 010 10 100000111001101010 11 010111 0 11100110111101110001001将加/减控制信号作为一个输入变量，可得出一位全加、全减器得输出函数如下:(1)利用门电路设计,将给定得输出函数,利

39、用卡诺图等方式化简，并进行逻辑变换,得到:利用异或门及与或门构成得1 位全加、全减运算电路，如图318(a)所示。0 3-1 8 (a)(2 )用 3 线一8 线译码器74HC 1 38及必要得门电路设计;电路如图3T8(b)所示.图题解3 1 8(b)(3)用双4选1数据选择器7 4HC1 53及必要得门电路设计：S=2777(1,2,4,7,9,10,1215)=M(ABC1+ABCI+ABCI+ABCI)+M(ABCI+ABCI+ABCI+ABCI)CO=2/71(3,5,6,7,9,10,11,15)=M(ABCI+ABCI+ABCI+ABCI)+M(ABCI+ABCI+ABCI+AB

40、CI)s co电路如图3-18(c)所示。图 3 1 8(c)3-1 9判断图3、5 2所示电路就是否存在险象.如果存在险象，如何克服？图 3、5 2解：对电路图3、5 2 （a）,其逻辑表达式为:,当,，所以存在静态1险象。在函数中增加冗余项项使函数变为即可，如图3-1 9 所示。图 3 1 9对电路图3、5 2（b）,逻辑表达式为:，电路有险象。可以采用封锁脉冲消除。r思考题与习题题解4-1判断题1、由两个T T L 或非门构成得基本R S 触发器，当 R=S=O 时,触发器得状态为不定。（X ）2、RS触发器得约束条件R S=O 表示不允许出现R=S=1 得输入。（J ）3、对边沿JK触

41、发器，在 CP为高电平期间，当 J=K=1 时，状态会翻转一次.（X ）4、同步触发器存在空翻现象，而边沿触发器与主从触发器克服了空翻。（V ）5、D 触发器得特性方程为Q1 =D,与 Q 无 关，所 以 它 没 有 记 忆 功 能。（X ）4 -2 多项选择题1、欲使JK触发器按=工作，可使J K触发器得输入端（A C D ）.A、J=l,K=Q B、J =Q,K=C、J=,K=Q D、J =,K=12、对于T触发器，若原态=1,欲使次态=1,应使输入T=（A D ）。A、0 B.1 C、Q D、3、欲使J K触发器按=0 工作，可使J K 触发器得输入端（BC D ）.A、J=K=1 B、

42、J=Q,K=Q C、J=Q,K=1 D、J=0,K=14、欲使J K 触发器按Q n+l=Q n 工作，可使J K 触发器得输入端（A BD ）.A、J=K=0B、J=Q,K=C、尸,K=QD、J=Q,K=05、对于T触发器，若原态=0,欲使次态=1 ,应使输入T =（BD）。A,0 B o 1 C、Q D、6、欲使JK触发器按=1 工作，可使JK触发器得输入端（B C D ）.A、J=K=1 B、J =1,K=O C、J =K=D、J=,K=O4-3单项选择题1、为实现将J K触发器转换为D触发器，应 使（A ）oA、J=D,K=B、K=D,J=C J=K=D D、J=K=2、对于J K触发

43、器，若J=K,则可完成（C）触发器得逻辑功能。A、R S B、D C、T D、T 3、欲使D触发器按=工作，应使输入D=（D）。A、0 Bo 1 C、Q D、4、对于D触发器，欲使=,应使输入D=（C）。A 、0 B.1 C,Q D,4-4画出图4-1 5所示由与非门组成得基本R S触发器输出端、得电压波形，输入端、得电压波形如图中所示。图41 5 题4-4图解：见图题解4-4图题解4-44-5画出图4 1 6由或非门组成得基本R-S触发器输出端、得电压波形，输出入端，得电压波形如图中所示。图4 一16 题4-5图解：见图题解4一5图题解4-54-6图4 -1 7所示为一个防抖动输出得开关电路

44、。当拨动开关S时，由于开关触点接触瞬间发生振颤,与得电压波形如图中所示，试画出。、端对应得电压波形。图4-1 7 题4 6图解：见图题解4 6图题解4 64-7 由T T L与非门构成得同步R S触发器，已知输入R、S波形如图4 -1 8所示,画出输出Q端得波形.图4-1 8 题4-7图解：见图题解4-7图题解4 74-8由两个边沿J K触发器组成如图所示得电路，若 CP、A得波形如图（b）所示,试画出。、Q得波形。设触发器得初始状态均为零。图4 1 9题4 8图解：见图题解4一8CP_FLn_n_rLAJQ.图题解4-84-9图4 2 0电路就是由D触发器与与门组成得移相电路,在时钟脉冲作用

45、下，其输出端 从B输出2个频率相同，相位差为9 0 得脉冲信号.试画出、4、8端得时序图.解：见图题解4 9图4-2 0 题49图Q JQH II I-A n n IB n n图题解4-94-1 0某同学用图所给器件构成电路，并在示波器上观察到图所示波形。试问电路就是如何连接得？（只需画出逻辑电路图）图4 2 1 题4-1 0图解：见图题解4 1 0图题解4 104-11 电路如图42 2所示，设触发器初始状态均为零，试 画 出 在 作 用 下Q与Q得波形。图42 2题41 1图解:见图题解4-1 1图题解4114-1 2已知CMOS边沿触发结构触发器各输入端得电压波形如图4-2 3 所示,试

46、画出、端对应得电压波形。图423 题412图解:见图题解4 12CP|RDL!：!,t；一_K|：；：t0，HQ I ：；：f a I I I I I I 4-4-1 3 所示各触发器得波形如图4-2 4所示，试画出各触发器输出端0 波形.设各触发器得初态为0。图题解4-1 2cpjnjnj-LFLrLri图4-2 4题4-1 3图解:见图题解4 13图题解4 1 341 4图4-2 5 所示就是用CM O S 边沿触发器与或非门组成得脉冲分频电路。试画出在一系列C P 脉冲作用下，Q i、Q 与 Z 端对应得输出电压波形。设触发器得初始状态皆为。=0。图4-25 题4-14图解：见图题解4-

47、14图题解4-144-1 5 图4-2 6 所示就是用维持阻塞结构D 触发器组成得脉冲分频电路。试画出在一系 列 C尸脉冲作用下输出端 对应得电压波形.设触发器得初始状态均为0=0。图4-26 题41 5 图解：见图题解4-1 5图题解4 154-1 6试画出图42 7 电路输出X Z 得电压波形，输入信号力与时钟C尸得电压波形如图中所示，设触发器得初始状态均为0=0.图 427A-LJL_T_L题4一 一 1 6 图解：波形见图题解4 一16图题解4-1 64-1 7试画出图4-2 8 电路在一系列C尸信号作用下Q、Q、端输出电压得波形，触发器为边沿触发结构，初始状态为Q=0。图4一28 题

48、4-17图解：波形见图题解4 1 7图题解41 74-1 8 试回出图4 2 9 电路在图中所示。尸、信号作用下。1、。2、得输出电压波形,并说明Q i、。2、。3输出信号得频率与C P信号频率之间得关系。Q l Q 2 Q 3RD J-1-1图 4-29RD J题4 18图解:波形见图题解4-1 8图题解418若 C P得频率为，则。I、。2、。3 得频率分别为、。思考题与习题题解5-1填空题(1)组合逻辑电路任何时刻得输出信号，与该时刻得输入信号有关；与电路原来所 处 得 状 态 无关；时序逻辑电路任何时刻得输出信号，与该时刻得输入信号直美_ _ _ _ _ _;与信号作用前电路原来所处得

49、状态有关。(2)构成一异步进制加法计数器需要 n 个触发器,一般将每个触发器接成计数或T 型触发器。计数脉冲输入端相连,高位触发器得C P 端 与 邻低位端 相连。(3)一个4 位移位寄存器，经过 4 个时钟脉冲CP 后,4 位串行输入数码全部存入寄存器；再 经 过 个时钟脉冲C P 后可串行输出4位数码。(4)要组成模1 5 计数器，至少需要采用 4 个触发器.5-2判断题(1)异步时序电路得各级触发器类型不同。(X )(2)把一个5 进制计数器与一个1 0 进制计数器串联可得到1 5 进制计数器。(X)(3)具 有 N 个独立得状态，计 满 N 个计数脉冲后，状态能进入循环得时序电路，称之

50、模 N 计 数 器。(V )(4)计 数 器 得 模 就 是 指 构 成 计 数 器 得 触 发 器 得 个 数.(X )5-3 单项选择题(1)下列电路中，不属于组合逻辑电路得就是(D).A、编码器 B、译码器 C、数据选择器 D、计数器(2)同步时序电路与异步时序电路比较，其差异在于后者(B )。A、没有触发器 B、没有统一得时钟脉冲控制C、没有稳定状态 D、输出只与内部状态有关(3)在下列逻辑电路中，不就是组合逻辑电路得有(D )。A、译码器 B、编码器 C、全加器 D、寄存器(4)某移位寄存器得时钟脉冲频率为1 0 0 K H z ,欲将存放在该寄存器中得数左移8 位，完成该操作需要（