第六章触发器及时序逻辑电路.ppt

《第六章触发器及时序逻辑电路.ppt》由会员分享，可在线阅读，更多相关《第六章触发器及时序逻辑电路.ppt（53页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路6-1 触触发器器6-2 常用的常用的时序序逻辑电路路6-3 数数/模与模模与模/数数转换器器第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路 组合电路与时序逻辑电路的区别组合电路：电路的输出只与电路的输入有关，与电路原来的状态无关时序逻辑电路：电路在某一给定时刻的输出取决于该时刻电路的输入还取决于原来状态由触发器保存时序逻辑电路：组合电路+触发器电路的状态与时间顺序有关第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1.了解时序逻辑电路的特点和基本组成。2.了解基本RS触发器、同步RS触发器的电路组成和逻辑功能。3.掌握JK触

2、发器、D触发器、T触发器的逻辑功能。61 触发器触发器第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路能够存储一位二进制数码的基本单元电路（1）有两个稳定的工作状态，分别用“0”和“1”表示。组合电路：不含记忆元件、无反馈、输出与原来状态无关触发器：触发器的基本特点：（2）在适当信号的作用下，两种稳定状态可以相互转换。（3）输入信号消失后，能将获得的新状态保持下来。具有记忆功能具有记忆功能第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1.基本RS触发器（1）电路组成与逻辑符号一、一、RSRS触发器触发器&基本RS触发器的逻辑电路两个输入端：两个输出端：两个稳定状态：触发器是“0”

3、状态触发器是“1”状态有两条反馈线：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路（2）工作原理0 01 11 10 0触发器被“置0”&1 10 0第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路触发器被“置1”0 01 11 10 00 01 1&第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路若触发器的原状态为“1”1 11 1若触发器的原状态为“0”触发器保持原状态“0”不变0 01 1触发器保持原状态“1”不变&0 01 11 11 10 01 1&0 01 1第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路0 00 01 11 1“不允许”&“不定”第六章

4、第六章 触发器及时序逻辑电路触发器及时序逻辑电路（3）逻辑功能输入输入输出输出功能功能010100置置0100111置置1110101保持保持0001不定不定真值表真值表&11000011置置0置置1&1100保持保持不定不定第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路逻辑符号逻辑符号负脉冲触发优点：电路简单，构成各种高性能触发器的基础。缺点：（1）触发器的状态受输入信号直接控制。（2）状态不定。触发器在外加信号作用下，状态发生了转换，称为“翻转”。外加的信号称为“触发脉冲”。RD、SD上加的非号“”，表示负脉冲触发，即低电平有效；不加非号的，表示正脉冲触发，即高电平有效。第六章第六

5、章 触发器及时序逻辑电路触发器及时序逻辑电路触发器的基本特点：（1）触发器有两个互补的输出端 与 ；（2）触发器具有0和1两个稳定状态；（3）触发器具有触发翻转的功能；（4）触发器具有记忆能力。在外加信号作在外加信号作用下，状态发用下，状态发生的转换生的转换当 时触发器的状态由前一时刻的 端的信号所决定。因此一个触发器可以保存1位二进制数。第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路【例】根据下图所给出的 端的输入波形，画出基本RS触发器 端的波形。设触发器的初始状态为“0”。解：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路2、同步RS触发器若多个触发器，同步动作，以取得系

6、统的协调。用同步信号去控制，该同步信号称为时钟脉冲（1）电路组成与逻辑符号&同步同步RSRS触发器的逻辑电路触发器的逻辑电路基本基本RSRS触发器触发器控制门控制门异步置异步置0 0端端异步置异步置1 1端端时钟脉冲时钟脉冲第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路&当CP=0时，G3、G4被封锁触发器保持原状态当CP=1时，G3、G4被打开接收信号（2）逻辑功能触发器的状态不受输入信号的影响。同步RS触发器逻辑电路同步RS触发器与基本RS触发器的主要区别：同步RS触发器状态的变化与时钟脉冲同步。第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路输入输入输出输出功能功能CPRS

7、00101保持保持1010111置置11100100置置01000101保持保持11101不定不定真值表真值表优点：CP=1期间接收信号缺点：CP=1期间，R、S仍直接控制着 第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路【例】根据下图所给出的时钟脉冲CP和R、S端的输入波形，画出同步RS触发器 端的波形。设触发器的初始状态为“0”。CPRS123解：解：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路当CP脉冲的高电平较宽时，触发器的状态就不是每输入一CP脉冲翻转一次，出现所谓的“空翻”现象。二、其他类型触发器二、其他类型触发器边沿触发器的特点：在时钟脉冲CP的上升沿或下降沿的

8、瞬间触发，触发器的新状态取决于该时刻输入信号的状态，而其他时刻触发器均保持原状态不变。边沿触发器的分类：JK触发器、D触发器、T触发器同步RS触发器存在的问题：触决“（1）空翻；（2）R=1，S=1时不定”两个问题的办法。采用主从触发器、维采用主从触发器、维持阻塞触发器和边沿持阻塞触发器和边沿触发器等，重点介绍触发器等，重点介绍边沿触发器边沿触发器采用采用JKJK触发器、触发器、T T触触发器和发器和D D触发器等触发器等第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路R R1J1JC1C11K1KS S（1）逻辑符号1.JK触发器、：输入端 ：异步置、置端（不受CP限制）：输出端CP：

9、时钟控制输入端上升沿触发上升沿触发下降沿触发下降沿触发逻辑符号逻辑符号第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路（2）逻辑功能计数特征方程：输入输入输出输出JK0001010111真值表保持具有置0、置1、保持和计数功能第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路【例】根据下图所给出的时钟脉冲CP和J、K端的输入波形，画出CP下降沿触发的JK触发器的Q端的波形。设触发器的初始状态为“0”。CPCPJ JK K1 12 23 34 45 56 6解：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路2.D触发器逻辑符号真值表输入输入输出输出DQn+10011特征方程：Q

10、n+1=DD触发器具有置0和置1功能第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路【例】根据下图所给出的时钟脉冲CP和D端的输入波形，画出CP上升沿触发的D触发器的Q端的波形。设触发器的初始状态为“0”。CPCPD D1 12 23 34 4解：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路3.T触发器逻辑符号真值表输入输入输出输出TQn+10Qn1Qn特征方程：T触发器具有保持和翻转的功能第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路【例】根据下图所给出的时钟脉冲CP和T端的输入波形，画出CP下降沿触发的T触发器的 端的波形。设触发器的初始状态为“0”。解：解：1 1

11、2 23 34 45 5CPCPT T第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路真值表 KJQn+1 00Qn 100 011 11 真值表TQn+10Qn1由JK触发器构成T触发器把JK触发器中的J和K端并在一起作为T端，构成T触发器第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路JK触发器的J端通过反相器接K端形成D触发器。真值表 D Qn+1 0 0 1 1特征方程：Qn+1=D由JK触发器构成的D触发器第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路三、集成触发器三、集成触发器集成触发器有TTL型和CMOS型两种。141312111098123456774HC7

12、474HC74边沿D触发器74HC74的外引脚TTL微分型单稳态触发器微分型单稳态触发器TTL积分型单稳态触发器积分型单稳态触发器第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1.掌握寄存器、计数器的功能和常见类型。2.能识读常用寄存器、计数器集成电路的引脚。6-2 常用的时序逻辑电路常用的时序逻辑电路第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路时序逻辑电路的特点：任一时刻电路的输出状态不仅取决于该时刻的输入信号，而且与前一时刻电路的状态有关。时序逻辑电路的分类：寄存器、计数器。一、寄存器用来暂时存放数据的逻辑部件，由触发器和门电路组成。具有接收数据、存放数据和输出数据的功能

13、。分类：数码寄存器和移位寄存器。一个触发器就是最简单的寄存器，它能存放1位二进制代码。k个触发器能够存放k位二进制代码。定义：功能：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1.数码寄存器4位数码寄存器的逻辑电路图（1）清零（2）接收数码CP下降沿到来时，接收各触发器D端的信号。并行输入，并行输出。1 10 01 11 11 10 01 11 1第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路2.移位寄存器串行输入串行输入串行输出串行输出FF0FF1FF2FF34 4位左移寄存器的逻辑电路图位左移寄存器的逻辑电路图（1）单向移位寄存器定义：在移位脉冲作用下，所存数码只能向一个

14、方向（左或右）移动的寄存器。（1）清零（2）输入数据11 00第1位移位脉冲到来时第2位移位脉冲到来时110第3个脉冲到来时11111第4个脉冲到来时10例如输入101100000第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路输入输入输出输出移位过程移位过程CPD0Q3Q2Q1Q000000清零清零110001左移一位左移一位200010左移两位左移两位310101左移三位左移三位411011左移四位左移四位4位左移寄存器的状态真值表第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路（2）双向移位寄存器定义：同时具有左移与右移功能的寄存器。双向移位寄存器双向移位寄存器74LS194

15、74LS194的引脚图的引脚图1413121110981234567CT74LS1941516工作方式工作方式控制端控制端清零端清零端并行数据输入端并行数据输入端并行数据输出端并行数据输出端右移串行数据右移串行数据输入端输入端左移串行数据左移串行数据输入端输入端脉冲输脉冲输入端入端第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路集成双向移位寄存器74LS194的功能真值表清零端清零端控制端控制端时钟脉冲端时钟脉冲端功能功能M1M00清零：清零：Qi全为全为“0”100保持：保持：101上升沿上升沿串行输入、右移：串行输入、右移：110上升沿上升沿串行输入、左移：串行输入、左移：111上升

16、沿上升沿并行输入：并行输入：第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路二、计数器二、计数器定义：用来统计脉冲的个数，还可用来定时、分频或者进行数据运算。1.计数器的分类计数器计数器二进制二进制十进制十进制N进制进制按计数器数按计数器数字的增减为字的增减为加加减减可逆可逆按按CP脉冲引脉冲引入的方式分入的方式分异步异步同步同步按计数器数按计数器数字的增减为字的增减为加加减减可逆可逆按按CP脉冲引脉冲引入的方式分入的方式分异步异步同步同步第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路2.异步计数器（1）异步二进制计数器异步三位二进制加法计数器逻辑电路图异步三位二进制加法计数器逻

17、辑电路图010011111 0 0 10 0 010000111 1 00000J、K均悬空，各触发器处于“计数”状态CP0=CP CP1=Q0 CP2=Q1当低位触发器的状态从1变为0时，高一位触发器就翻转第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路计数脉冲计数脉冲原状态原状态新状态新状态脉冲有无下降沿脉冲有无下降沿00000001000001有有2001010有有有有3010011有有4011100有有有有有有5100101有有6101110有有有有7110111有有8111000有有有有有有异步三位二进制加法计数器的状态真值表第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电

18、路CP12345678Q0Q1Q2异步三位二进制加法计数器时序图异步三位二进制加法计数器时序图第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路异步三位二进制减法计数器逻辑电路图异步三位二进制减法计数器逻辑电路图计数脉冲计数脉冲计数状态计数状态计数脉冲计数脉冲计数状态计数状态000051011001611020107111301180004100异步三位二进制加法计数器的状态真值表异步三位二进制加法计数器的状态真值表第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路（2）异步十进制加法计数器异步十进制加法计数器逻辑电路图异步十进制加法计数器逻辑电路图第六章第六章 触发器及时序逻辑电路触

19、发器及时序逻辑电路计数脉冲计数脉冲原状态原状态新状态新状态进位输出进位输出C0000000010100010010020010001103001101000401000101050101011006011001110701111000081000100109000100001异步十进制加法计数器的状态真值表第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路141312111098123456774LS1901516集成十进制可逆计数器集成十进制可逆计数器74LS19074LS190引脚图引脚图控制端控制端使能控使能控制端制端预置数预置数功能端功能端串行时钟串行时钟输出端输出端进位进位/借位

20、借位输出端输出端预置数据预置数据输入端输入端数据输数据输出端出端计数脉冲计数脉冲输出端输出端第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路DCBACPQDQCQBQACO/BO00101010100100上升沿上升沿000000100上升沿上升沿000100100上升沿上升沿001000100_上升沿上升沿上升沿上升沿_100上升沿上升沿100000100上升沿上升沿10011上升沿上升沿101上升沿上升沿00001上升沿上升沿101上升沿上升沿100100101上升沿上升沿100000101_上升沿上升沿上升沿上升沿_101上升沿上升沿001000100上升沿上升沿00010011不

21、变不变不变不变不变不变不变不变不变不变1集成十进制可逆计数器74LS190的功能真值表第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路6-3 数数/模与模模与模/数转换器数转换器数数/模转换器（模转换器（DAC）将数字信号转换为模拟信号的电路将数字信号转换为模拟信号的电路模模/数转换器（数转换器（ACD）将模拟信号转换为数字信号的电路将模拟信号转换为数字信号的电路传感器传感器ADC数字信号数字信号处理系统处理系统DAC执行机构执行机构数字信号数字信号数字信号数字信号模拟信号模拟信号非电模拟量非电模拟量模拟物理量输出模拟物理量输出典型数字控制系统框图典型数字控制系统框图模模拟拟信信号号第六

22、章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1.了解数/模和模/数转换的概念及其应用。2.了解模/数转换器的结构和各信号的互换过程。第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路一、数一、数/模转换器（模转换器（DACDAC）输入寄存器输入寄存器模拟开关模拟开关电阻网络电阻网络运算放大器运算放大器数字量数字量输入输入n n位位模拟电压模拟电压输出输出参考电压源参考电压源U UREFREFn n位位DACDAC的组成框图的组成框图倒倒T型电阻网络型电阻网络DA转换电路转换电路第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1615 1413121181234567DAC083

23、2172091019 188 8位位DAC0832DAC0832的引脚图的引脚图模拟电流模拟电流输出端输出端数字地数字地基准参考基准参考电压端电压端模拟地模拟地外接反馈电外接反馈电阻端阻端控制传输信控制传输信号输入端号输入端输入锁存输入锁存使能端使能端写信号端写信号端数据输入端数据输入端片选信片选信号端号端第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路二、模二、模 /数数 转换器（转换器（ADCADC）A/D A/D A/D A/D 转换的一般步骤转换的一般步骤转换的一般步骤转换的一般步骤u ui i（t t）C CADCADC的的量化编码量化编码电路电路d dn n-1-1d d1

24、1d d0 0u u i i（t t）S S模拟量模拟量数字量数字量量化编码量化编码取样保持取样保持（S/H S/H S Sampleample/H Holdold）第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路1.采样采样保持电路保持电路采样：采样：把连续变化的模拟信号定时测量，抽取样值。把连续变化的模拟信号定时测量，抽取样值。保持：保持：保持采样信号在下一个采样脉冲到来之前不变。保持采样信号在下一个采样脉冲到来之前不变。作用：通过采样，一个时间上连续变化的模拟信号就转换成作用：通过采样，一个时间上连续变化的模拟信号就转换成随时间断续变化的脉冲信号。随时间断续变化的脉冲信号。采样采样

25、保持电路保持电路-+uiVusCuoux当当 us 为为高高电平：电平：V导通，导通，C 充电至：充电至：uO=ui=uC当当 u us s 为为低低电平：电平：V 截止，截止，C 基本不放电。基本不放电。uO 保持保持第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路采样采样保持电路各部分的波形图保持电路各部分的波形图0ui0usuxuo00tttt取样和保持电路取样和保持电路第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路2.量化编码电路量化把取样后的保持信号化为最小量化单位的整数倍。编码把量化的数值用二进制代码表示。第六章第六章 触发器及时序逻辑电路触发器及时序逻辑电路3.集成ADC0809简介ADC0809ADC08091 12 23 34 45 56 67 78 89 91010111112121313141428282727262625252424232322222121202019191818171716161515模拟信号模拟信号输入端输入端启动信启动信号端号端地址锁地址锁存信号存信号模拟通道选择模拟通道选择器地址输入端器地址输入端转换结转换结束信号束信号输出允许输出允许控制端控制端时钟信号时钟信号A/DA/D转换器的参转换器的参考电压端考电压端数字量的数字量的输出端输出端8 8位位ADC0809ADC0809引脚功能引脚功能