数字逻辑期末试卷版.pdf

《数字逻辑期末试卷版.pdf》由会员分享，可在线阅读，更多相关《数字逻辑期末试卷版.pdf（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机学院计算机学院第二学期数字逻辑第二学期数字逻辑期未考试试卷期未考试试卷A A 卷卷学号班级姓名成绩一、填空（每空 1 分，共 14 分）1、（21.5）10=（）2=（）8=（）162、若x 0.1101，则x补=（）3、十进制数 809 对应的 8421BCD 码是（）4、若采用奇校验，当信息位为 10011 时，校验位应是（）5、数字逻辑电路分为（）和（）两大类6、电平异步时序逻辑电路的描述工具有（）、（）、（）7、函数F (A B)(C D)的反函数是（）8、与非门扇出系数 NO的含义是（）9、若要消除函数F(A,B,C)AB AC对应的逻辑电路可能存在的险象，则应增加的冗余项是（

2、）二、选择题（每空 2 分，共 16 分）从下列各题的四个答案中，选出一个正确答案，并将其代号填入括号内1、数字系统采用（）可以将减法运算转化为加法运算A原码B余 3 码CGray 码D补码2、欲使 J-K 触发器在 CP 脉冲作用下的次态与现态相反，JK 的取值应为（）A00B01C10D113、对完全确定原始状态表中的 6 个状态，A、B、C、D、E、F 进行比简，若有（A，B），（D、E）等效，则最简状态表中只有（）个状态A2B4C5D64、下列集成电路芯片中，（）属于组合逻辑电路A计数器 74290B寄存器 74194C三一八译码器 74138D集成定时器 5G5555、设计一个 20

3、 进制同步计数器，至少需要（）个触发器A4B5C6D206、用 5G555 构成的多谐振荡器有（）A两个稳态B两个暂稳态C一个稳态，一个暂稳态D既没有稳态，也没有暂稳态7、可编程逻辑阵列 PLA 的与、或陈列是（）A与阵列可编程、或阵列可编程B与阵列不可编程、或阵列可编程C与阵列可编程、或阵列不可编程D与阵列不可编程、或阵列不可编程8、最大项和最小项的关系是（）Ami MiBmi MiCmiMi1D无关系三、逻辑函数化简（6 分）把F(A,B,C,D)m(0,1,5,14,15)d(4,7,10,11,12)化成最简与或式四、分析题（每小题 12 分，共 24 分）1、分析图 1 所示组合逻辑

4、电路 写出输出函数表达式 列出真值表 说明电路功能2、分析图 2 所示脉冲异步时序逻辑电路 写出输出函数和激励函数表达式 列出次态真值表，作出状态表和状态图 说明电路功能 设初态y2y1 00，作出 x 输入 4 个异步脉冲后的状态 y2y1和输出 z 的波形图。五、设计题（每小题 10 分，共 20 分）1、作出“1101”序列检测器的Moore 模型原始状态图和状态表，电路有一个串行输入端 x，一个输出端z。当x 输入的序列中出现“1101”时，输出z 为 1，否则z 为 0，其典型输入输出序列如下：输入 x0 1 0 1 1 0 1 1 0 1 0输出 z0 0 0 0 0 0 1 0

5、0 0 02、用 D 触发器和适当的逻辑门设计能实现下列最简二进制状态表的同步时序逻辑电路1图 2xBC1图 1A1&D1&F现态y2y100011110次态/输出yx=001/011/001/000/0n1n121/zyx=110/010/000/011/1D触发器激励表如下DQQn+1000110110101六 综合应用题（每小题 10 分，共 20 分）1、用三一八译码器 74138 和适当的逻辑门设计一个三变量“多数表决电路”2、用四位二进制同步可逆计数器74193 和八选一数据选择器 74152 设计一个“10010010”序列发生器，循环产生该序列。序列中的最高位“1”是序列的第一

6、位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号FA2A1八选一 MUXA074152GD0D1D2D3D4D5 D6D7计算机学院计算机学院第二学期数字逻辑第二学期数字逻辑期末考试试题期末考试试题 A A 卷参考答案卷参考答案一、填空题（每空一、填空题（每空 1 1 分，共分，共 1414）解答：1.（21.5）10=（10101，1）2=（25.4）8=（15.8）162.x补=1.00113.1000000010014.05.组合逻辑电路，时序逻辑电路6.逻辑表达式，流程表，总态图

7、7.F AB CD8.指与非门的输出端连接同类门的最多个数，它反映了与非门的带负载能力。9.BC二、选择题（每空二、选择题（每空 2 2 分，共分，共 1616 分）分）解答1.D2.D3.B4.C5.B6.B7.A8.A三、逻辑函数化简（三、逻辑函数化简（6 6 分）分）解答先画出函数 F（A.B.C.D）的卡诺图ABCD000111100001111011d1dd11dd化简得最简与或表达式：F AC AC四、分析题（每小题四、分析题（每小题 1212 分，共分，共 2424 分）分）A1.解答 逐级写出输出函数表达式CB1&P1P21D&FP31列真值表输入 ABCD输入 F0 0 0

8、00P2 P1 D AB D0 0 0 10P3 BC0 0 1 010 0 1 11F P2P3(AB D)BC AB D BC0 1 0 01 ABD BC BC0 1 0 110 1 1 01功能说明0 1 1 111 0 0 00由真值表可知，当输入 ABCD 取值为 0010、0011、0100、1 0 0 100101、0110、0111、1010、1011、1100、1101、1110、1111时1 0 1 011 0 1 11输出 F 为 1，否则 F 为 0。或者说当输入 ABCD 中 B 或 C 为 11 1 0 011 1 0 11时，F 为 1,否则 F 为 0。1 1

9、 1 012.解答1 1 1 11 输出函数和激励函数表达式Z xy2y1电路属 Mealy 模型P1 ABJ2 k21J1 k11c2 y1(c p2)y1c1 x(c1p)x 列次态真值表，作状态表和状态图输入x1111现在y2y100011011 电路功能：异步模 4 加 1 计数器，输出 Z 表示进位现态y2y100011011J2k211111111激励函数C2J1k111111111C 1x/z输出Z0001次态y2m+1y1n+101101100%状态表次真 y2n+1y1n+1/Z01/010/011/000/10%1/000011/0111/010%1/11/0 时间图y2y

10、1Z1234x五、设计题（每小题五、设计题（每小题 1010 分，共分，共 2020 分）分）1.解答设初态为A/0原始状态图如下0A/001E/110C/1D/101x:10原始状态表B/01现态ABCDE次态输出x=0 x=1AB0AC0DC0AE0AB12.解答（1）作输出函数和激励函数真值表输入xy2y1000001011010100101111110次态y2n+1y1n+10111010010100011激励函数D2D10111010010100011输出Z00000001（2）确定输出函数和激励函数xy2y000111101xy2y000111101011D211101111D11

11、D2 xy1 y2y1D1 x y2 xy1 xy2y1Z xy2y1（3）画逻辑电路图CPy2y2CD2y1y1CD1Z&x&1&11&注：D2、D1亦可化成与非与非的形式。六、综合应用题（每小题六、综合应用题（每小题 1010 分，共分，共 2020 分）分）1.解答 列其值表设输入为 A，B，C：1：赞同0：反对输出为 F：1：通过0：否决列其值表如下：输入ABC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1输出F00010111 输出函数表达式F=m(3,5,6,7)变换表达式形式F m3m5m6m7 m3m5m6m7AB&FC画逻辑图1 0 02.解

12、答 把 74193 设计成 8 进制计数器，计数规律为 QDQCQBQA：00000001001000110111011001010100当 QDQCQBQA向 1000 进位时，强迫计数器产生清 0 信号，所以 CLR=QD 用 QCQBQA作八选一数据选择的地址选择端 数据选择器的输入端 D0D7依次接入待产生序列的各位 10010010 设置工作启动按钮，提供清 0 脉冲，CPu 外接工作脉冲，CPD按“1”逻辑图如下CP“1”CLRQDQCCPUQBCPDQA1F启动脉冲 PsLD“0”A2A1八选一 MUXA0GD0D1D2D3D4D5D6D7“1”10010010武武 汉汉 大大

13、学学 计计 算算 机机 学学 院院数字逻辑期末考试试题（数字逻辑期末考试试题（A A 卷）卷）2007200720082008 学年第二学期（闭卷考试）学年第二学期（闭卷考试）班号：班号：学号：学号：姓名：姓名：成绩：成绩：（注：答案全部写在答题纸上）（注：答案全部写在答题纸上）一、填空题（每空一、填空题（每空 1 1 分，共分，共 1616 分）分）1、（27.5）10=（）2=（）162、已知 x=-0.1011，则x补=（）3、奇偶校验码可检测（）位错，但不能定位和纠错4、每个双稳态触发器可记录（）位二进制码5、十进制数 347 对应的 8421BCD 码是（）6、三态门的三种输出状态是

14、（）、（）、（）7、有两个相同型号的 TTL 与非门，甲的开门电平为 1.6V,乙的开门电平为 1.7V，试问在输入相同高电平时，（）的抗干扰能力强。8、F AB CD的反函数是（），对偶函数是（）9、组合逻辑电路的竞争可分为（）竞争和（）竞争两种类型。10、用 5G555 构成的单稳触发器的暂稳态持续时间 tw的宽度与（）有关。11、脉冲异步时序逻辑电路的状态（）同时变化的。二、单项选择题（每空二、单项选择题（每空 2 2 分，共分，共 1414 分）分）1、能够直接将输出端相连实现“线与”的逻辑门是（）A.与门B.或门C.OC 门D.与或非门2、三一八译码器 74138 能够正常工作的条件

15、是使能端S1S2S3(或为G1G2AG2B)必须为（）A.100B.011C.101D.1103、对上升沿触发的钟控触发器，其状态翻转的时刻发生在（）A.CP 为 0 时B.CP 由 0 到 1 时C.CP 由 1 到 0 时D.CP 为 1 时4、同步时序逻辑电路中，状态编码采用相邻编码法的主要目的是（）A.减少触发器个数B.提高电路可靠性C.提高电路工作速度D.减少电路中的逻辑门，使电路结构最简5、电平异步时序逻辑电路，不允许两个或两个以上输入信号（）A.同时为 1B.同时为 0C.同时改变D.同时出现6、对完全确定原始状态表中的 5 个状态 A、B、C、D、E 进行化简，若有（B、C）、

16、（B、D）等效，则最简状态表中只有（）个状态A.2B.3C.4D.57、某同步时序逻辑电路的最简状态表中有11 个状态，则设计该电路最少需要（）个触发器。A.3B.4C.5D.15三、化简逻辑函数（每小题三、化简逻辑函数（每小题 5 5 分，共分，共 1010 分）分）1、用代数法把函数F AB AB ABCD ABCD化成最简与一或式2、用卡诺图法把函数F(A.B.C.D)m(2,5,7,8,10,13)d(0,3,14,15)化成最简或与式四、分析题（每小题四、分析题（每小题 1010 分，共分，共 2020 分）分）1、分析图 1 所示组合逻辑电路 写出输出函数表达式 列出真值表 说明电

17、路功能B11&F4&F3A11&F2&F1图 12、分析图 2 所示脉冲异步时序逻辑电路 写出激励函数表达式 作出状态表和状态图 作出 时间图 并说明 电路功 能（设 初态y2y1=00）y2y1图 2五、设计题（每小题五、设计题（每小题 1010 分，共分，共 2020 分）分）1、作出“1111”序列检测器的 Moore 模型原始状态图和状态表，电路有一个串行输入端 x，一个输出端 z。当 x 输入的随机序列中出现连续 4 个或 4 个以上 1 时，输出z 为 1，否则 z 为 0，其典型输入输出序列如下：输入 x：0 1 1 0 1 1 1 1 1 0 1 0输出 z：0 0 0 0 0

18、 0 0 1 1 0 0 02、用 J-k 触发器和适当的逻辑门设计一个 Mealy 模型同步八进制可逆计数器。电路有一个输入 x，一个输出z。x=0 在时钟脉冲作用下，作加1 计数，x=1 作减 1 计数；输出 z 等于 1 表示进位或借位。（J-k 触发器激励表如下）：Q Qn1JK0d1dd1d000011011六、综合应用题（每小题六、综合应用题（每小题 1010 分，共分，共 2020 分）分）1、用 PLA 设计一个组合逻辑电路，该电路用于比较二个一位二进制数 A、B 的大小，产生大于（F1）、小于（F2）、等于（F3）三种比较结果2、用四位二进制同步可逆计数器74193，七段显示

19、译码器7448，七段显示器设计一个“秒”时钟，循环显示“09”秒。假设秒脉冲已设计好，可直接接到计数器的CP 端。（写出设计过程，说明工作原理，画出逻辑图）武武 汉汉 大大 学学 计计 算算 机机 学学 院院数字逻辑期末考试试题（数字逻辑期末考试试题（A A 卷）参考答案卷）参考答案2007200720082008 学年第二学期（闭卷考试）学年第二学期（闭卷考试）一、解答（每空一、解答（每空 1 1 分，共分，共 1616 分）分）1.(11011.1)2、(1B.8)162.x补=1.01013.奇数4.15.0011 0100 01116.高电平,低电平,高阻7.甲8.F (A B)(C

20、D),F (A B)(C D)9.临界竞争,非临界竞争10.充电时间常数 RC11.不是二、解答（每小题二、解答（每小题 2 2 分，共分，共 1414 分）分）1.C2.A3.B4.D5.C6.B7.B三、解答（每小题三、解答（每小题 5 5 分，共分，共 1010 分）分）1.1.F AB AB(AB AB)CD AB AB AB ABCD AB AB CD2.2.画出函数 F 的卡诺图解法 1圈为 0 的项，直接写出或一F (B D)(B D)ABCD0001111000011110d0010110d1d010d1与式解法 2先求F的最简与一或式。再反即得 F 的最简或一与式F BD B

21、DF F (B D)(B D)对F求四、解答（每小题四、解答（每小题 1010 分，共分，共 2020 分）分）1.1.写出输出函数表达式F1 ABF2 ABF3 ABF4 AB 列其值表A0011B0101F10111F21011F31101F41110功能：由其值表可见，每输入一组二进制码时，与这个二进制码值相对应的输出线上将出现一个低电平为 0 的有效信号。故其功能是将二进制码按它原来的值译成相应的输出信号，是一个二一四译码器，输出低电平有效。2.写出激励函数表达式T21c2 y1D1 y1c1 cp 作状态转换其值表cp1111状态表现态n1n1y1次态y2y2y1cp=1000101

22、1010111100 电路功能：该电路是一个异步模四（二位二进制数）加 1 计数器。时间图如下：cp0状态图y20011y10101T21111c2D11010c1y2n+1y1n+1101 11011110000 01cp:10 111 01001 1y2y1五、解答（每小题五、解答（每小题 1010 分，共分，共 2020 分）分）1.1.设初态为 A0 x:现状原始状态表状态输出A/0001B/0E/10011D/0C/01原始状态图2.2.形成原始状态图和原始状态表1/1 确定激励函数和输出函数X=0X=1AABBACCADDAEEAE现态yyn1n1yn12y1y02y10/Zx=0

23、 x=10 0 0001/0111/10 0 1010/0000/00 1 0011/0001/00 1 1100/0010/01 0 0101/0011/01 0 1110/0100/01 1 0111/0101/01 1 1000/1110/0000011x0000000011111111输入y2y100000101101011110000010110101111y00101010101010101次态n1y2y1n100010110101111001100000101101011输出n1y0z10001000100010011100100010001000J2k20d0d0d1dd0d0

24、d0d11d0d0d0dd1d0d0d0激励J1k1J0k00d1d1dd1d01dd1d10d1d1dd1d01dd1d11d1d0dd1d11dd0d11d1d0dd1d11dd0d1画卡诺图化简1y000y000111110 xy20111ddddJ2dddd101xy21y0000111y00d101d11d10d1K210ddddJ2 xy1y0 xy1y0J1 xy0 xy0J11K xy y xy yK xy xy1010100K112画电路图（略）六、解答（每小题六、解答（每小题 1010 分，共分，共 2020 分）分）z xy2y1y0 xy2y1y01.1.列真值表求出

25、F1（大于），F2(小于)，F3(等于)的最简与或表达式。A0011B0101F10010F20100F31001F1 A BF2 A BF3 A BA B画 PLA 的阵列图AABBF1F2F32.先把 74193 设计成十进制计数器，并用启动脉冲 pS将初态 QDQCQBQA清零，CLR=QDQB,CPu 接“秒”脉冲 CP,CPD接“1”。把计数器的输出状态 QDQCQBQA接 7448 的 A3A2A1A0，并正确处理 7448 的辅助控制信号，LT 1 BI/RBO 1 把 7448 的七段输出端 ag 接七段显示器的输入 ag。“秒”脉冲 CP“1”“1”QD QC QB QADC

26、BA“1”1&Ps“1”“秒”时钟逻辑电路图计算机学院数字逻辑期末考试试题（A 卷）20082009 学年第二学期（闭卷考试）班级：学号：姓名：成绩：（注：答案全部写在答题纸上）一、填空题（每空 1 分，共 16 分）1已知X补=1.1100，则X真值=（），X反=（）。2（30.5）10=（）2=（）8=（）16。3F AC BDC的反函数是（），对偶函数是（）。4余 3 码 010010001011 对应的十进制数是（）。5有两个相同型号的 TTL 与非门，甲的关门电平为 0.9V，乙的关门电平为 0.8V，试问在输入相同低电平时，（）的抗干扰能力强。6集电极开路逻辑门（OC 门）的输出端

27、（）直接相连实现线与。7 欲使 T 触发器在 CP 脉冲作用下的次态与现态相反，则 T 的取值应为（）。8脉冲异步时序逻辑电路（）两个或两个以上输入端同时为 1。9优先编码器的多个输入端（）同时输入有效信号。10可编程逻辑阵列 PLA 的与阵列是（）编程的。11若要消除函数F(A,B,C)AB AC对应的电路可能存在的险象，则应增加的冗余项是（）。12对完全确定状态表中的7 个状态 A、B、C、D、E、F、G 进行化简，若有（A、B），（B、C），（E、F）等效，则最简状态表中只有（）个状态。二、证明题（6 分）AB AC(B C)D AB AC D三、化简题（每小题 5 分，共 10 分）把

28、下列函数化成最简与一或式：1F AB AC BC ABD；2F(A,B,C,D)m(0,2,10,13,15)d(5,7,8,11,14)。四、分析题（每小题 10 分，共 20 分）1分析图 1 所示组合逻辑电路（1）写出输出函数表达式（3 分）（2）列出真值表（4 分）（3）说明电路功能（3 分）图 12分析图 2 所示电平异步时序逻辑电路（1）写出输出函数和激励函数表达式（3 分）（2）作出流程表（表中输入变量按 X2X1顺序排列）（3 分）（3）作出总态图（4 分）图 2五、设计题（每小题 12 分，共 24 分）1作出同步时序逻辑电路“110”序列检测器的Mealy 模型原始状态图和

29、状态表。电路有一个串行输入端 X，一个输出端 Z。当 X 输入的序列中出现“110”时，输出 Z为 1，否则 Z 为 0。其典型输入输出序列如下：输入 X：0 1 0 1 1 0 0 1 1 0 1输出 Z：0 0 0 0 0 1 0 0 0 1 02用 J、K 触发器和适当的逻辑门设计能实现下列最简二进制状态表功能的同步时序逻辑电路。现态y2y100110101n1y2y1n1/zJK 触发器激励表Q Qn1X=000/000/0dd/d00/0X=101/011/0dd/d11/1J01ddKdd1000110101六、综合应用题（每小题 12 分，共 24 分）1用四选一数据选择器设计一

30、个三变量奇数检测电路，当输入的三个变量A、B、C 中 1 的个数为奇数时，输出 F 等于 1，否则 F 等于 0。（用 AB 作地址选择端）2用 5G555 定时器和适当的电阻电容构成的多谐振荡器如下图所示：说明电路的工作原理；（4 分）画出电容电压 VC的充放电波形和输出电压 VO的振荡波形；（4 分）计算出矩形波的振荡周期。（4 分）附：5G555 的电路结构图、引脚图、功能表如下：5G555 不外接控制电压时的功能表计算机学院数字逻辑期末考试（A 卷）参考答案20082009 学年第二学期（闭卷考试）一、填空题（每空 1 分，共 16 分）1X真值=0.0100，X反=1.1011。2（

31、30.5）10=（11110.1）2=（36.4）8=（1E.8）163反函数F (AC)(B DC)，对偶函数F (AC)(B DC)。4（158）105甲6可以（允许）8不允许9可以（允许）10可11增加冗余项BC二、证明题（6 分）AB AC B CD AB AC BC BCD AB AC BC D AB AC D三、化简题（每小题 5 分，共 10 分）F BAC AC ABD BAC AC ABD1 1解：解：AC B BAD AC B AD B AC AD2 2解解：画卡诺图最简与一或式F B D B D四、分析题（每小题 10 分，共 20 分）1 1解答解答71124F1 AB

32、（1）输出函数表达式：F2 AB AB AB ABF3 AB（2）列真值表输入AB00110101输出F21001F10100F30010（3）功能说明：该电路对二个1 位二进制数 A、B 进行比较，产生小于（F1），等于（F2）和大于（F3）三种比较结果。2 2解答解答（1）输出函数和激励函数表达式：（2）流程表二次状态y01（3）总整图激励状态/输出状态 Y/Zx2x1=0 00/01/1010/00/0111/11/1100/01/1Z x2x1 x1yY x2x1 x1y（电路属于 Mealy 模型）五、设计题（每小题 12 分，共 24 分）1 1解：解：设初态为 A，由题意得：现态

33、yABCD次态/输出x=0A/0A/0D/1A/0 x=1B/0C/0C/0B/02 2解解（1）：列次态转换真值表输入y200110011次态n1y2y1n10000dd000111dd11激励K2J1d0dddd1dd1dddd0d输出K1Zd010dd10d000dd01（2）用卡诺图化简得：x00001111y101010101J200dd01ddJ2 xy1K2 xJ1 xyZ x2K1 x（3）讨论当电路进入多余状态 10 时，电路能否自启动。x01y211y100J200K210J101K110n1y201y1n101z00可见电路能自启动。（4）画逻辑图（略）六、综合应用题（每

34、小题 12 分，共 24 分）1 1解解（1）：设输入变量为 A、B、C，输出为 F，列真值表如下：输入输出（2）写输出函数表达式：F m(1,2,4,7)BCF000（3）选 A、B 作地址端，确定输入数据 D0、D1、D2、D3。011D0=C、D1 C101110D2 C、D3=C001010100（4）画逻辑图1112 2解：解：工作原理当合上电源瞬间，电容上 的电压不 能突变，A0000111111VCVCC，所以VTHVTRVCC，输出 Vo=1，放电三极管截止，电源电压经 R1、R23312和电容 C 充电，VC逐步上升，当 VC上升到VCCVCVCC时，放电三极管仍然截止，33

35、21V0仍然为 1，电路处于第一个暂稳态。当 VC继续充电到VCC时，此时VTRVCC，332VTHVCC，放电三极管开始导通，输出Vo=0，电容经过C、R2和放电三极管 T 放电，312VC开始下降。当VCVTHVTR下降到VCCVCVCC时，输出V0仍为 0，电路处于第33121二个暂稳态。当 VC继续放电下降到VCVCC时，VTH就VCC，VTRVCC，放333电三极管又截止，输出 V0又变到 1，又重复第一个暂稳态，如此循环产生振荡，输出矩形波。（2）电容电压 VC的充放电波形和输出电压 Vo的振荡波形如下：（3）输出矩形波的高电平时间 tH是电容电压 VC的充电时间，与(R1 R2)

36、C有关，即tH f R1 R2C或tH0.7R1R2C。输出低电平的时间 tL为 VC的放电时间，与 R2C 有关。即tL f(R2C)或tL 0.7R2C矩形波的振荡周期TWtHtL f R1 R2C fR2C或TWtHtL 0.7R12R2C计算机学院计算机学院2009200920102010 学年第二学期学年第二学期 20092009 级数字逻辑级数字逻辑期未考试试卷期未考试试卷A A 卷卷学号班级姓名成绩一、填空题（每空 1 分，共 14 分）1在数字电路和计算机中，只有（）和（）两种符号来表示信息。2时序逻辑电路由（）和（）组成。3（26.25）10（）2；（5B）16（）84（30

37、5.1）10（）8421BCD=（）余3码5若 X-1010，则X补=（）6TTL 与非门的关门电平为 0.8V，开门电平为 1.9V，当其输入低电平为0.3V，高电平为3.2V 时，其输入低电平噪声容限VNL为（），输入高电平噪声容限 VNH为（）。7JK 触发器的特征方程是（）。8F AB AC BC的反函数是（），对偶函数是（）。二、选择题（每题 2 分，共 16 分）从下面每题的四个答案中选择唯一正确的答案填入括号中。1能把缓变输入信号转换成矩形波的电路是（）。A单稳态触发器C施密特触发器A与非与非式C最简与或式A计数器A2B多谐振荡器D边沿触发器B异或表达式D最简或与式C数据选择器D

38、8D全加器2用 PLA 进行逻辑设计时，应将逻辑函数表达式变换成（）。3在下列器件中，属于时序逻辑电路的是（）。B译码器4设计一个能存放 8 位二进制代码的寄存器，需要（）个触发器。B3C45维持阻塞 D 触发器是时钟脉冲 CP 的（）触发的。A下降沿B上升沿C高电平D低电平6对完全给定原始状态表中的 6 个状态 A、B、C、D、E、F 化简，若有（AB）、（BC）、（EF）等效，则最简状态表中应有（）个状态。A4B6C3D57组合逻辑电路的竞争险象是由（）引起的。A电路有多个输出C电路中存在延迟A组合逻辑B电路中使用多种门电路D电路不是最简B电平异步时序逻辑D以上都不是AB A B8在（）电

39、路中，不允许两个或两个以上输入信号同时发生变化。C脉冲异步时序逻辑三、证明题（7 分）四、化简题（7 分）把函数F(ABCD)m(1,4,10,12,14)d(3,6,7,15)化成最简与一或式。五、分析题（每小题 10 分，共 20 分）1分析图 1 所示由四选一多路选择器构成的组合逻辑电路。写出 F 的表达式说明电路逻辑功能图 1图 22分析图 2 所示异步时序逻辑电路 写出激励函数表达式 作出状态表和状态图 说明电路功能 画出 CP、Q3、Q2、Q1的波形图六、设计题（每小题 10 分，共 20 分）1作出三位二进制码奇检测器的 Mealy 模型原始状态图和状态表。当电路从串行输入端 X

40、 接收的每 3 位一组的二进制代码中有奇数个 1 时，输出 Z 为 1，否则 Z 为 0。2用 D 触发器作存储元件，设计能实现下列最简二进制状态表的同步时序逻辑电路。D 触发器激励表如下：QQn+100011011D0101七、综合应用题（16 分）用四位二进制同步可逆计数器74193 和八选一数据选择器74152 设计一个“01101011”序列发生器，循环产生该序列。序列中的最高位“0”是序列的第一位。（提示：首先把 74193 设计成八进制计数器，用其计数状态作八选一数据选择器的地址端，用要产生的序列位作数据选择器的数据输入端）附：各集成电路逻辑符号FA2A1八选一 MUXA07415

41、2GD0D1D2D3D4D5 D6D7计算机学院计算机学院2009200920102010 学年第二学期学年第二学期 20092009 级数字逻辑级数字逻辑期末考试试题期末考试试题 A A 卷参考答案卷参考答案一、填空题（每空一、填空题（每空 1 1 分，共分，共 1414 分）分）10、12组合电路，存储电路3（11010.01）2；（223）84（00110000 0101.0001）8421BCD（0110 0011 1000）余3码5X补=1011060.5V，1.3V7Qn1 JQ KQ8F (A B)(AC)(B C)F (A B)(A C)(B C)二、选择题（每题二、选择题（每

42、题 2 2 分，共分，共 1616 分）分）1C2D3A4D5B6C7C8B三、证明题（三、证明题（7 7 分）分）可用真值表或代数法证四、化简题（四、化简题（7 7 分）分）F BD ABD ACD五、分析题（每小题五、分析题（每小题 1010 分，共分，共 2020 分）分）F AB D0 ABD1 AB D2 ABD31 AB 0 AB1 AB 1 AB0 AB AB A B该电路实现异或逻辑功能2J1Q3Q2K1=1CP1=CPJ2 Q1K2 Q3Q1CP1=CPJ3 K31CP3=Q2功能：异步七进制加法计数器，能自启动。六、设计题（每小题六、设计题（每小题 1010 分，共分，共

43、2020 分）分）1参考 P158 图 5.492D2 x2x1 x2y1D1 x2y2 x2x1七、综合应用题（七、综合应用题（1616 分）分）把 74193 设计成 8 进制计数器，计数规律为 QDQCQBQA：00000001001000110111011001010100当 QDQCQBQA向 1000 进位时，强迫计数器产生清 0 信号，所以 CLR=QD 用 QCQBQA作八选一数据选择的地址选择端 数据选择器的输入端 D0D7依次接入待产生序列的各位 01101011 设置工作启动按钮，提供清 0 脉冲，CPu 外接工作脉冲，CPD接“1”逻辑图如下：CP1CLRQDQCCPU

44、QBCPDQAF启动脉冲 Ps“1”LD“0”A2A1八选一 MUXA0GD0D1D2D3D4D5D6D7“1”01101011计算机学院计算机学院2010201020112011 学年第二学期学年第二学期 20102010 级数字逻辑级数字逻辑期未考试试卷（闭卷）期未考试试卷（闭卷）A A 卷（卷（A A 类）类）一、填空题（每空 1 分，共 14 分）1若 x=0.1011，则x补=（）。2（10110.1）2=（）10=（）8=（）1638421BCD 码100100010111对应的十进制数是（）。4时序逻辑电路由（）和（）组成。5F（ABC）=ABCD的反函数是（），对偶函数是（）。

45、6欲使 JK 触发器在 CP 有效跳沿作用下的次态与现状相反，则JK 的取值应为（）。7一个矩形波信号从与非门输入端传到输出端所延迟的时间叫（）。8消除组合逻辑电路竞争险象的常用方法有（）、（）、（）。二、单项选择题（每小题2 分，共 16 分）从下面每题的四个答案中，选择唯一正确的答案代号填入括号内。1在一个给定的数字波形中，其周期为脉冲宽度的两倍，则占空比为（）。A100%A与门A上升沿B200%B或门B下降沿C50%COC 门C高电平D150%D三态门D低电平2具有三种输出状态的门是（）。3维持阻塞 D 触发器是时钟的（）触发的。4电平异步时序逻辑电路的分析工具是（）。A真值表、卡诺图C

46、功能表、波形图A多谐振荡器B状态表、状态图D流程表、总态图C单稳态触发器DJ-K 触发器5欲把正弦波变换为同频率的矩形波，应选择（）。B施密特触发器6对完全给定状态表中的7 个状态 A、B、C、D、E、F、G 进行化简，若有（A、B），（B、C），（E、F）等效，则最简状态表中只有（）个状态。A4B5C3D67用 PLA 实现组合逻辑电路功能，通常要将函数表达式表示成（）。A最小项表达式B最简与一或式C最大项表达式D一般或一与式8下列集成电路芯片中，（）属于时序逻辑电路。A 计数器 74193B 三-八译码器 74138C 多路选择器 74153D 优先编码器 74148三、化简题（8 分）用

47、卡诺图把 F（ABCD）=m（1，3，13，15）d（6，9，11，14）化成最简与一或式。四、分析题（每小题 12 分，共 24 分）1分析图示组合逻辑电路（1）写出输出函数表达式（2）列出真值表（3）说明电路功能2分析图示同步时序逻辑电路（1）写出激励函数表达式（2）作状态表和状态图（3）说明电路功能五、设计题（14 分）用 T 触发器设计一个异步二位二进制（模四）加1 计数器，该电路对输入端 X 出现的脉冲进行计数，当收到第 4 个脉冲时，输出 Z 产生进位（用 Mealy 模型）。T 触发器激励表如下：六、综合应用题（每小题12 分，共 24 分）1用三-八译码器 74138 和适当的

48、逻辑门设计一个全加器电路（设被加数为Ai，加数Bi，低位进位 Ci-1，本位和 Si，本位向高位进位 Ci）。2移位寄存器 74194 的引脚图和逻辑图如下：（1）说明它的引脚名称和功能。（2）用 74194 和适当的逻辑门设计一个 11101000（最先输出右边“0”位）序列发生器，循环产生该脉冲序列。附图：计算机学院计算机学院2010201020112011 学年第二学期学年第二学期 20102010 级数字逻辑级数字逻辑期末考试试题期末考试试题 A A 卷（卷（A A 类）参考答案类）参考答案一、解答（每空 1 分，共 14 分）1x补=1.010139172（22.5）10、（26.4

49、）8、（16.8）164组合电路、存储电路6115F A B C D、F A B C D7平均传输延迟时间 tpd8增加冗余项，增加惯性延迟环节，选通法二、解答（每小题 2 分，共 16 分）1C2D3A4D三、解答（8 分）5B6A7B8A画出 F 的卡诺图，圈为 1 的项，得到最简与一或表达式F AD BD。四、解答（每小题 12 分，共 24 分）1（1）写出输出函数表达式并化简F AB A BC AB A BC ABA BC AB A B CAB ABC AB ABCABC AB C ABC（2）列真值表A000011输入B001100C010101输出F01101011001111（

50、3）功能：该电路是三变量奇检验电路。即当三个输入变量ABC 中有奇数个 1 时，F 输出为1，否则 F 为 0。2（1）写激励函数表达式：D3=Q2D2=Q1D1=Q3Q1（2）列次态真值表，作状态表和状态图Q300001111Q200110011Q300001111状态图如下：Q101010101Q200110011D300110011Q101010101D2D10011001101100110状态表00110011n1n1Q3n1Q2Q1001100110101010101011010n1n1Q3n1Q2Q10101010101011010（3）功能：该电路是一个模7 计数器，电路不能自启