大学《接口与通信》30580.pptx

《大学《接口与通信》30580.pptx》由会员分享，可在线阅读，更多相关《大学《接口与通信》30580.pptx（103页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第2章 总线与接口芯片2.1 总线概述 计算机系统上存在多种形式的总线。1.总线定义：一组能为多个部件分时共享的信息传送线路。总线就是各种信号线的集合，总线是计算机中传输数据信号的通道，即是计算机各部件之间传送数据、地址和控制信息的公共通路。2总线特点：分时、共享。3.实体形式：一组传送线与相应控制逻辑 一、总线的分类 1.按相对于CPU或其它芯片的位置，总线可分为：片内总线(Internal Bus)片外总线(External Bus)。前者是CPU内部寄存器之间和算术逻辑部件ALU与控制部件之间传输数据所用的总线，即芯片内部的总线；后者是CPU与内存RAM、ROM和输入/输出设备接口之间进

2、行通讯的通路。2.按总线的功能可分为：地址总线（ABus）、数据总线（DBus）、控制总线（CBus）。3.按总线的层次结构可分为：(1)CPU总线，包括地址线(CAB)、数据线(CDB)和控制线(CCD)，它用来连接CPU和控制芯片。(2)存贮总线，包括地址线(MAB)、数据线(MDB)和控制线(MCD)，用来连接存储控制器和DRAM。（3）系统总线，也称为I/O通道总线，包括地址线(SAB)、数据线(SDB)和控制线(SCB)（即数据总线、地址总线和控制总线）（4）外 部 总 线：用 来 连 接 外 设 控 制 芯 片，如 主 机 板 上 的I/O 控 制 器 和 键 盘控制器。包括地址线

3、(XAB)、数据线(XDB)和控制线(XCB)。4.按总线在微机系统中的位置可分为：(1)机内总线:上面介绍的各类都是机内总线。(2)机外总线（Peripheral Bus 外设总线）:指与外部设备接口的总线，实际上是一种外设的接口标准。二、微机系统总线简介我们要讨论的总线主要是系统总线。PC机上的系统总线又可分为ISA、EISA、MCA、VESA、PCI、AGP等多种标准。1.ISA(Industry Standard Architecture)总线IBM公司为286/AT电脑制定的总线工业标准。也称为AT标准。传送数据宽度是16位，工作频率为8MHz，数据传输率最高可达8MB/S目前正淡出

4、市场。2.MCA(Micro Channel Architecture)总线IBM公司专为其PS/2系统开发的微通道总线结构。由于执行的是使用许可证制度，因此未能得到有效推广。3.EISA(Extended Industry Standard Architecture)总线EISA集团(1988年由Compaq、HP、AST、NEC、Olivetti、Zenith、Tandy等组成)为32位CPU设计的总线扩展工业标准。本章第三节将进一步介绍EISA的有关技术指标。4.VESA(Video Electronics Standards Association)总线 VESA组织(1992年由IB

5、M、Compaq等发起，有120多家公司参加)按Local Bus(局部总线)标准设计的一种开放性总线,简称为VL(VESA local bus)总线。它的推出为微机系统总线体系结构的革新奠定了基础。该总线系统考虑到CPU与主存和Cache 的直接相连，通常把这部分总线称为CPU总线或主总线，其他设备通过VL总线与CPU总线相连，所以VL总线被称为局部总线。它定义了32位数据线，且可通过扩展槽扩展到64 位，使用33MHz时钟频率，最大传输率达132MB/s，可与CPU同步工作。是一种高速、高效的局部总线，可支持386SX、386DX、486SX、486DX及奔腾微处理器,但应用并不是很广泛。

6、5.PCI(Peripheral Component Interconnect)总线PCI总线是由SIG(Special Interest Group)集团推出的总线结构。1992年起，先后有Intel、HP、IBM、Apple、DEC、Compaq、NEC等著名的厂商加盟重新组建。该结构是解决外部设备接口的总线，传送数据宽度为32位，可以扩展到64位，最高工作频率为66MHz，数据传输率可达132MB/S。目前正广泛使用着。本章第三节将进一步介绍PCI的有关技术指标。表2.1.1 ISA、EISA、PCI总线比较ISA总线24位地址线可直接寻址的内存容量为16MB8/16位数据线最大位宽16

7、位(bit)最高时钟频率8MHz最大稳态传输率16MB/sEISA总线 32位地址域直接寻址范围为4GB32位数据线最大时钟频率8.3MHz最大稳态传输率 33MB/sPCI总线32位/64位地址/数据复用总线时钟频率33.3MHz/66MHz最大数据传输速率133MB/s时钟同步方式与CPU及时钟频率无关总线宽度 32位（5V）/64位（3.3V）上表中这些参数说明了PCI是当前规格最高的总线。PCI总线目前最高版本是2.2版，在理论上达到66MHz的时钟频率。Intel还推出了新一代PCI总线规范（称为PCIX），它主要适用于133MHz总线时钟频率的台式计算机机主板。三、其他总线简介 由

8、于目前的一些新型接口标准，如USB、IEEE1394等，允许同时连接多种不同的外设，因此也把它们称为外设总线。此外，连接显示系统的新型接口AGP，由于习惯上的原因（原来的显示卡插入ISA或者PCI总线插槽中），也被称为AGP总线，但是实际上它应该是一种接口标准。1.IEEE 1394总线 IEEE 1394是一种串行接口标准，这种接口标准允许把计算机、外部设备、各种家用电器非常简单地连接在一起。从IEEE 1394可以连接多种不同外设的功能特点来看，也可以称为总线，即一种连接外部设备的机外总线。IEEE 1394的原型是运行在Apple Mac电脑上的Fire Wire(火线)，由IEEE采用

9、并且重新进行了规范。它定义了数据的传输协定及连接系统，可用较低的成本达到较高的性能，以增强电脑与外设（如硬盘、打印机、扫描仪），与消费性电子产品（如数码相机、DVD播放机、视频电话等）的连接能力。由于要求相应的外部设备也具有IEEE1394接口功能才能连接到1394总线上，所以直到1995年第3季度Sony推出的数码摄像机加上了IEEE接口后，1394才真正引起广泛的注意。机外总线将改变当前电脑本身拥有众多附加插卡、连接线的现状，它把各种外设和各种家用电器连接起来。电脑也成为一种普通的家电。2.USB总线 USB(Universal Serial Bus)称为通用串行总线，是由Compaq、D

10、EC、IBM、Intel、Microsoft、NEC和NT(北方电讯)七大公司共同推出的新一代接口标准。它和IEEE 1394一样，也是一种连接外围设备的机外总线。根据USB规范，USB传送速度可达12Mb/s(每秒12兆位)，除了可以与键盘、鼠标、MODEM等常见外设连接外，还可以与ISDN(综合业务数据网)、电话系统、数字音响、打印机/扫描仪等低速外设连接。从性能上来看，USB在很多方面不如IEEE 1394，但是由于USB有着IEEE 1394无法比拟的价格优势，在一段时间内USB将与IEEE 1394共存，分别管理低速和高速外设。有关UBS更详细内容将在串行接口章节中介绍。3.AGP（

11、Accelerated Graphics Port）AGP是一种为了提高视频带宽而设计的总线规范。因为它是点对点连接，即连接控制芯片和AGP显示卡，因此严格说来，AGP不能算是总线，而是一种接口标准，它在主内存与显示卡之间提供了一条直接的通道，使得3D图形数据不通过PCI总线，而直接送入显示子系统。这样就能突破由于PCI总线形成的系统瓶颈，从而实现了以相对低价格来达到高性能3D图形的描绘功能以提高计算机对图像的处理能力。目前的主板产品大多支持AGP。本章第三节将进一步介绍AGP的有关技术指标。4 新型总线和IO技术介绍 PCI总线因为提供了远高于ISA总线的数据传输带宽而沿用至今。而当今PC系

12、统已经 发生了很大的变化：微处理器频率已突破2GHz，内存数据带宽达到3.2GBps甚至更高。目前32位的运作于33.3MHZ、数据传输率只有132MBps的PCI总线显然成为了系统速度的瓶颈。因此，出现了各种各样的希望取代PCI的新型总线和IO技术方案，主要包括PCI-X，InfiniBand、HyperTransport和3GIO。四、典型的微机系统总线结构 下面我们将通过了解微机系统结构，从而对总线在计算机系统中的作用和地位有一个较直观的认识。随着微处理器和操作系统的变化，用户对微机处理的高速性提出了新的要求，为了提高处理器与各部件及部件与部件之间传输信息的整体效率，微机系统中采用了十分

13、明确的总线分级结构，在这种结构中，速度差异较大的设备模块使用不同速度的总线，而速度相近设备模块使用同类总线。各级总线结构即为：CPU总线、局部总线（PCI总线）、系统总线（ISA总线）结构。连接各级总线的是一些高集成度的多功能桥路芯片，它们可以起到信号速度缓冲、电平转换和协议转换的作用。按照芯片组功能和连接方法的划分，可分为南北桥结构和中心结构。1 南北桥结构。南北桥结构如图2.1所示，在该结构中，各级总线主要通过两片桥芯片进行连接。一片称为北桥的用于连接CPU总线和PCI总线，另一片称为南桥，用于连接PCI总线和ISA总线。常用的芯片组有Intel公司的440系列，如440BX。其北桥芯片为

14、82443BX，集成有CPU总线接口，支持单、双处理器，双处理器可以组成对称多机处理机（SMP）结构。同时，82443BX还集成了主存控制器、PCI总线接口，PCI仲裁器及AGP接口，并支持系统管理模式（SMM）和电源管理功能，它作为CPU总线与PCI总线的桥梁。其南桥芯片为82371EB，集成了PCI-ISA连接器、IDE控制器、USB控制器、2个增强型DMA控制器、2个8259中断控制器、8253/8254定时器/计数器、电源管理逻辑和可选用的I/O APIC等。它作为PCI总线与ISA总线的桥梁 以Pentium 个人计算机系统为例，说明各级总线的作用。（1）CPU总线，也称CPU存储器

15、总线，此总线可连接4128MB的主存。主存扩充容量是以内存条形式插入主板有关插座来实现的。CPU总线还接有L2级cache。主存控制器和cache控制器用来管理CPU对主存和cache的存取操作。CPU是这条总线的主控者，但必要时可放弃总线控制权（如在DMA方式中）。从传统的观点看，可以把CPU总线看成是CPU引脚信号的延伸。（2）PCI总线，用于连接高速的IO设备模块，如图形显示器适配器、网络接口控制器、硬盘控制器等。同时，通过“桥”芯片，上面与更高速的CPU总线相连，下面与低速的ISA总线相接。主板上一般有3个PCI总线扩充槽。（3）ISA总线，Pentium 个人机使用该总线与低速的IO

16、设备连接。主板上一般留有34个ISA总线扩充槽，以便使用各种16位8位适配器卡。该总线支持7个DMA通道和15级可屏蔽硬件中断。另外，ISA总线控制逻辑还通过主板上的片级总线与实时时钟日历、ROM、键盘和鼠标控制器(8042微处理器)等芯片相连接。这种通过桥将两类不同的总线“粘合”在一起的技术特别适合于系统的升级换代。这样，每当CPU芯片升级时，只需改变CPU总线和北桥芯片，其他原有的外围设备可自动继续工作。2中心结构。目前使用ISA总线的慢速外围设备已经越来越少，新型的设备都使用了高速的PCI总线，在PC99规范中已经取消了ISA总线，故ISA总线已经不是必要的部件了。另外，在南北桥结构中，

17、南北桥芯片之间交换信息要通过PCI总线，使PCI总线呈现一定的拥挤，为了克服这个问题，同时也为了进一步加强PCI总线的作用，Intel公司从810芯片组开始就抛弃了南北桥结构，而采用了中心结构。在中心结构微机中，芯片组由三个芯片组成：存储控制中心MCH(Memory Controller Hub)、I/O控制中心ICH(I/O Controller Hub)和固件中心FWH(Firmware Hub)。MCH用于提供高速AGP接口、动态显示管理、电源管理和内存管理功能。ICH提供了音频编码和调制解调器编码接口（AC97）、IDE控制器、USB接口、局域网络接口，并与PCI总线及其插槽连接在一起

18、。ICH还和SuperI/O控制器相连，而SuperI/O主要为系统中的慢速设备（如串口、并口、键盘、鼠标等）提供与系统通信的数据交换接口。固件中心FWH包含了主板BIOS、显示BIOS和可用于数据加密、安全认证等领域的硬件随机数产生器。四、总线的主要参数 1.总线的带宽总线的带宽指的是一定时间内总线上可传送的数据量，即我们常说的每秒钟传送多少MB(兆字节)的最大稳态数据传输率。2.总线的位宽总线的位宽指的是总线能同时传送的数据位数，即我们常说的32位、64位等总线宽度的概念。3.总线的工作时钟频率 总线的工作时钟频率以MHz为单位。工作频率越高则总线工作速度越快，也即总线带宽越宽。总线位宽越

19、宽、总线工作时钟频率越高则总线带宽越大。当然，单方面提高总线的位宽或工作时钟频率都只能部分提高总线的带宽，并容易达到各自的极限。只有两者配合才能使总线的带宽得到更大的提升。表2.1.1 ISA、EISA、PCI总线比较ISA总线24位地址线可直接寻址的内存容量为16MB8/16位数据线最大位宽16位(bit)最高时钟频率8MHz最大数据传输速率16MB/sEISA总线32位地址域直接寻址范围为4GB32位数据线最大时钟频率8.3MHz最大数据传输速率 33MB/sPCI总线32位/64位地址/数据复用总线时钟频率33.3MHz/66MHz最大数据传输速率133MB/s时钟同步方式与CPU及时钟

20、频率无关总线宽度 32位（5V）/64位（3.3V）2.2 总线的仲裁、定时和数据传送模式 2.2.1 总线的仲裁 连接到总线上的功能模块有主动和被动两种形态。如CPU模块，它在不同的时间可以用做主方，也可用做从方；而存储器模块只能用做从方。主方可以启动一个总线周期，而从方只能响应主方的请求。每次总线操作，只能有一个主方占用总线控制权，但同一时间里可以有一个或多个从方。除CPU模块外，IO功能模块也可提出总线请求。为了解决多个主设备同时竞争总线控制权的问题，必须具有总线仲裁部件，以某种方式选择其中一个主设备作为总线的下一次主方。对多个主设备提出的占用总线请求，一般采用优先级或公平策略进行仲裁。

21、例如，在多处理器系统中对各CPU模块的总线请求采用公平的原则来处理。对IO模块的总线请求采用优先级策略。被授权的主方在当前总线业务一结束，即接管总线控制权，开始新的信息传送。主方持续控制总线的时间称为总线占用期。仲裁方式分为集中式仲裁和分布式仲裁两类。2.2.1.1 集中式仲裁(1)链式查询方式 主要特点是：总线授权信号BG串行地从一个I/O接口传送到下一个IO接口。假如BG到达的接口无总线请求，则继续往下查询；假如BG到达的接口有总线请求，BG信号便不再往下查询。这意味着该IO接口就获得了总线控制权。排列在链首的设备具有最高优先级，在链末的设备优先级越低。因此，链式查询是通过安排接口设备的先

22、、后位置来实现优先级排队的。链式查询方式的优点：只用很少几根线就能按一定优先次序实现总线仲裁，并且这种链式结构很容易扩充设备。缺点1：对询问链的电路故障很敏感，如果第i个设备的接口中有关链的电路有故障，那么第i个以后的设备都不能进行工作。缺点2：优先级是固定的，如果优先级高的设备出现频繁的请求时，那么优先级较低的设备可能长期不能使用总线。（2）计数器定时查询方式 工作原理：总线上的任一设备要求使用总线时，通过BR线发出总线请求。中央仲裁器接到请求信号以后，在BS线为“0”的情况下让计数器开始计数，计数值通过一组地址线发向各设备。每个设备接口都有一个设备地址判别电路，当地址线上的计数值与请求总线

23、的设备地址相一致时，该设备将BS线置“1”，获得了总线使用权，此时中止计数查询。优点：每次计数可以从“0”开始，也可以从中止点开始。如果从“0”开始，各设备的优先次序与链式查询法相同，优先级的次序是固定的。如果从中止点开始，则每个设备使用总线的优先级相等。计数器的初值也可用程序来设置，这就可以方便地改变优先次序 缺点：增加了连线数量（3）独立请求方式 每一个共享总线的设备均有一对总线请求线BR i和总线授权线BG i。当设备要求使用总线时，便发出该设备的请求信号。中央仲裁器中有一个排队电路，它根据一定的优先次序决定首先响应哪个设备的请求，给设备以授权信号BG i。优点1：仲裁请求响应时间快。优

24、点2：对优先次序的控制相当灵活。它可以预先固定，例如BR0优先级最高，BRl次之BRn最低；也可以通过程序来改变优先次序；还可以用屏蔽(禁止)某个请求的办法，不响应来自无效设备的请求。当代总线标准普遍采用独立请求方式。2.2.1.2 分布式仲裁 不需要中央仲裁器，每个潜在的主方功能模块都有自己的仲裁号和仲裁器。当它们有总线请求时，把它们唯一的仲裁号发送到共享的仲裁总线上，每个仲裁器将仲裁总线上得到的号与自己的号进行比较。如果仲裁总线上的号大，则它的总线请求不予响应，并撤消本身的仲裁号。最后，获胜者的仲裁号保留在仲裁总线上。是以优先级仲裁策略为基础的一种仲裁方式。222 总线的定时 4分离方式定

25、时 1同步定时2异步定时3半同步定时1同步定时在同步定时协议中，事件出现在总线上的时刻由总线时钟信号来确定。总线周期是固定的，每次传送一旦开始，主、从设备都必须严格按照时间规定完成相应的动作。现代微机中的PCI总线就是同步方式总线。全部系统模块由单一时钟信号控制。优点1：电路设计比较简单；优点2：完成一次传输的时间很短，它不允许主从设备间有等待，适合于高速设备的数据传输。缺点：它不能满足高/低速设备在同一系统中的使用。否则，只能按最慢的设备来确定总线周期长短或频带，这样高速设备只能按照低速设备的速度来进行数据传输，使整个系统性能下降。2异步定时 数据采用“应答式”传输。无系统时钟信号，而是靠“

26、请求”（REQ）和“应答”（ACK）两根信号线来协调传输过程。连接任何外部设备都不需要考虑该设备的速度，它根据模块的响应速度自动调整响应时间。异步方式的应答关系完全互锁，REQ和ACK两个信号是有制约关系的。主设备的请求使REQ有效，由从设备的ACK来响应；ACK有效，允许主设备撤消REQ,只有REQ撤消，最后才撤消ACK；只有ACK已经撤消，才允许下一传输周期的开始，这保证了数据传输的可靠性。优点：总线周期长度可变。不把响应时间强加到功能模块上，因而允许快速和慢速的功能模块都能连接到同一总线上。缺点1：增加总线的复杂性和成本。缺点2：不管从模块的速度，每完成一次传输，主、从模块之间的互锁控制

27、信号都要经过4个步骤，即请求、响应、撤消请求和撤消响应，它的传输延迟是同步传输的两倍。因此，异步方式比同步方式要慢，总线的频带窄，总线传输周期长。3半同步定时 综合同步和异步传送的优点，是两者混合的传送方式。从总体上看，它是一个同步系统，仍用系统时钟来定时，利用某个脉冲的上升沿或下降沿判断某一个信号的状态，使得传输操作与时钟同步。为了克服同步方式的缺点，它允许两个速度不同的设备使用像异步方式那样的传输。为此，设置了一条“等待”(WAIT)或“就绪”(READY)信号线。对可以严格按照时钟规定进行传送的两个高速设备的传输，等待信号无效，依然按照同步方式传输。如果从模块是慢速设备，没有准备好数据传

28、输，从模块会使得WAIT信号有效或READY信号无效，系统用一个适当的状态时钟沿检测这个信号线。如果是WAIT有效(或READY无效)，就自动将总线周期延长一个时钟周期，强制主模块等待。下一个时钟周期继续检测这个信号线，直到检测到WAIT信号无效(或READY信号有效)才不再延长总线周期。这种方法像异步方式那样能使不同速度的设备同时在系统中做数据传输。但WAIT信号不是互锁的，而是单方向的状态传递，这是和异步方式的不同之处。在I/O读、写时插入额外等待时间的情况4分离方式定时 在总线读周期的寻址阶段，到数据传送阶段，有一个短暂的时间间隔，用于从模块执行读命令（取出数据）。此时的总线是空闲的。可

29、以想办法把这总线的空闲时间也利用起来。将读周期分为两个分离的子周期。第一个子周期为寻址阶段，当有关的从模块从总线上得到主模块发出的地址、命令及有关信息后，立即和总线断开，以便其他模块可以使用总线。等到从模块准备好数据后，启动第二个子周期，由该模块申请总线，获准后，将数据发送给原来请求数据的主模块。两个子周期均采用同步方式传送，在占用总线的时候，进行高速的信息传输。分离式传输很适合有多个主模块(如多个处理器或多个DMA设备)的系统。223 总线数据传送模式 当代的总线标准大都能支持以下四类模式的数据传送：1读、写操作 读操作是由从方到主方的数据传送；写操作是由主方到从方的数据传送。一般，主方先以

30、一个总线周期发出命令和从方地址，经过一定的延时再开始数据传送总线周期。为了提高总线利用率，减少延时损失，主方完成寻址总线周期后可让出总线控制权（分时方式），以使其他主方完成更紧迫的操作。然后再重新竞争总线，完成数据传送总线周期。块传送操作 只需给出块的起始地址，然后对固定块长度的数据一个接一个地读出或写入。对于CPU(主方)存储器(从方)而言的块传送，常称为突发式传送，其块长一般固定为数据线宽度(存储器字长)的4倍。例如一个64位数据线的总线，一次突发式传送块长可达256位。3写后读、读修改写操作 只给出地址一次，或进行先写后读操作，或进行先读后写操作。前者用于校验目的，后者用于多道程序系统中

31、对共享存储资源的保护。这两种操作和突发式操作一样，主方掌管总线直到整个操作完成。4广播、广集操作 一般而言，数据传送只在个主方和一个从方之间进行。但有的总线允许一个主方对多个从方进行写操作，这种操作称为广播。与广播相反的操作称为广集，它将选定的多个从方数据在总线上完成AND或OR操作，用以检测多个中断源。习题：课本第106页：2、5、6题。2.3 常用总线标准及其主要参数 一、概述 最早的PC总线是IBM公司于1981年推出的基于8位机PC/XT的总线，称为PC总线。1984年IBM公司推出了16位PC机PC/AT，其总线称为AT总线。然而IBM公司从未公布过他们的AT总线规格。为了能够合理地

32、开发外插接口卡，由Intel公司，IEEE和EISA集团联合开发了与IBM/AT原装机总线意义相近的ISA总线，即8/16位的“工业标准结构”(ISA-Industry Standard Architecture)总线。ISA总线的主要特点和性能指标 8位ISA的I/O插槽由62个引脚（分A、B两组）组成（PC/XT、8位微机用），用于8位数据的插卡。2.3.1 ISA总线和EISA 总线8/16位的ISA扩展插槽除了具有一个8位62线的连接器外，还有一个附加的36线连接器（PC/AT、16位微机用）。这种扩展I/O插槽既可支持8位的插卡，也可支持16位插卡。图26 8位ISA扩展I/O 的6

33、2个引脚插槽 8/16位的ISA扩展插槽除了具有一个8位62线的连接器外，还有一个附加的36线连接器，这种扩展I/O插槽既可支持8位的插卡，也可支持16位插卡。ISA总线的主要性能指标如下：I/O地址空间0100H-03FFH24位地址线可直接寻址的内存容量为16MB8/16位数据线62+36引脚最大数据位宽16位(bit)最高时钟频率8MHz 总线的带宽(最大稳态数据传输率)=8.33MHz2Bytes2Cycles=8.33MB/S最大数据传输速率16MB/s中断功能DMA通道功能开放式总线结构，允许多个CPU共享系统资源 A1-A31及B1-B31的62线插槽为8位插卡插槽，它与PC/X

34、T 8位总线完全兼容C1-C18和D1-D18为AT总线增加的36线插槽，它和62线插槽一起供16位插卡使用。EISA总线的主要特点和性能指标 EISA插槽由于要与ISA和EISA插卡兼容，因此在结构上采用了双层结构，在ISA插槽内增加一层插槽。EISA插槽既与ISA插卡兼容，又与EISA插卡兼容。在插EISA卡时使用32位数据线，能达到33MB/s的传输率。EISA的主要性能指标与ISA相比，有以下优点：开放式结构。EISA和ISA兼容，现有的ISA扩充板可以用于EISA总线上 32位地址线直接寻址范围为4GB32位数据线最大时钟频率8.3MHz 最大数据传输速率 33MB/s四、ISA总线

35、的信号线1地址总线和与其有关系的信号线组。SA19SA0：系统地址(System Address Lines)LA 23LA17：不锁存的地址线(Unlatched Address Lines)BALE：缓冲的地址锁存允许(Buffered Address Latch Enable)信号线 在BALE为高电平时，SA19SA0和LA 23LA17上的地址信号有效。外设或存储器可用它作为时间(即总线上地址有效期间)控制信号。SA组可以单独组成20位内存地址线，其中低16位也可以构成IO地址线，SA和LA组合起来可以构成24位内存地址线。SA线与LA线的差别除了位序号外，SA线的地址信号在BALE

36、信号的下降边时被锁存，LA线上的信号不被锁存。AEN：地址允许(Address Enable)信号线，当该信号为高电平时，表示DMA控制器驱动地址总线；AEN为低电平时，表示CPU驱动地址总线。它作为DMA地址有效的指示信号，也可被外设或存储器用作DMA传送(或非DMA传送)的控制信号。MASTER：是一个外部输入信号端，在它有效期间使地址总线SA和LA、存储器读/写信号MEMR/MEMW和输入输出读写信号IOR/IOW、REFRESH和SBHE等具有输入输出双向功能信号端为输入端。2数据总线及其控制信号组 D7D0：系统数据总线(System Data Lines)的低8位。D15D8：系统

37、数据总线的高8位。SBHE：系统总线，高字节允许(System Bus High Enable)信号线。该信号有效时表示数据线SD15SD8的数据信号有效。这个信号线可以是输出，也可以是输入。如果是输出，意味着它作为一个指示信号表示SD15SD8上的数据有效，外部接口逻辑可以利用此信号选择SD15SD8上的数据。如果是外加输入，必需与MASTER信号联合使用。3 存储器读写控制、输入输出设备读写控制、存储周期和IO周期控制和8位16位控制等信号组 SMEMW：系统存储器写(System Memory Write)。仅在1M字节存储空间之内写操作有效。SMEMR：系统存储器读(System Me

38、mory Read)。仅在1M字节存储空间之内写操作有效。MEMW：存储器写(Memory Write)。对全部物理内存空间的读写操作有效。MEMR：存储器读(Memory Read)。对全部物理内存空间的读写操作有效。以上都是存储器操作时的写和读控制信号。在逻辑上SMEMR和SMEMW取自MEMR和MEMW并受低于l M字节的地址译码信号控制。且系统存储器读/写仅作为输出信号，由CPU或DMA控制器控制；而MEMR和MEMW可以作为输出信号线输出，当与MASTER相配合时，也可以接受外来控制信号作为输入信号线。IOR：IO读(IO READ)IOW：IO写(IO WRITE)以上两信号为IO

39、读写控制信号。在它们的控制下把IO设备的数据置入数据总线上或者接收数据总线上的数据。它们可以作为输出信号端，由CPU或主机板上的DMA控制器产生和形成。与MASTER相配合时，也可作为输入信号端，由主机板之外的设备产生控制信号加入到这些控制端上 MEMCS16：存储器16位片选(MEMORY CHIP SELECTl6)，输入信号。它由LA23LA17译码形成。该信号有效，则表明当前数据传送是一个等待状态的16位存储器周期。如果总线上的某一存储器插卡要传送16位数据，就必须产生一个控制信号加在MEMCS16 端上发给主机板，通知主机板实现16位数据传送。IOCS16：IO端口的16位数据片选输

40、入信号。它由端口地址译码形成。如果当前的数据传送是一个等待状态的16位IO周期，就必须形成一个控制信号加在 IOCS16端上发给主机板。0WS：零等待状态(0 WAIT STATE)，输入信号。当该信号有效时，表明无需插入附加的等待周期便能完成当前的数据传送周期。如果控制的是16位总线周期，这个信号应取自被读或写命令选通的地址信号。如果控制的是8位总线周期，在用设备的地址译码信号作为读或写命令之后，系统时钟的下降边时作0WS检测信号。IOCHRDY：IO通道准备好(1O CHANNEL READY)，输入端。它由IO设备或外部存储器产生输入信号。该信号低电平时意味着外设或外存没有准备好，将使I

41、O总线周期或存储器总线周期进入延长状态。IOCHRDY端的低电平信号长度不超过25s。4 外中断请求输入信号输入端组 IRQ3IRQ7、IRQ9、IRQ10IRQl2、IRQ14、IRQ15：IRQ(Interrupt ReQuest)，是可屏蔽中断请求输入端，供外部设备接口使用。它们的优先级顺序为：IRQ序号9、10、11、12、14、15、3、4、5、6、7。IOCHRDY：IO通道校验(IO CHANNEL CHECK)信号输入端。IO设备或接口板上的存储器如果有奇偶校验逻辑，其输出端产生的低电平信号表示校验有错，该信号有效使CPU进入不可屏蔽中断(NMI)。（5）用于DMA传送的输入输

42、出信号组 DRQ0、DRQ1、DRQ 2、DRQ3、DRQ 5、DRQ 6、DRQ7：输入信号端。当外部设备要申请用DMA传送方式与存储器交换信息时发出的 DMA请求输入信号。DACK0、DACK1、DACK2、DACK3、DACK5、DACK6、DACK7：输出信号。输出DMA请求的回答信号给外部设备。信号有效时表示 CPU已把总线控制权交给DMA控制器，可以进行DMA传送了。TC：输出信号端，当DMA控制器的任何一个通道的计数器计满时，该端输出脉冲信号。（6）杂项信号 REFRESH：刷新指示信号(在主机板控制总线时，该端为输出端)和刷新控制信号(与MASTER信号相配合，该端为外部信号输

43、入端)。CLK：系统时钟信号输出端。输出的信号与微处理器的时钟周期同步，只应用于同步，不能当作固定频率信号源使用。OSC：输出固定频率14.31818MHz信号，供外部作信号源使用。RESET DRV：复位驱动信号，一方面使主机板内各部分复位，同时在本端输出正脉冲，供外部设备复位使用。还有十5V、5V、十12V和12V电源输出端，提供一定的负载电源供接口板逻辑电路使用。GND为地线，用以实现主板与外设共地端。2.3.2 PCI总线 一、概述 上个世纪90年代，随着图形处理技术和多媒体技术的广泛应用，在以Windows为代表的图形用户接口(GUI)进入PC机之后，要求有高速的图形描绘能力和I/O

44、处理能力。这不仅要求图形适配卡要改善其性能，也对总线的速度提出了挑战。实际上当时外设的速度已有了很大的提高，如硬磁盘与控制器之间的数据传输率已达10MB/s以上，图形控制器和显示器之间的数据传输率也达到69MB/s。通常认为I/O总线的速度应为外设速度的35倍。因此原有的ISA、EISA已远远不能适应要求，而成为整个系统的主要瓶颈。因此对总线提出了更高的性能要求，从而促使了总线技术进一步发展。1991年下半年，Intel公司首先提出了PCI的概念，并联合IBM、Compaq、AST、HP、DEC等100多家公司成立了PCI集团，其英文全称为：Peripheral Component Inter

45、connect Special Interest Group(外围部件互连专业组)，简称PCISIG。PCI是一种先进的局部总线，已成为局部总线的新标准,广泛应用于现代微机（台式）、工作站和便携机。目前，与PCI总线有关的协议的最新版本是PCI总线规范2.2版本、PCI-PCI桥规范1.1版本、PCI系统设计指南1.0版本、PCI BIOS标准2.1版本、PCI总线电源管理接口规范1.1版本、PCI热插拔规范1.1版本和PCI移动设计指南1.1版本。二、PCI局部总线的主要性能和特点 它独立于处理器，支持多种处理器。结构上，它将处理器子系统和外设分开。为PCI总线设计的外设是针对PCI的，可以

46、独立于处理器设计和升级，也不会因处理器的变化而使外设过时。（1）PCI总线的主要性能：支持10台外设 总线时钟频率33.3MHz/66MHz 最大数据传输速率133MB/s 时钟同步方式 与CPU及时钟频率无关 总线宽度 32位（5V/3.3V）/64位（5V/3.3V）能自动识别外设 特别适合与Intel的CPU协同工作（2）其它特点：具有与处理器和存储器子系统完全并行操作的能力 具有隐含的中央仲裁系统 采用多路复用方式（地址线和数据线）减少了引脚数 支持64位寻址 完全的多总线主控能力 提供地址和数据的奇偶校验 可以转换5V和3.3V的信号环境 2.3.2.3 PCI总线结构连接方式 CP

47、U总线和PCI总线由桥接电路（习惯上称为北桥芯片）相连。PCI总线和ISA/EISA总线之间也通过桥接电路（习惯上称为南桥芯片）相连。其它连接方式，如双PCI总线 方式、PCI-PCI方式、多处理器服务器方式等。四、PCI插槽和PCI扩展卡（1）PCI插槽 两种，一种是32位的，另一种是64位的，而每种插槽又分为5V和3.3V两种。在PC机上使用最多的是5V的32位PCI插槽。162脚是32位卡槽。6394脚是64位卡槽的扩展部分。（2）PCI插卡 长卡的尺寸是312mm长，高106.68mm 短卡高度不变，长度为174.63mm。2.3.2.5 PCI总线信号定义 PCI总线的信号线共有10

48、0根，PCI应用系统中、如果某设备取得了总线控制权,就称其为“主设备”；而被主设备选中以进行通信的设备称为“从设备”或“目标节点”。为了实现数据处理、寻址、接口控制、仲裁等系统功能，若作为主设备则需要49条引脚；作为目标的设备至少需要47条引脚。可选信号51条。(1)系统引线 CLK in：总线时钟信号。对于所有的PCI设备均为输入，为所有PCI上的接口传输提供时序。其最高频率可达33MHz/66MHz，最低频率一般为0(DC)。这一频率也称为PCI的工作频率。RST in：复位信号。用来使PCI专用的特性寄存器和定时器相关的信号恢复到规定的初始状态。(2)地址和数据引线 AD31AD0 t/

49、s：地址、数据多路复用的输入输出信号。在FRAME有效时，是地址周期；在IRDY和TRDY 同时有效时，是数据周期。一个PCI总线的传输中包含了一个地址周期和一个(或多个)数据周期。PCI总线支持突发式的读写功能。地址周期为一个时钟周期，在该周期中AD31AD0线上含有一个32位的物理地址。对于IO操作，只需一个字节的地址；若是存储器操作和配置操作，则需要双字地址。在数据周期中，AD7AD0为最低数据字节，AD31AD24为最高数据字节，传输数据的字节数是可变的，可以是1字节、2字节或4字节，这由字节使能信号C/BE30指定。当IRDY有效时，表示写数据稳定有效，TRDY有效表示读数据稳定有效

50、。CBE03 t/s：总线命令和字节使能多路复用信号线。在地址周期内，这四条线上传输的是总线命令；在数据周期内，传输的是字节使能信号，用来表示在整个数据周期中，AD31AD0线上哪些字节为有效数据。例如，C/BE0对应于最低字节，C/BE2对应于第二字节。PAR t/s：针对AD31AD00和C/BE30进行奇偶校验的校验位，可被所有PCI设备或模块所使用。对于地址信号，在地址期之后的一个时钟周期PAR稳定并有效；对于数据信号，在IRDY(写操作时)或TRDY（读操作时）有效之后的一个时钟周期PAR稳定并有效。一旦PAR有效，便一直维持直到数据期完成之后的一个时间周期为止。写操作时，PAR由主