数字电路基础之门电路和组合逻辑电路.pptx

《数字电路基础之门电路和组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《数字电路基础之门电路和组合逻辑电路.pptx（149页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 数字电路的基础知识数字电路的基础知识 数字信号和模拟信号数字信号和模拟信号电子电路中的信号电子电路中的信号(xnho)模拟信号模拟信号数字信号数字信号时间时间(shjin)连续连续的信号的信号时间和幅度时间和幅度(fd)都是离都是离散的散的1第一页，共149页。模拟信号：模拟信号：tu正弦波信号正弦波信号(xnho)t锯齿锯齿(jch)波信号波信号u2第二页，共149页。研究模拟信号时，我们注重电路研究模拟信号时，我们注重电路输入、输出信号间的大小、相位关系。输入、输出信号间的大小、相位关系。相应的电子电路就是相应的电子电路就是(jish)模拟电模拟电路，包括交直流放大器、滤波器、信路，包括

2、交直流放大器、滤波器、信号发生器等。号发生器等。在模拟电路在模拟电路(dinl)中，晶体管一般中，晶体管一般工作在放大状态。工作在放大状态。3第三页，共149页。数字信号：数字信号：数字信号数字信号产品数量的统计产品数量的统计(tngj)。数字表盘数字表盘(biopn)的读的读数。数。数字电路信号数字电路信号(xnho)：tu4第四页，共149页。研究数字电路时注重电路输出、输研究数字电路时注重电路输出、输入间的逻辑关系，因此不能采用入间的逻辑关系，因此不能采用(ciyng)模拟电路的分析方法。主模拟电路的分析方法。主要的工具是逻辑代数，电路的功能要的工具是逻辑代数，电路的功能用真值表、逻辑表

3、达式及波形图表用真值表、逻辑表达式及波形图表示。示。在数字电路中，三极管工作在数字电路中，三极管工作(gngzu)在开关状态，即工作在开关状态，即工作(gngzu)在饱和和截止状态。在饱和和截止状态。5第五页，共149页。第二章第二章 门电路和组合门电路和组合(zh)逻逻辑电路辑电路 2.1 概述概述(i sh)2.2 分离分离(fnl)元件门电元件门电路路 2.3 TTL集成门电路集成门电路 2.4 MOS门电路门电路2.5 逻辑代数逻辑代数 2.6 组合逻辑电路分析组合逻辑电路分析2.7 利用小规模集成电路设计组合电路利用小规模集成电路设计组合电路2.8 几种常用的中规模组件几种常用的中规

4、模组件6第六页，共149页。2.1 概述概述(i sh)在数字电路中，门电路是最基本的逻在数字电路中，门电路是最基本的逻辑元件。门电路的输入信号于输出辑元件。门电路的输入信号于输出(shch)信号之间存在一定的逻辑关系，信号之间存在一定的逻辑关系，所以门电路又称逻辑门电路。门电路是用所以门电路又称逻辑门电路。门电路是用以实现逻辑关系的电子电路，与基本逻辑以实现逻辑关系的电子电路，与基本逻辑关系相对应，门电路主要有：与门、或门、关系相对应，门电路主要有：与门、或门、与非门、或非门、异或门等。与非门、或非门、异或门等。在数字电路中，门电路的输入输出信号在数字电路中，门电路的输入输出信号都是用电位（

5、电平）的高低来表示。一般都是用电位（电平）的高低来表示。一般(ybn)用高电平代表用高电平代表1、低点平代表、低点平代表0，即，即所谓的正逻辑系统。所谓的正逻辑系统。7第七页，共149页。ViVoKVccR100VVcc只要只要(zhyo)能判断高低电能判断高低电平即可平即可K开开-Vo=1,输出输出(shch)高电平高电平K合合-Vo=0,输出输出(shch)低电平低电平可用三极可用三极管代替管代替(dit)8第八页，共149页。R1R2AF+uccuAtuFt+ucc0.3V三极管的开关特性（截止三极管的开关特性（截止(jizh)区区饱和区）饱和区）：截止截止(jizh)饱和饱和(boh)

6、9第九页，共149页。2.2 分离分离(fnl)元件门元件门电路电路 一、二极管与门一、二极管与门FD1D2AB+12V10第十页，共149页。“与与”逻辑逻辑(lu j)A、B、C都具备时，事件都具备时，事件(shjin)F才发生。才发生。EFABC&ABCF逻辑逻辑(lu j)符号符号11第十一页，共149页。F=ABC逻辑逻辑(lu j)式式逻辑乘法逻辑乘法逻辑与逻辑与AFBC00001000010011000010101001101111真值表真值表12第十二页，共149页。二、二极管或门二、二极管或门FD1D2AB-12V13第十三页，共149页。“或或”逻辑逻辑(lu j)A、B、

7、C只有一个只有一个(y)具备时，事件具备时，事件F就发生。就发生。1ABCF逻辑逻辑(lu j)符号符号AEFBC14第十四页，共149页。F=A+B+C逻辑逻辑(lu j)式式逻辑加法逻辑加法逻辑或逻辑或AFBC00001001010111010011101101111111真值表真值表15第十五页，共149页。R1DR2AF+12V+3V三、三极管非门三、三极管非门嵌位二极管嵌位二极管16第十六页，共149页。“非非”逻辑逻辑(lu j)A具备时具备时，事件，事件(shjin)F不发生；不发生；A不具备时，事件不具备时，事件(shjin)F发生。发生。逻辑逻辑(lu j)符号符号AEFRA

8、F17第十七页，共149页。逻辑逻辑(lu j)式式逻辑非逻辑非逻辑反逻辑反真值表真值表AF011018第十八页，共149页。R1DR2F+12V+3V三极管非门三极管非门D1D2AB+12V二极管与门二极管与门与非门与非门19第十九页，共149页。几种几种(j zhn)常用的逻辑关常用的逻辑关系逻辑系逻辑“与与”、“或或”、“非非”是三种基本的逻是三种基本的逻辑关系，任何其它的逻辑关系都可以以它们辑关系，任何其它的逻辑关系都可以以它们为基础为基础(jch)表示。表示。与非：条与非：条件件A、B、C都具备都具备(jbi)，则则F 不发生。不发生。&ABCF20第二十页，共149页。或非：条件或

9、非：条件A、B、C任任一具备一具备(jbi)，则则F 发生。发生。1ABCF异或：条异或：条件件A、B有有一个一个(y)具备，具备，另一个另一个(y)不具备不具备则则F 发生。发生。=1ABCF21第二十一页，共149页。1、体积、体积(tj)大、工作不可靠。大、工作不可靠。2、需要、需要(xyo)不同电源。不同电源。3、各种门的输入、输出电平不匹配。、各种门的输入、输出电平不匹配。22第二十二页，共149页。2.3 TTL集成集成(j chn)门电路门电路 一、一、TTL与非门的基本原理与非门的基本原理与分离元件与分离元件(yunjin)电路相比，集成电路相比，集成电路具有体积小、可靠性高、

10、速度快的特电路具有体积小、可靠性高、速度快的特点，而且输入、输出电平匹配，所以早已点，而且输入、输出电平匹配，所以早已广泛采用。根据电路内部的结构，可分为广泛采用。根据电路内部的结构，可分为DTL、TTL、HTL、MOS管集成门电路。管集成门电路。23第二十三页，共149页。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABCTTL与非门的内部结构与非门的内部结构&ABCF24第二十四页，共149页。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC1、任一输入、任一输入(shr)为低电平为低电平（0.3V）时）时“0”1V不足以让不足以让T2、T5导通导通三个三

11、个PN结结导通需导通需2.1V25第二十五页，共149页。+5VFR4R2R13kR5T3T4T1b1c1ABC1、任一输入、任一输入(shr)为低电平为低电平（0.3V）时）时“0”1Vuouo=5-uR2-ube3-ube4高电平！高电平！26第二十六页，共149页。+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC2、输入、输入(shr)全为高电平全为高电平（3.4V）时）时“1”全导通全导通电位电位(din wi)被嵌被嵌全反偏全反偏 1V截止截止27第二十七页，共149页。2、输入、输入(shr)全为高电平全为高电平（3.4V）时）时+5VFR2R13kT2R3T1T

12、5b1c1ABC全反偏全反偏“1”饱和饱和uF此电路此电路(dinl)28第二十八页，共149页。1、电压传输、电压传输(chun sh)特性特性二、二、TTL与非门的特性与非门的特性(txng)和技术参和技术参数数测试测试(csh)电电路路&+5Vuiu029第二十九页，共149页。u0(V)ui(V)123UOH(3.4V)UOL(0.3V)传输特性传输特性(txng)曲线曲线u0(V)ui(V)123UOH“1”UOL(0.3V)阈值阈值(y zh)UT理想的传输理想的传输(chun sh)特性特性输出高电平输出高电平输出低电平输出低电平30第三十页，共149页。（1）输出）输出(shc

13、h)高电平高电平UOH、输出、输出(shch)低电平低电平UOL UOH 2.4V UOL 0.4V 便认为便认为(rnwi)合格。合格。典型值典型值UOH=3.4V UOL 0.3V。(2)阈值电压阈值电压UT uiUT时，认为时，认为ui是高电平。是高电平。UT31第三十一页，共149页。2、输入、输出、输入、输出(shch)负载特性负载特性&？（1）前后）前后(qinhu)级之间电流的联级之间电流的联系系32第三十二页，共149页。+5VR4R2R5T3T4R1T1+5V前级输出前级输出(shch)为为 高高电平时电平时前级前级后级后级反偏反偏流出前级流出前级电流电流(dinli)IOH

14、（拉（拉电流电流(dinli)）33第三十三页，共149页。前级输出前级输出(shch)为为 低低电平时电平时+5VR2R13kT2R3T1T5b1c1R1T1+5V前级前级后级后级流入前级的电流入前级的电流流(dinli)IOL 约约 1.4mA(灌灌电流电流(dinli)34第三十四页，共149页。关于关于(guny)电流的技术电流的技术参数参数35第三十五页，共149页。（2）扇出系数）扇出系数(xsh):与非门电路输出驱动与非门电路输出驱动(q dn)同类门同类门的个数的个数+5VR4R2R5T3T4T1前级前级T1T1IiH1IiH3IiH2IOH前级输出前级输出(shch)为为高电

15、平时高电平时例如：例如：36第三十六页，共149页。+5VR2R13kT2R3T1T5b1c1前级前级IOLIiL1IiL2IiL3前级输出前级输出(shch)为为 低电平时低电平时37第三十七页，共149页。输出输出(shch)低电平时，流入前级的电流（灌电低电平时，流入前级的电流（灌电流）：流）：输出输出(shch)高电平时，流出前级的电流（拉电流）高电平时，流出前级的电流（拉电流）：与非门的扇出系数与非门的扇出系数(xsh)一般是一般是10。38第三十八页，共149页。1、悬空、悬空(xunkng)的输入端相当于接的输入端相当于接高电平。高电平。2、为了防止干扰，可将悬空、为了防止干扰，

16、可将悬空(xunkng)的输入端接高电平。的输入端接高电平。39第三十九页，共149页。（3）平均）平均(pngjn)传输时间传输时间tuiotuoo50%50%tpd1tpd2平均传输平均传输(chun sh)时间时间40第四十页，共149页。三、三、其它其它(qt)类型的型的TTL门电路（三路（三态门）+5VFR4R2R1T2R5R3T3T4T1T5ABDEE-控制控制(kngzh)端端41第四十一页，共149页。+5VFR4R2R1T2R5R3T3T4T1T5ABDE01截止截止42第四十二页，共149页。+5VFR4R2R1T2R5R3T3T4T1T5ABDE10导通导通截止截止截止截

17、止高阻态高阻态43第四十三页，共149页。&ABF符号符号(fho)功能表功能表低电平起作用低电平起作用44第四十四页，共149页。&ABF符号符号(fho)功能表功能表高电平起作用高电平起作用45第四十五页，共149页。E1E2E3公用总线公用总线三态门主要作为三态门主要作为TTL电路与总线电路与总线(zn xin)间的接口电路间的接口电路用途用途(yngt)：E1、E2、E3分时接入高分时接入高电平电平46第四十六页，共149页。2.4 MOS门电路门电路半导体集成门电路按导电类型分为：半导体集成门电路按导电类型分为：双极型（双极型（TTL)(双极型晶体管）双极型晶体管）MOS型（绝缘型（

18、绝缘(juyun)栅场效应管）（单极栅场效应管）（单极型晶体管）型晶体管）MOS型：型：优点：优点：制造工艺简单、集成度高、功耗低、抗制造工艺简单、集成度高、功耗低、抗 干扰能力强，便于向大规模集成电路发干扰能力强，便于向大规模集成电路发展。展。缺点：工作速度较低。缺点：工作速度较低。47第四十七页，共149页。一、场效应晶体管一、场效应晶体管场效应管与双极型晶体管不同，它是多场效应管与双极型晶体管不同，它是多子导电子导电(dodin)，输入阻抗高，温度稳定，输入阻抗高，温度稳定性好。性好。结型场效应管结型场效应管JFET绝缘绝缘(juyun)栅型场效栅型场效应管应管MOS场效应管有两种场效应

19、管有两种:48第四十八页，共149页。1、绝缘绝缘(juyun)栅场效应栅场效应管管:（1）结构）结构(jigu)和电路和电路符号符号PNNGSDP型基底型基底(j d)两个两个N区区SiO2绝缘层绝缘层49第四十九页，共149页。PNNGSD金属金属(jnsh)铝铝导电导电(dodin)沟道沟道GSDN沟道沟道(u do)增强型增强型50第五十页，共149页。NPPGSDGSDP沟道沟道(u do)增强型增强型51第五十一页，共149页。P沟道沟道(u do)耗尽型耗尽型NPPGSDGSD予埋了导电予埋了导电(dodin)沟道沟道 52第五十二页，共149页。（2）MOS管的工作管的工作(g

20、ngzu)原理原理以以N沟道沟道(u do)增强型增强型为例为例PNNGSDUDSUGS53第五十三页，共149页。PNNGSDUDSUGSUGS=0时时D-S间相当间相当于两个反接于两个反接的的PN结结ID=0对应对应(duyng)截止区截止区54第五十四页，共149页。PNNGSDUDSUGSUGS0时时UGS足够大时足够大时（UGSVT）感）感应出足够多电应出足够多电子，这里以电子，这里以电子导电为主出子导电为主出现现N型的导电型的导电沟道。沟道。感应感应(gnyng)出电子出电子VT称为称为(chn wi)阈值电压阈值电压55第五十五页，共149页。PNNGSDUDSUGSUGS较小时

21、，较小时，导电沟道导电沟道(u do)相当于电相当于电阻将阻将D-S连接起连接起来，来，UGS越大越大此电阻越小。此电阻越小。56第五十六页，共149页。PNNGSDUDSUGS当当UDS不太大时，不太大时，导电沟道在两个导电沟道在两个N区间区间(q jin)是均匀的。是均匀的。当当UDS较大较大时，靠近时，靠近D区区的导电的导电(dodin)沟沟道变窄。道变窄。57第五十七页，共149页。PNNGSDUDSUGSUDS增加，增加，UGS=VT时，时，靠近靠近D端的沟端的沟道道(u do)被被夹断，称为予夹断，称为予夹断。夹断。夹断后夹断后ID呈呈恒流特性。恒流特性。ID58第五十八页，共14

22、9页。（3）增强型）增强型N沟道沟道(u do)MOS管的特性管的特性曲线曲线转移特性转移特性(txng)曲线曲线0IDUGSVT59第五十九页，共149页。输出特性曲线输出特性曲线(qxin)IDU DS0UGS060第六十页，共149页。二、二、NMOS门电路门电路1、NMOS“非非”门电路门电路0UDSIDuiuoUCCR负载线负载线ui=“1”ui=“0”uo=“0”uo=“1”61第六十一页，共149页。uiuoUCCuiuoUCC实际实际(shj)结构结构等效等效(dn xio)结构结构62第六十二页，共149页。2、”与非与非”门电路门电路AYUCCB63第六十三页，共149页。

23、2、”或非或非”门电路门电路AYUCCB64第六十四页，共149页。三、三、CMOS反相器（互补反相器（互补(h b)对称）对称）UCCST2DT1AFNMOS管管PMOS管管CMOS电路电路65第六十五页，共149页。UCCST2DT1uiuoui=0截止截止ugs2=UCC导通导通u=“”1、“非非”门电门电路路66第六十六页，共149页。UCCST2DT1uiuoui=导通导通截止截止u=“”67第六十七页，共149页。2、“与非与非”门电路（略）门电路（略）3、“或非或非”门电路（略）门电路（略）68第六十八页，共149页。三、三、CMOS电路电路(dinl)的优点的优点、静态、静态(

24、jngti)功耗小。功耗小。、允许、允许(ynx)电源电压范围宽电源电压范围宽（3 18V）。）。3、扇出系数大，抗噪容限大。、扇出系数大，抗噪容限大。69第六十九页，共149页。2.5 逻辑逻辑(lu j)代数代数一、逻辑一、逻辑(lu j)代数运算法则代数运算法则在数字电路中，我们要研究的是电路在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电的输入输出之间的逻辑关系，所以数字电路又称逻辑电路路又称逻辑电路(lu j din l)，相应的研，相应的研究工具是逻辑代数（布尔代数）。究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取在逻辑代数中，逻辑函数的变量只

25、能取两个值（两个值（二值变量二值变量），即），即0和和1，中间值没，中间值没有意义，这里的有意义，这里的0和和1只表示两个对立的逻只表示两个对立的逻辑状态，如电位的低高（辑状态，如电位的低高（0表示低电位，表示低电位，1表示高电位）、开关的开合等。表示高电位）、开关的开合等。70第七十页，共149页。1、几种、几种(j zhn)基本的逻辑基本的逻辑运算运算从三种基本的逻辑关系，我们可以从三种基本的逻辑关系，我们可以(ky)得到以下逻辑运算：得到以下逻辑运算：0 0=0 1=1 0=01 1=10+0=00+1=1+0=1+1=171第七十一页，共149页。2、逻辑、逻辑(lu j)代数的基本定

26、律代数的基本定律（1）基本运算）基本运算(yn sun)规则规则A+0=A A+1=1 A 0=0 A=0 A 1=A72第七十二页，共149页。（2）基本代数）基本代数(dish)规律规律交换律交换律结合律结合律分配律分配律A+B=B+AA B=B AA+(B+C)=(A+B)+C=(A+C)+BA(B C)=(A B)CA(B+C)=A B+A CA+B C=(A+B)(A+C)普通代普通代数不适数不适用用!73第七十三页，共149页。（3）吸收）吸收(xshu)规规则则a.原变量原变量(binling)的吸收：的吸收：A+AB=A证明证明(zhngmng)：A+AB=A(1+B)=A1=

27、A利用运算规则可以对逻辑式进行化简。利用运算规则可以对逻辑式进行化简。例如：例如：被吸收被吸收74第七十四页，共149页。b.反变量反变量(binling)的吸收：的吸收：证明证明(zhngmng)：例如例如(lr)：被吸收被吸收75第七十五页，共149页。c.混合变量混合变量(binling)的吸收：的吸收：证明证明(zhngmng)：例如例如(lr)：1吸收吸收76第七十六页，共149页。(4)反演反演(fn yn)定理：定理：可以用列真值表的方法可以用列真值表的方法(fngf)证明：证明：77第七十七页，共149页。二、二、逻辑逻辑(lu j)函数的表示法函数的表示法1、真值表：将输入、

28、真值表：将输入(shr)、输出的所有可能、输出的所有可能状态一一对应地列出。状态一一对应地列出。78第七十八页，共149页。n个变量个变量(binling)可以有可以有2n个组合，一般按二进制的顺序，输个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有出与输入状态一一对应，列出所有可能的状态。可能的状态。79第七十九页，共149页。2、逻辑、逻辑(lu j)函数式函数式把逻辑函数的输入把逻辑函数的输入(shr)、输出关系写、输出关系写成与、或、非等逻辑运算的组合式，即逻辑成与、或、非等逻辑运算的组合式，即逻辑代数式，称为逻辑函数式，我们通常采用代数式，称为逻辑函数式，我们通常采用“与

29、或与或”的形式。的形式。比如比如(br)：若表达式中的乘积包含了所有变量的原变若表达式中的乘积包含了所有变量的原变量或反变量，则这一项称为量或反变量，则这一项称为最小项最小项，上式中，上式中每一项都是每一项都是最小项最小项。若两个最小项只有一个变量以原、反区别，若两个最小项只有一个变量以原、反区别，称它们称它们逻辑相邻逻辑相邻。80第八十页，共149页。逻辑相邻逻辑相邻逻辑相邻的项可以逻辑相邻的项可以合并，消去一个因子合并，消去一个因子81第八十一页，共149页。3、卡诺图：、卡诺图：将将n个输入个输入(shr)变量的全部最小项用变量的全部最小项用小方块阵列图表示，并且将逻辑相临的最小小方块阵

30、列图表示，并且将逻辑相临的最小项放在相临的几何位置上，所得到的阵列图项放在相临的几何位置上，所得到的阵列图就是就是n变量的卡诺图。变量的卡诺图。卡诺图的每一个方块（最小项）代表一种卡诺图的每一个方块（最小项）代表一种输入组合，并且把对应的输入组合注明在阵列输入组合，并且把对应的输入组合注明在阵列图的上方图的上方(shn fn)和左方。和左方。82第八十二页，共149页。AB0101ABC0001111001两变量两变量(binling)卡卡诺图诺图三变量三变量(binling)卡卡诺图诺图83第八十三页，共149页。ABCD0001111000011110四变量四变量(binling)卡卡诺图

31、诺图单元编号单元编号0010，对，对应于最小应于最小项：项：ABCD=0100时函时函数取值数取值函数取函数取0、1均可，均可，称为称为无所无所谓状态谓状态。只有只有一项一项不同不同84第八十四页，共149页。有时为了有时为了(wi le)方便，用二进制对应的十进方便，用二进制对应的十进制表示单元编号。制表示单元编号。ABC0001111001F(A,B,C)=(1,2,4,7)1,2,4,7单元单元(dnyun)取取1，其它，其它取取085第八十五页，共149页。ABCD000111100001111086第八十六页，共149页。4、逻辑图：、逻辑图：把相应的逻辑关系用逻辑符把相应的逻辑关系

32、用逻辑符号和连线表示号和连线表示(biosh)出出来。来。&AB&CD 1FF=AB+CD87第八十七页，共149页。三、逻辑三、逻辑(lu j)函数的化简函数的化简1、利用、利用(lyng)逻辑代数的基本公式：逻辑代数的基本公式：例：例：反变量吸收反变量吸收提出提出AB=1提出提出A88第八十八页，共149页。例：例：反演反演配项配项被吸收被吸收被吸收被吸收89第八十九页，共149页。AB=ACB=C?A+B=A+CB=C?请注意与普通代数的区别！请注意与普通代数的区别！90第九十页，共149页。2、利用、利用(lyng)卡诺图化简：卡诺图化简：ABC000111100191第九十一页，共1

33、49页。ABC0001111001AB?92第九十二页，共149页。ABC0001111001ABBCF=AB+BC化简过程化简过程(guchng)：93第九十三页，共149页。利用利用(lyng)卡诺图化简的卡诺图化简的规则：规则：（1）相临单元的个数是）相临单元的个数是2N个，并组成矩形个，并组成矩形(jxng)时，可以合并。时，可以合并。ABCD0001 11 1000011110AD94第九十四页，共149页。ABCD0001 11 100001111095第九十五页，共149页。（2）先找面积尽量大的组合进行化简，可以减）先找面积尽量大的组合进行化简，可以减少少(jinsho)每项的

34、因子数。每项的因子数。（3）各最小项可以）各最小项可以(ky)重复使用。重复使用。（4）注意利用无所谓状态）注意利用无所谓状态(zhungti)，可以，可以使结果大大简化。使结果大大简化。（5）所有的）所有的1都被圈过后，化简结束。都被圈过后，化简结束。（6）化简后的逻辑式是各化简项的逻辑和）化简后的逻辑式是各化简项的逻辑和(“与与或或”式）。式）。96第九十六页，共149页。例：化简例：化简F(A,B,C,D)=(0,2,3,5,6,8,9,10,11,12,13,14,15)ABCD0001 11 1000011110A97第九十七页，共149页。例：化简例：化简ABCD0001 11 1

35、000011110ABD98第九十八页，共149页。例：已知真值表如图，用卡诺图化简。例：已知真值表如图，用卡诺图化简。101状态未给出，即是无所谓状态。状态未给出，即是无所谓状态。99第九十九页，共149页。ABC0001111001化简时可以化简时可以(ky)将无所谓状态当作将无所谓状态当作1或或0，目的是得到最简结果。，目的是得到最简结果。认为是认为是1AF=A100第一百页，共149页。2.6 组合组合(zh)逻辑电路分析逻辑电路分析 1、由给定、由给定(i dn)的逻辑图写出逻辑的逻辑图写出逻辑关系表达式。关系表达式。分析分析(fnx)步骤：步骤：2、用逻辑代数或卡诺图对逻辑代数进行

36、化、用逻辑代数或卡诺图对逻辑代数进行化简。简。3、列出输入输出状态表并得出结论。、列出输入输出状态表并得出结论。电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系101第一百零一页，共149页。例：分析下图的逻辑例：分析下图的逻辑(lu j)功能。功能。&ABF102第一百零二页，共149页。真值表真值表相同相同(xin tn)为为“1”不同为不同为“0”同或门同或门=1103第一百零三页，共149页。例：分析下图的逻辑例：分析下图的逻辑(lu j)功功能。能。&ABF104第一百零四页，共149页。真值表真值表相同相同(xin tn)为为“0”不同为不同为“1”异或门异或门=11

37、05第一百零五页，共149页。例：分析下图的逻辑例：分析下图的逻辑(lu j)功能。功能。&2&3&4AMB1F=101被封锁被封锁(fn su)11106第一百零六页，共149页。&2&3&4AMB1F=010被封锁被封锁(fn su)1选通电路选通电路(dinl)107第一百零七页，共149页。2.7 组合组合(zh)逻辑电路设计逻辑电路设计任务任务(rn wu)要求要求最简单最简单(jindn)的逻辑的逻辑电路电路1、指定实际问题的逻辑含义，列出真、指定实际问题的逻辑含义，列出真值表值表(状态表）。状态表）。分析步骤：分析步骤：2、写出逻辑式并用逻辑代数或卡诺图对逻、写出逻辑式并用逻辑代

38、数或卡诺图对逻辑式进行化简。辑式进行化简。3、画出逻辑图。、画出逻辑图。108第一百零八页，共149页。例：设计三人表决电路例：设计三人表决电路(dinl)（A、B、C）。）。每人一个按键，如果同意则按下，不同意则不按。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则结果用指示灯表示，多数同意时指示灯亮，否则不亮。不亮。1、首先指明、首先指明(zhmng)逻辑符号取逻辑符号取“0”、“1”的含义。三个按键的含义。三个按键A、B、C按下时为按下时为“1”，不按时为，不按时为“0”。输出是。输出是F，多数赞成，多数赞成时是时是“1”，否则是，否则是“0”。2、

39、根据题意、根据题意(t y)列出逻辑状态表。列出逻辑状态表。109第一百零九页，共149页。逻辑状态表逻辑状态表3、画出卡诺图：、画出卡诺图：110第一百一十页，共149页。用卡诺图化简用卡诺图化简ABC0001111001ABACBC111第一百一十一页，共149页。4、根据、根据(gnj)逻辑表达式画出逻辑图。逻辑表达式画出逻辑图。&1&AB BCF112第一百一十二页，共149页。&ABCF若用与非门实现若用与非门实现(shxin)113第一百一十三页，共149页。2.8 几种常用的组合逻辑组件几种常用的组合逻辑组件 常用的组合部件的种类常用的组合部件的种类(zhngli)很多，如加很多

40、，如加法器、译码器、编码器、数据选择器、比较器、奇法器、译码器、编码器、数据选择器、比较器、奇偶发生器及校验器等。它们应用很广泛，都由中规偶发生器及校验器等。它们应用很广泛，都由中规模集成产品。模集成产品。一、加法器（它是计算机系统的基本部件之一）一、加法器（它是计算机系统的基本部件之一）1 1 0 11 0 0 1+举例举例(j l)：A=1101,B=1001,计算计算A+B011010011114第一百一十四页，共149页。加法运算加法运算(yn sun)的基的基本规则：本规则：（1）逢二进一。）逢二进一。（2）最低位是两个数最低位的叠加，不需）最低位是两个数最低位的叠加，不需考虑考虑(

41、kol)进位。进位。（3）其余各位都是三个数相加，包括加数）其余各位都是三个数相加，包括加数(ji sh)、被加数、被加数(ji sh)和低位来的和低位来的进位。进位。（4）任何位相加都产生两个结果：本位和、）任何位相加都产生两个结果：本位和、向高位的进位。向高位的进位。115第一百一十五页，共149页。（1）半加器：）半加器：半加运算半加运算(yn sun)不考虑从低不考虑从低位来的进位位来的进位A-加数；加数；B-被加数；被加数；S-本位本位(bnwi)和；和；C-进位。进位。真值表真值表116第一百一十六页，共149页。真值表真值表117第一百一十七页，共149页。=1&ABSC逻辑图逻

42、辑图半加器半加器ABCS逻辑逻辑(lu j)符号符号118第一百一十八页，共149页。（2）全加器：）全加器：多位数相加时，半加器可用于最低为求和，多位数相加时，半加器可用于最低为求和，并给出进位并给出进位(jnwi)数。第二位的相加还要数。第二位的相加还要考虑前面低位的进位考虑前面低位的进位(jnwi)数数。an-加数；加数；bn-被加数；被加数；cn-1-低位的进位低位的进位(jnwi)；sn-本位和；本位和；cn-进位进位(jnwi)。逻辑逻辑(lu j)状态表见状态表见下页下页119第一百一十九页，共149页。1nnnnnnc)baba(c)baba(snnN-1nn+=120第一百二

43、十页，共149页。1nnnnnnc)baba(c)baba(snnN-1nn+=半加和：半加和：所以所以(suy)：121第一百二十一页，共149页。全加器的和是半加器全加器的和是半加器S与前级进位与前级进位Cn-1的的异或逻辑，因此可用两个半加器组成一个全异或逻辑，因此可用两个半加器组成一个全加器。加器。用半加器用半加器1先得出半加和先得出半加和S，再将，再将S与低位与低位进位进位Cn-1输入半加器输入半加器2，半加器，半加器2的本位的本位(bnwi)和输出即为全加和和输出即为全加和Sn。另外把两个半加器的进位输出用一个或门另外把两个半加器的进位输出用一个或门进行或运算，即得到全加进位信号进

44、行或运算，即得到全加进位信号Cn。122第一百二十二页，共149页。半加器半加器半加器半加器 1anbncnsncnanbncn-1sncn全加器全加器逻辑图逻辑图逻辑逻辑(lu j)符号符号123第一百二十三页，共149页。全加器全加器SN74LS183的管脚图的管脚图114SN74LS831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND124第一百二十四页，共149页。应用举例应用举例(j l)：用一片：用一片SN74LS183构成两位串行构成两位串行进位全加器。进位全加器。bncn-1sncn全加器全加器anbncn-1sncn全加器全加器anA2A1B2

45、B1D2D1C串行进位串行进位(jnwi)125第一百二十五页，共149页。其它其它(qt)组组件：件：SN74H83-四位四位(s wi)串行进位串行进位全加器。全加器。SN74283-四位四位(s wi)超前进位全超前进位全加器。加器。126第一百二十六页，共149页。二、二、编码器编码器所谓编码就是赋予所谓编码就是赋予(fy)选定的一系列二选定的一系列二进制代码以固定的含义。进制代码以固定的含义。n个二进制代码（个二进制代码（n位二进制数）有位二进制数）有2n种不同种不同(b tn)的组合，可以表示的组合，可以表示2n个信号。个信号。（1）二进制编码器）二进制编码器将一系列信号状态将一系

46、列信号状态(zhungti)编制成二进制代码。编制成二进制代码。127第一百二十七页，共149页。例：用与非门组成例：用与非门组成(z chn)三位二进制编三位二进制编码器码器-八线八线(b xin)-三线三线编码器编码器设八个输入端为设八个输入端为I1 I8，八种状态，八种状态(zhungti)，与之对应的输出设为，与之对应的输出设为F1、F2、F3，共三位二进制数。，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图达式并进行化简，最后画出

47、逻辑图。128第一百二十八页，共149页。真值表真值表 129第一百二十九页，共149页。I1I2I3I4I5I6I7I8&F3F2F18-3译码器逻辑图译码器逻辑图130第一百三十页，共149页。（2）二）二-十进制编码器十进制编码器将十个状态将十个状态(zhungti)（对应于十进（对应于十进制的十个代码）编制成制的十个代码）编制成BCD码（二码（二-十进制十进制码）。输入是码）。输入是09十个数字，输出的是对应十个数字，输出的是对应的二进制代码。的二进制代码。十个输入十个输入(shr)需要几位输出？需要几位输出？四位四位(s wi)输入：输入：I0 I9输出：输出：F4 F1 这种编码器

48、通常称为这种编码器通常称为10/4线编码器。线编码器。列出状态表如下：列出状态表如下：131第一百三十一页，共149页。输入F3F2F1F0I00000I10001I20010I30011I40100I50101I60110I70111I81000I91001状态表状态表132第一百三十二页，共149页。逻辑图略逻辑图略133第一百三十三页，共149页。（3）优先编码器）优先编码器 若多个输入端同时有信号的情况若多个输入端同时有信号的情况(qngkung)如何处理呢？（比如：计算机系统如何处理呢？（比如：计算机系统的中断请求）的中断请求）要求主机能自动识别这些请求信号的优先级要求主机能自动识别

49、这些请求信号的优先级别，按次序进行编码。即优先编码器。别，按次序进行编码。即优先编码器。例如：例如：10/4线优先编码器的编码过程：线优先编码器的编码过程：输入信号（输入信号（I1-I9)的优先次序为：的优先次序为：I9-I1。134第一百三十四页，共149页。三、译码器三、译码器译码是编码的逆过程，即将译码是编码的逆过程，即将(jjing)某二某二进制翻译成电路的某种状态。进制翻译成电路的某种状态。（1）二进制译码器）二进制译码器将将n种输入种输入(shr)的组合译成的组合译成2n种电种电路状态。也叫路状态。也叫n-2n线译码器。线译码器。译码器的输入译码器的输入(shr)：一组二进制代码一

50、组二进制代码译码器的输出：译码器的输出：一组高低电平信号一组高低电平信号135第一百三十五页，共149页。例如：例如：3/8译码器译码过程译码器译码过程：输入为一组三位：输入为一组三位二进制，译成对应的八个输出信号。二进制，译成对应的八个输出信号。设设ABC每个输出代表每个输出代表(dibio)一种组合。一种组合。136第一百三十六页，共149页。&A1A02-4线译码器线译码器74LS139的内部的内部(nib)线路线路输入输入控制端控制端输出输出137第一百三十七页，共149页。74LS139的功能表的功能表“”表示表示(biosh)低电平有效。低电平有效。138第一百三十八页，共149页