[精选]第四章_微机总线技术与总线标准9142.pptx

《[精选]第四章_微机总线技术与总线标准9142.pptx》由会员分享，可在线阅读，更多相关《[精选]第四章_微机总线技术与总线标准9142.pptx（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第4章 总线技术与总线标准4学时1第4章 总线技术与总线标准（4课时）4.1 总线技术（掌握）总线技术概述总线仲裁总线操作与时序4.2 总线标准（理解）片内AMBA总线PCI系统总线异步串行通信总线24.1 总线技术总线是计算机系统中的信息传输通道，由系统中各个部件所共享。总线的特点在于公用性，总线由多条通信线路（线缆）组成计算机系统通常包含不同种类的总线，在不同层次上为计算机组件之间提供通信通路采用总线的原因:非总线结构的N个设备的互联线组数为N*(N-1)/2非总线结构的M发N收设备间的互联线组数为M*N采用总线的优势减少部件间连线的数量扩展性好，便于构建系统便于产品更新换代34总线要素线

2、路介质种类：有线（电缆、光缆）、无线（电磁波）特性 原始数据传输率 带宽 对噪声的敏感性：内部或外部干扰 对失真的敏感性：信号和传输介质之间的互相作用引起 对衰减的敏感性：信号通过传输介质时的功率损耗总线协议总线信号：总线信号：有效电平、传输方向有效电平、传输方向/速率速率/格式等格式等电气性能电气性能机械性能机械性能总线时序：总线时序：规定通信双方的联络方式规定通信双方的联络方式总线仲裁：总线仲裁：规定解决总线冲突的方式规定解决总线冲突的方式 如接口尺寸、形状等如接口尺寸、形状等其它：其它：如差错控制等如差错控制等总线协议组件5总线分类6按按所处位置所处位置(数据传送范围数据传送范围)片内总

3、线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步7计算机系统的四层总线结构外部总线、外部总线、(系统系统)外总线外总线如并口、串口如并口、串口系统总线、系统总线、(系统系统)内总线内总线如如ISAI

4、SA、PCIPCI片片(间间)总线总线三总线形式三总线形式片内总线片内总线单总线形式单总线形式运算器运算器寄存器寄存器控控制制器器CPU存储存储芯片芯片I/O芯片芯片主板主板扩展扩展接口板接口板扩展扩展接口板接口板计算机系统计算机系统其其 他他 计算机计算机系系 统统其其 他他仪仪 器器系系 统统总线的组织形式组织形式：单总线、双总线，多级总线单总线特征：存储器和I/O分时使用同一总线优点：结构简单，成本低廉，易于扩充缺点：带宽有限，传输率不高（可能造成物理长度过长）8双总线特征：存储总线+I/O总线优点：提高了总线带宽和数据传输速率，克服单总线共享的限制，以及存储/IO访问速度不一致而对总线

5、的要求也不同的矛盾缺点：CPU繁忙9多级总线特征：高速外设和低速外设分开使用不同的总线优点：高效，进一步提高系统的传输带宽和数据传输速率缺点：复杂1011微机的典型多级总线结构存储存储总线总线高速高速IO总线总线低速低速IO总线总线1213微机系统中的内总线（插板级总线）14微机系统中的外总线（通信总线）总线分类15按按所处位置所处位置(数据传送范围数据传送范围)片内总线片内总线芯片总线芯片总线（片间总线、元件级总线）（片间总线、元件级总线）系统内总线系统内总线（插板级总线）（插板级总线）系统外总线系统外总线（通信总线）（通信总线）非通用总线非通用总线（与具体芯（与具体芯片有关）片有关）通用标

6、准总线通用标准总线地址总线地址总线控制总线控制总线按按总线功能总线功能数据总线数据总线并行总线并行总线串行总线串行总线按按数据格式数据格式按按时序关系时序关系(握手方式握手方式)同步同步异步异步半同步半同步同步同步异步异步16三总线MPURAMROMI/O接口接口外设外设ABDBCB哈佛体系结构哈佛体系结构DSP程序程序数据数据I/O接口接口外设外设程序地址程序地址数据读地址数据读地址数据写地址数据写地址程序读总线程序读总线数据读总线数据读总线程序程序/数据写数据写数据数据程序程序冯冯诺依曼诺依曼体系结构体系结构典型的控制信号总线的控制信号存储器写信号存储器读信号I/O写信号I/O读信号总线请

7、求信号总线授予信号中断请求信号中断应答信号时钟信号复位信号17总线隔离与驱动不操作时把功能部件与总线隔离同一时刻只能有一个部件发送数据到总线上提供驱动能力数据发送方必须提供足够的电流以驱动多个部件提供锁存能力具有信息缓存和信息分离能力18总线电路中常用器件三态总线驱动器驱动、隔离单向、双向19A A0 0B B0 082868286OEOET TA A1 1A A2 2A A3 3A A5 5A A4 4A A6 6A A7 7B B1 1B B2 2B B3 3B B5 5B B4 4B B6 6B B7 7锁存器信息缓存（有时也具有驱动能力）信息分离（地址与数据分离）20STBSTBDI0

8、DI0DI1DI1直通直通直通直通保持保持保持保持高阻高阻高阻高阻DO0DO0DO1DO1DODO0 0DODO1 1DODO2 2DODO3 3DODO4 4DODO5 5DODO6 6DODO7 7STBSTBV VCCCC828282821 12 23 34 45 56 67 78 89 910102020191918181717161615151414131312121111DIDI1 1DIDI2 2DIDI3 3DIDI4 4DIDI5 5DIDI6 6DIDI7 7OEOEGNDGNDDIDI0 0OEOE微机系统的三总线结构21微机系统三总线地地5V读写读写控制控制读写读写控制

9、控制读写读写控制控制CSH奇地址存奇地址存储体储体8284时钟时钟发生器发生器RESETREADYCBD7 D0D15 D8DBCSL偶地址存偶地址存储体储体CSI/O接口接口ABA0A1 A19BHE STB OE8282锁存器锁存器CPUMN/MX INTA RD CLK WRREADY M/IORESETALEBHE A19-A16 AD15-AD0DEN DT/R TOE 8286 收发器收发器AD15AD0总线的性能指标 总线时钟频率：总线上的时钟信号频率总线宽度：数据线、地址线宽度总线速率：总线每秒所能传输数据的最大次数。总线速率=总线时钟频率/总线周期数总线周期数：总线传送一次数

10、据所需的时钟周期数有些几个周期才能传输1个数据总线带宽：总线每秒传输的字节数同步方式总线负载能力23总线宽度总线宽度：笼统地说，就是总线所设置的通信线路（线缆）的数目。具体地说，就是总线内设置用于传送数据的信号线的数目为数据总线宽度，用于传输地址的信号线的数目为地址总线宽度，如8位、16位、32位、64位等数据总线宽度在很大程度上决定了计算机总线的性能地址总线的宽度则决定了系统的寻址能力24总线带宽总线带宽(bus band width)表示单位时间内总线能传送的最大数据量（bps/Bps）用“总线速率总线位宽/8=时钟频率总线位宽/(8总线周期数)”表示总线位宽：数据信号线的数目，同一时刻传

11、输的数据位数总线复用；成本、串扰；时钟频率总线偏离（skew）、兼容性25例CPU的前端总线(FSB)频率为400MHz或800MHz，总线周期数为1/4(即1个时钟周期传送4次数据)，位宽为64bit则FSB的带宽为40064/(81/4)=1.28GB/s或80064/(81/4)=2.56GB/sPCI总线的频率为33.3MHz，位宽为32位或64位，总线周期数为1则PCI总线的带宽为：33.332/8=133MB/s或33.364/8=266MB/s264.1.2 总线仲裁总线仲裁(arbitration)也称为总线判决，根据连接到总线上的各功能模块所承担任务的轻重缓急，预先或动态地赋

12、予它们不同的使用总线的优先级，当有多个模块同时请求使用总线时，总线仲裁电路选出当前优先级最高的那个，并赋予总线控制权其目的是合理地控制和管理系统中多个主设备的总线请求，以避免总线冲突分布式(对等式)仲裁控制逻辑分散在连接于总线上的各个部件或设备中协议复杂且昂贵，效率高集中式(主从式)仲裁采用专门的控制器或仲裁器总线控制器或仲裁器可以是独立的模块或集成在CPU中协议简单而有效，但总体系统性能较低2728菊花链（串行）总线仲裁特点：各主控模块共用特点：各主控模块共用请求信号线和忙信号线请求信号线和忙信号线，其优，其优先级先级别别由其在链式允许信号线上的位置决定；由其在链式允许信号线上的位置决定；优

13、点：具有较好的灵活性和可扩充性；优点：具有较好的灵活性和可扩充性；缺点：主控模块数目缺点：主控模块数目较多较多时，总线请求响应的时，总线请求响应的速度较慢速度较慢；主控主控模块模块1主控主控 模块模块2主控模主控模块块N允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器三线菊花链仲裁原理任一主控器Ci发出总线请求时，使BR1任一主控器Ci占用总线，使BB1，禁止BG输出主控器Ci没发请求(BRi=0)，却收到BG(BGINil)，则将BG向后传递(BGOUTil)当BR1，BB0时，仲裁器发出BG信号。此时，BG1，如果仲裁器本身也是一个主控器，如微处理器，则在发出BG之前BB0时，它可以占

14、用一个或几个总线周期若Ci同时满足：本地请求(BRi=1)；BB=0；检测到BGINi端出现了上升沿。接管总线。Ci接管总线后，BG信号不再后传，即BGOUTi0 2930并行仲裁各主控器有各主控器有各主控器有各主控器有独立的独立的独立的独立的总线请求总线请求BRBR、总线允许总线允许BGBG，互不影响，互不影响，互不影响，互不影响总线仲裁器总线仲裁器总线仲裁器总线仲裁器直接识别直接识别直接识别直接识别所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备所有设备的请求，并向选中的设备CiCi发发发发BGiBGi特点：各主控模块有独立的请求信号线和允许信号线

15、，其优先特点：各主控模块有独立的请求信号线和允许信号线，其优先级别由总线仲裁器内部模块判定；级别由总线仲裁器内部模块判定；优点：总线请求响应的速度快；优点：总线请求响应的速度快；缺点：扩充性较差；缺点：扩充性较差；总线仲裁器总线仲裁器C1C2Cn总线总线BR1BG1BR2BG2BRnBGnBBBCLK（总线时钟）（总线时钟）31串并行二维仲裁从下一设备主模块主模块1主模块主模块2主模块主模块3允许允许BG请求请求BR忙忙BB总线仲裁器总线仲裁器主模块主模块4到下一设备综合了前两种仲裁方式的优点和缺点综合了前两种仲裁方式的优点和缺点分布式总线仲裁方式总线上各个设备都有总线仲裁模块当任何一个设备申

16、请总线，置“总线忙”状态，以阻止其他设备同时请求32IN OUT主设备1IN OUT主设备2IN OUT主设备3IN OUT主设备4IN OUT主设备5总线请求总线忙+5V仲裁线总线4.1.3 总线操作与时序总线操作：计算机系统中，通过总线进行信息交换的过程称为总线操作总线周期：总线设备完成一次完整信息交换的时间读/写存储器周期读/写IO口周期DMA周期中断周期多主控制器系统，总线操作周期一般分为四个阶段总线请求及仲裁阶段、寻址阶段、传数阶段和结束阶段单个主控制器系统，则只需要寻址和传数两个阶段33总线主控制器的作用总线系统的资源分配与管理提供总线定时信号脉冲负责总线使用权的仲裁不同总线协议的

17、转换和不同总线间数据传输的缓冲34总线时序总线时序是指总线事件的协调方式，以实现可靠的寻址和数据传送总线时序类型同步：所有设备都采用一个统一的时钟信号来协调收发双方的定时关系异步：依靠传送双方互相制约的握手(handshake)信号来实现定时控制半同步：具有同步总线的高速度和异步总线的适应性35同步并行总线时序特点系统使用同一时钟信号控制各模块完成数据传输一般一次读写操作可在一个时钟周期内完成，时钟前、后沿分别指明总线操作周期的开始和结束地址、数据及读/写等控制信号可在时钟沿处改变优点：电路设计简单，总线带宽大，数据传输速率快缺点：时钟以最慢速设备为准，高速设备性能将受到影响36同步时钟地址信

18、号数据信号控制信号延时延时异步并行总线时序特点：系统中可以没有统一的时钟源，模块之间依靠各种联络（握手）信号进行通信，以确定下一步的动作优点：全互锁方式可靠性高，适应性强缺点：控制复杂，交互的联络过程会影响系统工作速度37地址信号地址信号数据信号数据信号主设备主设备联络信号联络信号从设备从设备联络信号联络信号 准备好接收准备好接收（M发送地址信号）发送地址信号）已收到数据已收到数据（M撤销地址信号）撤销地址信号）完成一次传送完成一次传送（S撤销数据信号）撤销数据信号）已送出数据已送出数据（S发送数据信号）发送数据信号）半同步并行总线时序特点：同时使用主模块的时钟信号和从模块的联络信号优点：兼有

19、同步总线的速度和异步总线的可靠性与适应性38Ready信号可作信号可作为慢速设为慢速设备的异步备的异步联络信号联络信号CLK信号信号作为快速作为快速设备的同设备的同步时钟信步时钟信号号4.2 总线标准总线标准包括：逻辑规范：逻辑信号电平时序规范电气规范机械规范通信协议394.2.1 SOC的片内总线片上总线特点简单高效结构简单：占用较少的逻辑单元时序简单：提供较高的速度接口简单：降低IP核连接的复杂性灵活，具有可复用性地址/数据宽度可变、互联结构可变、仲裁机制可变功耗低信号尽量不变、单向信号线功耗低、时序简单片内总线标准ARM的AMBA、IBM的CoreConnectSilicore的Wish

20、bone、Altera的Avalon40ARM的AMBA:ADVANCED MICROCONTROLLER BUS ARCHITECTURE先进高性能总线AHB（Advanced High-performance Bus）适用于高性能和高吞吐设备之间的连接，如CPU、片上存储器、DMA设备、DSP等先进系统总线ASB（Advanced System Bus）适用于高性能系统模块。与AHB的主要不同是读写数据采用了一条双向数据总线先进外设总线APB（Advanced Peripheral Bus）适用于低功耗外部设备，经优化减少了功耗和接口复杂度适合较复杂的应用，需要遵守较简单的操作协议；拥有众

21、多的第三方支持41AMBA总线4243AMBA2.0总线结构图高性能高性能ARM核核高性能片上高性能片上RAM高性能高性能DMAC核核高带宽片外存储器高带宽片外存储器接口接口桥桥键盘键盘UARTTimerPIOAHB or ASBAPBIBM CORECONNECT处理器局部总线PLB（Processor Local Bus）高带宽、低延迟、高性能连接高速CPU核、高速MEM控制器、高速DMAC等高性能设备片内的外设总线OPB（On-chip Peripheral Bus）连接低性能设备，减少其对PLB的性能影响通过OPB桥实现PLB主设备和OPB从设备的数据传输设备控制寄存器总线DCR（De

22、vice Control Register）用于配置PLB设备和OPB设备的状态寄存器和控制寄存器减轻PLB总线在低性能状态下的负荷方案完整，但一般用于高性能系统设计中（如工作站），不太适合简单的嵌入式系统应用4445CORECONNECT总线结构框图Embedded System高性能高性能CPU核核高速高速存储器存储器仲裁仲裁DMAC核核外部总线结构外部总线结构接口接口OPB 桥桥KeyboardUARTTimerPIOPLBOPBDCRSILICORE的WISHBONE定义了一条高速总线的信号和总线周期。在复杂系统中可采用两条Wishbone总线分别连接高速和低速设备，两条总线之间的接口

23、简单提供了4种互连方式：两个IP核的点到点连接；多个串行IP核的数据流连接；多个IP核的共享总线连接、高吞吐量的交叉开关完全免费，开发性强；结构简单、互连灵活；通常应用于简单的嵌入式控制器和一些高速系统中，但对高性能系统的支持不够46ALTERA的AVALON主要用于Altera公司的NIOS软核系统中实现SOPC规定了主设备和从设备之间进行连接的端口和通信时序，配置简单，可由EDA工具（SOPC Builder）快速生成采用从设备仲裁技术，允许多个主设备真正同步操作，优化了数据流，提高了系统的吞吐量4748AVALON的交换式总线结构AMBA总线 AMBA总线规范是由ARM公司推出的一种用于

24、高性能嵌入式微处理器设计的片上总线标准，由于AMBA总线的开放性和其本身的高性能，以及由于ARM处理器的广泛应用，AMBA已成为SOC设计中使用最广泛的总线标准。目前AMBA 总线规范的版本为3.0，它定义了三组不同的总线：AMBA高性能总线AHB，AMBA高性能系统总线ASB和AMBA 高性能外设总线APB。AHB作为高性能的系统中枢总线驱动速度较快的设备，支持突发模式的数据传送和事务分隔，并支持流水线操作。APB则是作为传送速度较低的外围设备总线，驱动速度较慢的设备。ARM处处 理理器核器核宽带片上宽带片上RAMDMA控控 制制器器宽带外部宽带外部RAM接口接口桥桥UART PIO定定 时

25、时器器键键盘盘控控制器制器AHB或或ASB总线总线APB总线总线AHB的特性的特性：单个时钟边沿操作；单个时钟边沿操作；非三态的实现方式；非三态的实现方式；支持突发传输；支持突发传输；支持分段传输；支持分段传输；支持多个主控制器（最多支持多个主控制器（最多16个模块）；个模块）；可配置可配置32位位128位总线宽度；位总线宽度；支持字节、半字和字的传输。支持字节、半字和字的传输。典型的AMBA构架AHB总线的接口信号 AHB 系统由主模块(Master)、从模块(Slave)和基础结构(Infrastructure)3部分组成，整个AHB总线上的传输都是由主模块发出，由从模块负责回应。基础结构

26、则由仲裁器(arbiter)、主模块到从模块的多路器、从模块到主模块的多路器、译码器、虚拟从模块、虚拟主模块等组成。AHB总线的接口信号总线的接口信号 时钟信号时钟信号仲裁信号仲裁信号地址信号地址信号控制信号控制信号写数据写数据读数据读数据响应信号响应信号 除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。除了时钟与仲裁信号之外，其余的信号皆通过多路器传送。AHB总线的互连总线的互连 AHB总线主模块接口 AHB总线从模块接口 AHB总线仲裁器接口 AHB基本传输 在AHB总线上，一次完整的传输可以分成两个阶段：地址传送阶段与数据传送阶段。地址传送阶段传送的是地址与控制信号，这个阶段只持续一

27、个时钟周期，在HCLK 的上升沿数据有效，所有的从模块都在这个上升沿采样地址信息。数据传送阶段传送的是读或写的数据和响应信号，这一阶段可以持续一个或几个时钟周期。当数据传送无法在一个时钟周期完成时，可以通过HREADY 信号来延长数据传送周期，HREADY信号为低电平时，表示传输尚未结束，于是就在数据传送阶段中加入等待周期，直到HREADY信号为高电平为止。AHB基本传输过程基本传输过程 AHB总线流水线操总线流水线操 APB总线 APB主要用于低带宽的周边外设之间的连接APB从单元的接口信号从单元的接口信号 在在APB里面唯一的主模块就是与里面唯一的主模块就是与AHB总线相接的总线相接的AP

28、B 桥。桥。APB传输 APB上的状态图 APB写传输时序图 APB读传输时序图 APB桥 选选择择信信号号系统总线系统总线从模块接口从模块接口APB桥是在桥是在AMBA APB上唯一的总上唯一的总线主模块。线主模块。另外，另外，APB桥也是在更桥也是在更高层次系统高层次系统总线上的一总线上的一个从模块。个从模块。桥单元把系桥单元把系统总线传输统总线传输转化为转化为APB总线传输总线传输。APB桥的传输过程 APB桥的功能锁存地址并在整个传输过程中保持其有效，直到数据传送完成。地址译码并且生成一个外部选择信号PSELx，在一次传输期间只有一个选择信号有效.写传送时驱动数据到APB总线上。读传时

29、驱动APB数据到系统总线上。为传送触发使能信号PENABLE，使其有效。总线设计要素信号线类型专用信号线复用信号线总线仲裁方法集中仲裁分布仲裁总线定时方法同步异步总线宽度地址总线宽度数据总线宽度数据传输类型读/写/读-修改-写/写后读/块传输（联系传输）664.2.2 PCI总线Peripheral Component Interconnect，外部设备互连总线，在CPU与外设之间提供了一条独立的数据通道，使得每种设备都能直接与CPU联系，支持即插即用PCI总线信号必备的PCI总线信号包括地址信号、数据信号、接口控制信号、错误报告信号、仲裁信号和系统信号可选的PCI总线信号包括64位总线扩展信

30、号、接口控制信号、中断信号、Cache支持信号和边界扫描信号67PCI总线架构PCI总线是多层次总线68PCI总线插座示意图根据电源电压和位数不同分为4种长插槽188针，短插槽124针69PCI插槽实物照片70PCI总线信号71必备的PCI总线信号地址和数据信号AD31:0，双向三态C/BE3:0，双向三态，低有效PAR，奇偶校验信号，双向三态接口控制信号FRAME，帧周期信号，低电平有效IRDY，主设备准备好信号，低电平有效TRDY，从设备准备好信号，低电平有效STOP，从设备要求主设备停止当前数据传输，低电平有效IDSEL，初始化设备选择，输入DEVSEL，设备选择信号，低电平有效72必备

31、的PCI总线信号（续）错误报告信号PERR，报告数据奇偶检验错，低电平有效SERR，系统出错信号，低电平有效仲裁信号REQ，总线占用请求信号，双向三态，低有效GNT，总线占用允许信号，双向单台，低有效系统信号CLK：时钟，输入RST，复位，输入73可选的PCI总线信号64位总线扩展信号AD64:32，双向三态C/BE7:4，双向三态，低电平有效REQ64，64传输请求，低电平有效ACK64，表示从设备将用64位传输，低电平有效PAR64，奇偶双字节校验，双向三态，低电平有效接口控制信号LOCK，锁定信号，低电平有效中断信号INTA/INTB/INTC/INTD，中断信号，低电平有效，漏极开路7

32、4可选的PCI总线信号（续）Cache支持信号SBO，试探返回信号，低电平有效，输入或输出SDONE，表示命中一个缓冲行，输入或输出。有效时，表明探测完成，无效时，表明探测结果仍未确定边界扫描信号TDI，数据输入TDO，数据输出TCK，时钟TMS，模式选择TRST，复位75PCI总线命令表C/BE3:2命令类型说明0000中断应答（中断识别）0001特殊周期0000I/O读（从I/O口地址中读数据）0011I/O写（向I/O口地址空间写数据）0100保留0101保留0110存储器读（从内存空间映像中读数据）0111存储器写（从内存空间映像中写数据）1000保留1001保留1010配置读1011

33、配置写1100存储器多行读1101双地址周期1110存储器读一行1111存储器写并无效76m1这这个也是多了冒号个也是多了冒号PCI总线读时序突发读时序，可连续多字节操作774.2.3 异步串行通信总线串行总线上的信息则按位传输，通常只需1根或2根数据线，没有地址总线、控制总线采用差分信号(differential signal)传输技术具有低功耗、低误码率、低串扰和低辐射等优点高速串行总线的三大特征差分信号传输以数据包形式传送信息(地址、数据、命令)点对点通信串行通信的通信方式、距离、速率、差错控制、传输方式78COMCOM口口 RS-232RS-232、RS-485RS-485串行通信接口

34、串行通信接口USBUSB接口接口SPI/QSPISPI/QSPI串行扩展接口串行扩展接口I I2 2C CMicrowireMicrowire总线共享技术79数据压缩技术多级编码技术各种调制解调技术 时分复用时分复用频分复用频分复用串行数据的通信方式单工半双工双工多工80串行通信传输距离串行数据在基带传送方式下（指信号按原样传输），通常只能传输几十米至几百米，并且传输速率越大，传输距离越短调制解调方法包括频移键控FSK、幅移键控ASK、相移键控PSK等方式81串串行行接接口口MODEMMODEM计计算算机机串串行行接接口口计计算算机机串串行行接接口口串行通信传输速率比特率(bps)：系统单位时

35、间内传送有效二进制数据的位数波特率：通信线路上基本电信号状态的变化频率基波传送方式：比特率波特率载波传送方式：比特率波特率n110、300、600、1200、2400、4800、9600、1520082串行通信的差错控制差错控制方式检错重发ARQ(Automatic Repeat Request)：接收端检错并要求重发，要反馈，通信效率低，差错控制简单前向纠错FEC(Forward Error Correction)：接收端纠正错误，差错控制电路复杂混合纠错HEC(Hybrid Error Correction)：综合前2者，误码率低检错：如何发现传输中的错误，奇偶校验纠错：发现错误后,如何消

36、除和纠正错误，CRC83传输方式串行同步：收发双方需要使用（传送）同一时钟信号串行异步：双方时钟不要求严格同步84串行同步串行同步同步方式：传输信息的同步方式：传输信息的字节与字节字节与字节之间、之间、位与位位与位之间均与时之间均与时钟严格同步钟严格同步通常以数据块为通常以数据块为基本单位基本单位进行传送进行传送串行同步同步字符或同步标志或采用硬件同步信号确定传送的起始位置，然后传送准备好的信息数据，最后发送CRC校验字符同步串行数据传输格式85串行通信IIC串行数据线SDA、串行时钟线SCL86SDASDASCLSCL微控微控微控微控制器制器制器制器A ALCDLCDADCADCRAMRAM

37、微控微控微控微控制器制器制器制器B B异步串行通信以字符为基本单位帧间异步，无需使用（传送）同一时钟源，收发双方的时钟在误差范围内帧内各位按固定时序和顺序传送87异步串行通信接收判决收发双方的本地时钟波特率因子n波特率88Tn16时起始位起始位数据位数据位b0接收方检测接收方检测到低电平到低电平连续检测到连续检测到8 8次次低电平后确认收低电平后确认收到起始位到起始位收收到到起起始始位位后后每每隔隔1616个个时时钟钟脉脉冲冲T T对对数数据据线线采采样样1 1次次，以以确确保保可可以以在在稳稳定定状状态态接接收收到到该该bitbit数据数据8T16T16T接收到接收到的信号的信号本地本地时钟时钟异步通信数据帧结构1位起始位，再从最低位（b0）开始传送7位信息位，然后是1位奇偶校验位，最后是1位（或1.5位、2位）停止位停停止止位位校校验验位位D6D5D4D3D2D1D0起起始始位位1 0 1 0 1 0 0 1 1 089偶校验、一位停止位偶校验、一位停止位时传送数据时传送数据53H53H时的波时的波形形