数字电子技术(第3章).ppt

《数字电子技术(第3章).ppt》由会员分享，可在线阅读，更多相关《数字电子技术(第3章).ppt（62页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第3章章 组合逻辑电路组合逻辑电路（1）从电路结）从电路结构上看，组合逻构上看，组合逻辑电路由门电路辑电路由门电路组成，不包含记组成，不包含记忆元件。忆元件。（2）从逻辑功）从逻辑功能上看，任一时能上看，任一时刻的输出仅与该刻的输出仅与该时刻的输入有关，时刻的输入有关，与该时刻之前与该时刻之前 电路的状态无关。电路的状态无关。一、组合逻辑电路的特点一、组合逻辑电路的特点一、组合逻辑电路的特点一、组合逻辑电路的特点二、小规模集成电路构成的组合逻辑电路的分析和设计二、小规模集成电路构成的组合逻辑电路的分析和设计1、组合逻辑电路的分析、组合逻辑电路的分析:(1)由逻辑电路图得到逻辑表达式，由逻辑电

2、路图得到逻辑表达式，(2)由逻辑表达式得到真值表，由逻辑表达式得到真值表，(3)分析真值表规律，说明电路的逻辑分析真值表规律，说明电路的逻辑功能。功能。例例3-1：分析下面逻辑功能，说明其逻辑功能。分析下面逻辑功能，说明其逻辑功能。由逻辑电路图由逻辑电路图由逻辑电路图由逻辑电路图得到逻辑表达式得到逻辑表达式得到逻辑表达式得到逻辑表达式第一步第一步第一步第一步A1 A0F0 F1 F2 F30 00 11 01 11 0 0 00 1 0 00 0 1 00 0 0 1表表3-1 例例3-1真值表真值表 由逻辑表达式由逻辑表达式由逻辑表达式由逻辑表达式得到真值表得到真值表得到真值表得到真值表第二

3、步第二步第二步第二步第三步第三步第三步第三步分析真值表分析真值表分析真值表分析真值表说明电路功能说明电路功能说明电路功能说明电路功能A1A0=00时，时，F0=1，其余为，其余为0 A1A0=01时，时，F1=1，其余为，其余为0A1A0=10时，时，F2=1，其余为，其余为0A1A0=11时，时，F3=1，其余为，其余为0说明有效电平为高电平，且由输出状态便知道输入代码值，此说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为种功能称为译码功能。译码功能。结论结论:电路为电路为2-4译码器（高电平有译码器（高电平有效）。效）。F0 F0A1 F1A1 F1A0 F2A0 F2 F

4、3 F3例例3-2:若逻辑图为图若逻辑图为图3-3所示所示,同样的分析方法同样的分析方法.结论结论:电路为电路为2-4译码器（译码器（低电平有效低电平有效）。）。A1 A0F0 F1 F2 F30 00 11 01 10 1 1 11 0 1 11 1 0 11 1 1 0表表3-2 例例3-1真值表真值表 F0 F0A1 F1A1 F1A0 F2A0 F2 F3 F3例例3-3:试分析图试分析图3-4所示电路的逻辑功能所示电路的逻辑功能A1 A0F0 00 11 01 1D0D1D2D3n由表看出，由表看出，nA1A0=00时，时，F=D0；nA1A0=01时，时，F=D1；nA1A0=10

5、时，时，F=D2；nA1A0=11时，时，F=D3。电路具有选择数据输入功能。电路具有选择数据输入功能。结论：电路结论：电路为为4选选1数据选择器。数据选择器。D0D0D1D1D2 FD2 FD3D3 A1 A0 A1 A0课堂练习课堂练习分析下图所示逻辑电路的功能分析下图所示逻辑电路的功能分析下图所示逻辑电路的功能分析下图所示逻辑电路的功能2、组合逻辑电路的设计、组合逻辑电路的设计用基本门电路设计组合逻辑电路的一般步骤用基本门电路设计组合逻辑电路的一般步骤(1)(1)分析逻辑功能要求分析逻辑功能要求分析逻辑功能要求分析逻辑功能要求,确定输入确定输入确定输入确定输入/输出逻辑变量输出逻辑变量输

6、出逻辑变量输出逻辑变量,列列列列 出真值表出真值表出真值表出真值表;(2)(2)由公式法或卡诺图化简逻辑函数由公式法或卡诺图化简逻辑函数由公式法或卡诺图化简逻辑函数由公式法或卡诺图化简逻辑函数;(3)(3)用用用用基本门电路实现所得函数基本门电路实现所得函数.例例3-4:试用与非门设计一个三人表决器。试用与非门设计一个三人表决器。A、B、C三三者中多数同意，提案通过，否则提案不被通过。者中多数同意，提案通过，否则提案不被通过。BCA000111101表决逻辑卡诺图方案一表决逻辑卡诺图方案一000001111A B C表表3-4 例例3-3真值表真值表F0 0 00 0 10 1 00 1 11

7、 0 01 0 11 1 01 1 100010111ABBCCAF图图3-5 方案一逻辑图方案一逻辑图&A AB BC C课堂练习课堂练习1 1、设、设、设、设A A、B B、C C为保密锁的为保密锁的为保密锁的为保密锁的3 3个按键，当个按键，当个按键，当个按键，当A A、B B、C C键单独按下时，键单独按下时，键单独按下时，键单独按下时，锁既不打开也不报警；只有当锁既不打开也不报警；只有当锁既不打开也不报警；只有当锁既不打开也不报警；只有当A A、B B、C C或者或者或者或者A A、B B或者或者或者或者A A、C C分别分别分别分别同时按下时，锁才能被打开，当不符合上述组合状态时，

8、将发出同时按下时，锁才能被打开，当不符合上述组合状态时，将发出同时按下时，锁才能被打开，当不符合上述组合状态时，将发出同时按下时，锁才能被打开，当不符合上述组合状态时，将发出报警信息，试用门电路设计完成此保密锁功能的逻辑电路。报警信息，试用门电路设计完成此保密锁功能的逻辑电路。报警信息，试用门电路设计完成此保密锁功能的逻辑电路。报警信息，试用门电路设计完成此保密锁功能的逻辑电路。2 2、假定、假定、假定、假定X X是一个两位二进制正整数，用是一个两位二进制正整数，用是一个两位二进制正整数，用是一个两位二进制正整数，用“与非与非与非与非”门设计逻辑电路门设计逻辑电路门设计逻辑电路门设计逻辑电路完

9、成如下运算：完成如下运算：完成如下运算：完成如下运算：Y=XY=X2 2（Y Y也用二进制数表示）。也用二进制数表示）。也用二进制数表示）。也用二进制数表示）。3 3、有一热水器如图所求，图中虚线表示水位，、有一热水器如图所求，图中虚线表示水位，、有一热水器如图所求，图中虚线表示水位，、有一热水器如图所求，图中虚线表示水位，A A、B B、C C电极被电极被电极被电极被水浸没时会有信号输出。水面在水浸没时会有信号输出。水面在水浸没时会有信号输出。水面在水浸没时会有信号输出。水面在A A、B B间时为正常状态，绿灯间时为正常状态，绿灯间时为正常状态，绿灯间时为正常状态，绿灯G G亮；亮；亮；亮；

10、水面在水面在水面在水面在B B，C C间或间或间或间或A A以上时为异常状态，黄灯以上时为异常状态，黄灯以上时为异常状态，黄灯以上时为异常状态，黄灯Y Y亮亮亮亮;水面在水面在水面在水面在C C以下时以下时以下时以下时为危险状态，红灯为危险状态，红灯为危险状态，红灯为危险状态，红灯R R亮。试用或非门设计实现该逻辑功能的电路。亮。试用或非门设计实现该逻辑功能的电路。亮。试用或非门设计实现该逻辑功能的电路。亮。试用或非门设计实现该逻辑功能的电路。A AB BC C水水水水三、组合逻辑电路的三、组合逻辑电路的竞争竞争-冒险冒险图图3-52 边沿不陡竞争产生尖脉冲边沿不陡竞争产生尖脉冲意外吧！意外吧

11、！（1 1）竞争）竞争）竞争）竞争-冒险的产生冒险的产生冒险的产生冒险的产生A AB BF F理想波形理想波形理想波形理想波形F=AAF=AA小心噢！小心噢！信号到达门电路时间不等竞争造成的尖脉冲信号到达门电路时间不等竞争造成的尖脉冲信号到达门电路时间不等竞争造成的尖脉冲信号到达门电路时间不等竞争造成的尖脉冲（2 2）竞争）竞争）竞争）竞争-冒险的判断冒险的判断冒险的判断冒险的判断 只要输出逻辑函数在一定条件下变换成只要输出逻辑函数在一定条件下变换成F=AA 或或 F=A+A 就可能产生竞争就可能产生竞争-冒险。冒险。（3 3）竞争）竞争）竞争）竞争-冒险的消除（冒险的消除（冒险的消除（冒险的

12、消除（修改设计，增加门电路修改设计，增加门电路修改设计，增加门电路修改设计，增加门电路）在公式中增在公式中增在公式中增在公式中增加冗余项加冗余项加冗余项加冗余项也不麻烦嘛！也不麻烦嘛！也不麻烦嘛！也不麻烦嘛！为什么？为什么？为什么？为什么？也可以由卡诺也可以由卡诺也可以由卡诺也可以由卡诺图得到冗余项图得到冗余项图得到冗余项图得到冗余项什么规律？什么规律？OKOK！课堂练习课堂练习判断下图所示电路是否存在竞争判断下图所示电路是否存在竞争判断下图所示电路是否存在竞争判断下图所示电路是否存在竞争-冒险现象，如果存在，说明是什冒险现象，如果存在，说明是什冒险现象，如果存在，说明是什冒险现象，如果存在，

13、说明是什么类型的冒险？会在什么情况下产生？如何消除？么类型的冒险？会在什么情况下产生？如何消除？么类型的冒险？会在什么情况下产生？如何消除？么类型的冒险？会在什么情况下产生？如何消除？四、常用四、常用MSI组合电路模块的应用组合电路模块的应用1、编码器编码器（1）二进制普通编码器）二进制普通编码器编码编码编码编码输入输入输入输入有效有效有效有效电平电平电平电平?（2）二）二-十进制普通编码器十进制普通编码器编码输编码输编码输编码输入有效入有效入有效入有效电平电平电平电平?74148的引脚图及符号图的引脚图及符号图二进制编码器标准芯片产品二进制编码器标准芯片产品（3）74148二进制优先编码器二

14、进制优先编码器编码输入有编码输入有编码输入有编码输入有效电平效电平效电平效电平?输出编码输出编码输出编码输出编码?编码器级联扩展编码器级联扩展编码器级联扩展编码器级联扩展7413874138的符号图及引脚图的符号图及引脚图2、译码器译码器（1）74138二进制译码器二进制译码器译码输出有译码输出有译码输出有译码输出有效电平效电平效电平效电平?译码器级联扩展译码器级联扩展译码器应用译码器应用:用用74138实现逻辑函数实现逻辑函数F=m(1，2，4，7)课堂练习课堂练习设计一个一位二进制全加器设计一个一位二进制全加器(1)用门电路实现用门电路实现;(2)用用3-83-8译码器译码器74LS138

15、74LS138及门电路实现及门电路实现.二二-十进制译码器标准芯片产品十进制译码器标准芯片产品（2）二）二-十进制译码器十进制译码器（3）半导体数码管和七段字型译码器）半导体数码管和七段字型译码器 a b c d e f g a b c d e f g 共阳级段码共阳级段码共阳级段码共阳级段码共阴极段码共阴极段码共阴极段码共阴极段码给出数字给出数字给出数字给出数字填段码填段码填段码填段码七段字型译码器标准芯片产品七段字型译码器标准芯片产品接共阳极数码管接共阳极数码管接共阳极数码管接共阳极数码管接共阴极数码管接共阴极数码管接共阴极数码管接共阴极数码管共阳级数码管译码器共阳级数码管译码器共阳级数码

16、管译码器共阳级数码管译码器74LS4774LS47功能表功能表功能表功能表七段字型译码器内部电路结构七段字型译码器内部电路结构电路实例+5V+5V3、数据选择器、数据选择器(1)定义定义:数据选择器又叫多路开关，简称数据选择器又叫多路开关，简称MUX(Multiplexer)。数据选择器的逻辑功能是在地址选。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输择信号的控制下，从多路数据中选择一路数据作为输出信号。出信号。数据选择器原理示意图数据选择器原理示意图数据选择器原理示意图数据选择器原理示意图A1 A0F0 00 11 01 1D0D1D2D3A1 A0F0 00

17、 11 01 1D0D1D2D3(2)(2)典型芯片典型芯片典型芯片典型芯片:双四选一数据选择器双四选一数据选择器74153双四选一数据选择器双四选一数据选择器74153的逻辑图的逻辑图八选一数据选择器八选一数据选择器74151的逻辑图的逻辑图(3)(3)典型芯片典型芯片典型芯片典型芯片:八选一数据选择器八选一数据选择器74151 E ED0D0D1D1D2 FD2 FD3D3D4 FD4 FD5D5D6D6D7D7 A3 A2 A1 A3 A2 A1（4）用）用MSI数据选择器实现逻辑函数数据选择器实现逻辑函数例例例例3-11 3-11 试用试用试用试用7415174151实现逻辑函数实现逻

18、辑函数实现逻辑函数实现逻辑函数Y(A,B,C)=(m1,m2,m4,m7)Y(A,B,C)=(m1,m2,m4,m7)A B CA2 A1 A0 Y F Y=F的条件的条件 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 D0 D1 D2 D3 D4 D5 D6 D7D0=0D1=1D2=1D3=0D4=1D5=0D6=0D7=1 E ED0D0D1D1D2 FD2 FD3D3D4 FD4 FD5D5D6D6D7D7 A3 A2 A1 A3 A2 A1Y Y A B C A B C+5V+5V例例例例3-12 3-

19、12 试用试用试用试用7415374153实现逻辑函数实现逻辑函数实现逻辑函数实现逻辑函数Y(A,B,C)=(m1,m2,m4,m7)=ABC+ABC+ABC+ABCY(A,B,C)=(m1,m2,m4,m7)=ABC+ABC+ABC+ABCB BA AY Y1 1C C+5V+5V4、数据分配器数据分配器定义定义定义定义:数据分配器又称多路解调器数据分配器又称多路解调器,简称简称DEMUX.其功能是其功能是 将一路数据根据需要送到被指定的一路输出通道上去。将一路数据根据需要送到被指定的一路输出通道上去。当当A2A1A0=000时时A2A1A0=001时时A2A1A0=111时时用三线用三线-

20、八线译码器八线译码器74138可以实现八路可以实现八路DEMUX。F0 0F1 1F2 2F3 3F4 4F5 5 F6 6F7 77413874138S1 1 S2 2 S3 3A2 2 A1 1 A0 0A2 2 A1 1 A0 01 1D数据输入数据输入原码输出原码输出(a)若令若令S1=D，则构成另一种则构成另一种DEMUX。A2A1A0=001时，时，A2A1A0=111时，时，用三线用三线-八线译码器八线译码器74138可以实现八路可以实现八路DEMUX。课堂练习课堂练习设计逻辑电路实现一个三人裁决器设计逻辑电路实现一个三人裁决器设计逻辑电路实现一个三人裁决器设计逻辑电路实现一个三

21、人裁决器.要求要求要求要求:(1)(1)用简单门电路实现用简单门电路实现用简单门电路实现用简单门电路实现;(2)(2)用译码器实现用译码器实现用译码器实现用译码器实现;(3)(3)用数据选择器实现用数据选择器实现用数据选择器实现用数据选择器实现.5 5、数值比较器、数值比较器、数值比较器、数值比较器数值比较电路是用来比较两个二数值比较电路是用来比较两个二进制数的大小或是否相等的电路。进制数的大小或是否相等的电路。1 1位数值比较器位数值比较器位数值比较器位数值比较器4 4位数值比较器位数值比较器位数值比较器位数值比较器A3A3A2A2A1 AB A1 AB A0A0B3 A=BB3 A=BB2

22、B2B1 ABB1 Ababababa=ba=b4位比较器级联形成位比较器级联形成8位比较器位比较器6、算术运算电路算术运算电路(1)加法器加法器半加和全加的概念半加和全加的概念n两个两个n位二进制数相加，是从最低有效位开位二进制数相加，是从最低有效位开始相加，得到始相加，得到“和数和数”并传送进位最后得并传送进位最后得到结果。到结果。n最低位只有加数和被加数相加，称为半加；最低位只有加数和被加数相加，称为半加；n其余各位是加数、被加数和相邻低位的进其余各位是加数、被加数和相邻低位的进位相加称为全加。位相加称为全加。S=AB+AB,Cout=AB 半加器的逻辑符号和真值表半加器的逻辑符号和真值

23、表 全加器的逻辑符号和真值表全加器的逻辑符号和真值表（3 3）A3 A2 A1 A0 A3 A2 A1 A0+B3 B2 B1 B0+B3 B2 B1 B0 C3 C2 C1 C0 C3 C2 C1 C0 S3 S2 S1 S0 S3 S2 S1 S0MSI 74283加法器及应用加法器及应用实验实验4选题参考选题参考1 1、用、用、用、用74LS15174LS151设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。设计一个监视交通信号灯工作状态的逻辑电路。每一组信号灯均由红、黄、绿三盏灯组成，正常工作情况下，任每一组

24、信号灯均由红、黄、绿三盏灯组成，正常工作情况下，任每一组信号灯均由红、黄、绿三盏灯组成，正常工作情况下，任每一组信号灯均由红、黄、绿三盏灯组成，正常工作情况下，任何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其何时刻必有一盏灯点亮，而且只允许有一盏灯点亮。而当出现其他情况时，要求发出故障信号提醒维修人员前去维修。他情况时，要求发出故障信号提醒维修人员前去维修。他情况时，要求发出故障信号提醒维修人员前去维修。他情况时，要求发出故障信号提醒维修人员前去维修。2 2、用、用、用、用

25、4 4位并行加法器位并行加法器位并行加法器位并行加法器74LS28374LS283设计一个加设计一个加设计一个加设计一个加/减运算电路。当控制减运算电路。当控制减运算电路。当控制减运算电路。当控制信号信号信号信号M=0M=0时它将两个无符号的时它将两个无符号的时它将两个无符号的时它将两个无符号的4 4位二进制数相加，而位二进制数相加，而位二进制数相加，而位二进制数相加，而M=1M=1时它将时它将时它将时它将两个无符号的两个无符号的两个无符号的两个无符号的4 4位二进制数相减。假设两数相加的绝对值不大于位二进制数相减。假设两数相加的绝对值不大于位二进制数相减。假设两数相加的绝对值不大于位二进制数

26、相减。假设两数相加的绝对值不大于1515，相减的值为正数。允许附加必要的门电路。，相减的值为正数。允许附加必要的门电路。，相减的值为正数。允许附加必要的门电路。，相减的值为正数。允许附加必要的门电路。2 2、输血者与受血者的血型符合下、输血者与受血者的血型符合下、输血者与受血者的血型符合下、输血者与受血者的血型符合下图关系，试用图关系，试用图关系，试用图关系，试用74LS15174LS151设计电路，设计电路，设计电路，设计电路，判断输血者与受血者的血型是否符判断输血者与受血者的血型是否符判断输血者与受血者的血型是否符判断输血者与受血者的血型是否符合上述规定。合上述规定。合上述规定。合上述规定。输输输输A AB BABABOO受受受受A AB BABABOO