数字电路与逻辑设计第四章组合逻辑电路.ppt

《数字电路与逻辑设计第四章组合逻辑电路.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑设计第四章组合逻辑电路.ppt（68页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路第第 四四 章章 组组 合合 逻逻 辑辑 电电 路路 让我们想一想，呵！让我们想一想，呵！应该开始考虑将函数和器应该开始考虑将函数和器件联系起来组成电路了！件联系起来组成电路了！本章知识要点本章知识要点 组合逻辑电路的基本概念；组合逻辑电路的基本概念；组合逻辑电路分析和设计的基本方法组合逻辑电路分析和设计的基本方法;设计中几个常见实际问题的处理设计中几个常见实际问题的处理;组合逻辑电路中的竞争与险象问题组合逻辑电路中的竞争与险象问题.第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路4.1 基基

2、本本 概概 念念一定义一定义 若若逻逻辑辑电电路路在在任任何何时时刻刻产产生生的的稳稳定定输输出出值值仅仅仅仅取取决决于于该该时时刻刻各各输输入入值值的的组组合合，而而与与过过去去的的输输入入值值无无关关，则则称称为为组组合合逻辑电路。逻辑电路。二结二结 构构 图图中中，X X1 1,X,X2 2，X Xn n是是电电路路的的n n个个输输入入信信号号，F F1 1,F,F2 2,，F Fm m 是电路的是电路的m m个输出信号。输出信号是输入信号的函数。个输出信号。输出信号是输入信号的函数。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 三三.描描 述述 组合电路

3、的功能可用一组逻辑函数表达式进行描述，函组合电路的功能可用一组逻辑函数表达式进行描述，函数表达式可表示为数表达式可表示为Fi=fi(X1,X2，Xn)i=1,2,m 组合电路具有两个特点：组合电路具有两个特点：由逻辑门电路组成，不包含任何记忆元件；由逻辑门电路组成，不包含任何记忆元件；信号是单向传输的，不存在反馈回路。信号是单向传输的，不存在反馈回路。四四.特特 点点第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 4.2 组合逻辑电路分析组合逻辑电路分析 所谓逻辑电路分析，是指对一个给定的逻辑电路，找出所谓逻辑电路分析，是指对一个给定的逻辑电路，找出其输出与输入之间

4、的逻辑关系。其输出与输入之间的逻辑关系。目的：目的：了解给定逻辑电路的功能，评价设计方案的优劣，了解给定逻辑电路的功能，评价设计方案的优劣，吸取优秀的设计思想、改进和完善不合理方案等。吸取优秀的设计思想、改进和完善不合理方案等。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路一般步骤：一般步骤：1写出输出函数表达式写出输出函数表达式；2输出函数表达式化简输出函数表达式化简；3列出输出函数真值表列出输出函数真值表；4功能评述功能评述。1.1.写出输出函数表达式写出输出函数表达式 根根据据逻逻辑辑电

5、电路路图图写写输输出出函函数数表表达达式式时时，一一般般从从输输入入端端开开始始往往输输出出端端逐逐级级推推导导，直直至至得得到到所所有有与与输输入入变变量量相相关关的的输输出出函函数数表达式为止。表达式为止。即：即：输入输入 输出输出第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路2.2.化简输出函数表达式化简输出函数表达式 目的：目的：简单、清晰地反映输入和输出之间的逻辑关系；简单、清晰地反映输入和输出之间的逻辑关系；简化电路结构，获得最佳经济技术指标。简化电路结构，获得最佳经济技术指标。4.4.功能评述功能评述 概括出对电路逻辑功能的文字描述，并对原电路的设概括

6、出对电路逻辑功能的文字描述，并对原电路的设 计方案进行评定，必要时提出改进意见和改进方案。计方案进行评定，必要时提出改进意见和改进方案。3.3.列出输出函数真值表列出输出函数真值表 真值表详尽地给出了输入、输出取值关系，能直观地真值表详尽地给出了输入、输出取值关系，能直观地 反映电路的逻辑功能。反映电路的逻辑功能。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路二二.分析举例分析举例 例例 1 1 分析下图所示组合逻辑电路。分析下图所示组合逻辑电路。解解 根据逻辑电路图写出输出函数表达式根据逻辑电路图写出输出函数表达式 第四章第四章第四章第四章 组合逻辑电路组合逻辑电

7、路组合逻辑电路组合逻辑电路 化简输出函数表达式化简输出函数表达式 用代数法化简输出函数表达式用代数法化简输出函数表达式F：列出真值表列出真值表 0 0 0 00 0 1 10 1 0 10 1 1 11 0 0 11 0 1 11 1 0 11 1 1 0A B C F动画演示动画演示第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路真值表真值表 功能评述功能评述 该该电电路路具具有有检检查查输输入入信信号号取取值值是是否否一一致致的的逻逻辑辑功功能能，一一旦旦输输出出为为1 1，则则表表明明输输入入不不一一致致。通通常常称称该该电电路路为为“不不一一致致电路电路”。分

8、分析析可可知知，该该电电路路的的设设计计方方案案并并不不是是最最简简的的。根根据据简简化化函数表达式，可画出实现给定功能的逻辑电路图如下。函数表达式，可画出实现给定功能的逻辑电路图如下。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 两个电路的实两个电路的实现以及工作过程现以及工作过程如何？如何？例例 2 分析下图所示逻辑电路。分析下图所示逻辑电路。解解 写出输出函数表达式写出输出函数表达式第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路用代数法化简输出函数如下：用代数法化简输出函数如下：列出真值表：列出真值表：动画演示动画演示第四章第四章

9、第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路A BS C0 00 11 01 10 01 01 00 1 由由真真值值表表可可以以看看出出，若若将将A、B分分别别作作为为一一位位二二进进制制数数，则则 S是是 A、B 相相加加的的“和和”，而而 C是是相相加加产产生生的的“进进位位”。该该电电路路称称作作“半半加加器器”，它它能能实实现现两两个个一一位位二二进进制制数数加加法法运运算。算。半加器已被加工成小规模集成电路，其逻辑符号如下图所示。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 用芯片电用芯片电路路如何实现？如何实现？解解 该电路输出函数

10、表达式该电路输出函数表达式？实现该电路需要几种芯片？实现该电路需要几种芯片？例例 3 3 分分析析下下图图所所示示组组合合逻逻辑辑电电路路，已已知知输输入入为为84218421码码，说明该电路功能。说明该电路功能。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路真值表？真值表？功能？功能？第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路ABCDWXYZABCDWXYZ00000001001000110100001101000101011001110101011001111000100110001001101010111100 8421码转换成

11、余码转换成余3码！码！想验证吗？想验证吗？根根据据问问题题要要求求完完成成的的逻逻辑辑功功能能，求求出出在在特特定定条条件件下下实实现现给定功能的逻辑电路，称为逻辑设计，又叫做逻辑综合。给定功能的逻辑电路，称为逻辑设计，又叫做逻辑综合。逻辑电路逻辑电路逻辑功能逻辑功能分析分析设计设计 关键？关键？4.3.1 4.3.1 设计方法概述设计方法概述4.3 4.3 组合逻辑电路设计组合逻辑电路设计第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 如何将实际应用中提出的各种如何将实际应用中提出的各种设计要求，包括逻辑问题和非逻设计要求，包括逻辑问题和非逻辑问题，抽象出问题的逻

12、辑关系。辑问题，抽象出问题的逻辑关系。对于组合逻辑电路，即抽象出描对于组合逻辑电路，即抽象出描述问题的逻辑表达式。述问题的逻辑表达式。设计的一般过程：设计的一般过程：第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 建立给定问题的逻辑描述建立给定问题的逻辑描述 求出逻辑函数的最简表达式求出逻辑函数的最简表达式 选择器件并对表达式变换选择器件并对表达式变换 画出逻辑电路图画出逻辑电路图 弄清楚变量及函数，弄清楚变量及函数，得到描述给定问题的逻得到描述给定问题的逻辑表达式。求逻辑表达辑表达式。求逻辑表达式有两种常用方法，即式有两种常用方法，即真值表法真值表法和和分析法分析

13、法。求出描述设计问题的最求出描述设计问题的最简表达式，使逻辑电路中简表达式，使逻辑电路中包含的逻辑门最少且连线包含的逻辑门最少且连线最少最少。选择合适的逻辑门，选择合适的逻辑门，并将逻辑表达式变换成并将逻辑表达式变换成与所选逻辑门对应的形与所选逻辑门对应的形式。式。画图时注意符画图时注意符号的正确使用和布号的正确使用和布局、布线等。局、布线等。注意：注意：根据实际问题的难易程度和设计者熟练程度，有时根据实际问题的难易程度和设计者熟练程度，有时可跳过其中的某些步骤。设计过程可视具体情况灵活掌握。可跳过其中的某些步骤。设计过程可视具体情况灵活掌握。4.3.2 4.3.2 设计举例设计举例 解解 分

14、析分析:“多数表决电路多数表决电路”是按照少数服从多数的原则是按照少数服从多数的原则对某项决议进行表决，确定是否通过。对某项决议进行表决，确定是否通过。令令：逻逻辑辑变变量量A A、B B、C C -分分别别代代表表参参加加表表决决的的3 3个个成成员员，并约定逻辑变量取值为并约定逻辑变量取值为0 0表示反对表示反对，取值为，取值为1 1表示赞成；表示赞成；逻逻辑辑函函数数 F F-表表示示表表决决结结果果。F F取取值值为为0 0表表示示被被否否定定，F F取值为取值为1 1表示通过。表示通过。按按照照少少数数服服从从多多数数的的原原则则可可知知，函函数数和和变变量量的的关关系系是是：当当3

15、 3个个变变量量A A、B B、C C中中有有2 2个个或或2 2个个以以上上取取值值为为1 1时时，函函数数F F的的值值为为1 1，其他情况下函数其他情况下函数F F的值为的值为0 0。例例1 1 设计一个三变量设计一个三变量“多数表决电路多数表决电路”。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 建立给定问题的逻辑描述建立给定问题的逻辑描述 假定采用假定采用“真值表法真值表法”，可作出，可作出真值表如下：真值表如下：由真值表可写出函数由真值表可写出函数F的最小项表达式为的最小项表达式为 F(A,B,C)=m(3,5,6,7)第四章第四章第四章第四章 组合逻

16、辑电路组合逻辑电路组合逻辑电路组合逻辑电路A B CA B CF F0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 11 1 10 00 00 01 10 01 11 11 1F由哪些最由哪些最小项相或？小项相或？求出逻辑函数的最简表达式求出逻辑函数的最简表达式 作出函数作出函数F(A,B,C)=m(3,5,6,7)F(A,B,C)=m(3,5,6,7)的卡诺图如下：的卡诺图如下：选择逻辑门类型并进行逻辑函数变换选择逻辑门类型并进行逻辑函数变换 假假定定采采用用与与非

17、非门门构构成成实实现现给给定定功功能能的的电电路路，则则应应将将上上述述表达式变换成表达式变换成“与非与非-与非与非”表达式。即表达式。即第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路F的最简与的最简与或表达式？或表达式？画出逻辑电路图画出逻辑电路图 由由函函数数的的“与与非非-与与非非”表表达达式式，可可画画出出实实现现给给定定功功能能的的逻逻辑辑电路图如下：电路图如下：真真值值表表法法的的优优点点是是规规整整、清清晰晰；缺缺点点是是不不方方便便，尤尤其其当当变变量量较多时十分麻烦较多时十分麻烦。设设计计中中常常用用的的另另一一种种方方法法是是“分分析析法法”，即

18、即通通过过对对设设计计要要求求的分析、理解，的分析、理解，直接写出逻辑表达式。直接写出逻辑表达式。动画演示动画演示第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 例例 2 设计一个比较两个三位二进制数是否相等的数值设计一个比较两个三位二进制数是否相等的数值比较器。比较器。建立给定问题的逻辑描述建立给定问题的逻辑描述 由由于于二二进进制制数数A A和和B B相相等等，必必须须同同时时满满足足a a3 3=b=b3 3、a a2 2 =b b2 2、a a1 1 =b b1 1，而而二进制中二进制中a ai i=b=bi i只有只有a ai i和和b bi i同时为同时

19、为0 0或者同时为或者同时为1 1两种情况，可用两种情况，可用 表示，因此，该问题可用逻辑表达式描述如下：表示，因此，该问题可用逻辑表达式描述如下：解解 令令：两两个个3位位二二进进制制数数分分别别为为A=a3a2a1，B=b3b2b1，比较结果为函数比较结果为函数F。当当 A=B 时时，F为为1；否则；否则F为为0。显然，该电路有显然，该电路有6个输入变量，个输入变量，1个输出函数。个输出函数。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路F的真值表有的真值表有多少行？多少行？求出逻辑函数最简表达式求出逻辑函数最简表达式 假定将上述逻辑表达式展开成假定将上述逻辑表

20、达式展开成“与与-或或”表达式，则表达式表达式，则表达式中包含中包含8个个6 变量变量“与项与项”。（请问：若用与非门实现给定功能，需要多少个与非门？）（请问：若用与非门实现给定功能，需要多少个与非门？）选择逻辑门类型并进行逻辑函数变换选择逻辑门类型并进行逻辑函数变换 假假定定采采用用异异或或门门和和或或非非门门实实现现给给定定功功能能，可可将将逻逻辑辑表表达达式式作如下变换：作如下变换：第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 画出逻辑电路图画出逻辑电路图根据变换后的表达式可画出逻辑电路图如下：根据变换后的表达式可画出逻辑电路图如下：第四章第四章第四章第四章

21、 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 在在某某些些实实际际问问题题中中，常常常常由由于于输输入入变变量量之之间间存存在在的的相相互互制制约约或或问问题题的的某某种种特特殊殊限限定定等等，使使得得逻逻辑辑函函数数与与输输入入变变量量的的某某些些取取值值组组合合无无关关，通通常常把把这这类类问问题题称称为为与与包包含含无无关关条条件件的的逻逻辑辑问问题题；描述这类问题的逻辑函数称为；描述这类问题的逻辑函数称为包含无关条件的逻辑函数包含无关条件的逻辑函数。一一.包含无关条件的组合逻辑电路设计包含无关条件的组合逻辑电路设计4.2.3 4.2.3 设计中几个实际问题的处理设计中几个实际问题

22、的处理 无关最小项的概念：无关最小项的概念：由于输入变量之间存在的相互制约或由于输入变量之间存在的相互制约或问题的某种特殊限定，使输出函数与某些变量取值无关，这些问题的某种特殊限定，使输出函数与某些变量取值无关，这些输入取值组合对应的最小项称为输入取值组合对应的最小项称为无关最小项无关最小项，简称为无关项或简称为无关项或者任意项者任意项。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 例例如如，假假定定用用A、B、C表表示示计计算算器器中中的的、运运算算，并并令令变变量量取取值值1执执行行相相应应运运算算，则则A、B、C三三个个变变量量不不允允许许两个或两个以上同时

23、为两个或两个以上同时为1。即。即 A、B、C只只允允许许出出现现000，001，010，100四四种种取取值值组组合，合，不允许出现不允许出现011，101，110，111四种组合四种组合。即即包包含含无无关关最最小小项项 、。与与A、B、C相关的逻辑函数称为包含无关条件的逻辑函数。相关的逻辑函数称为包含无关条件的逻辑函数。当当采采用用“最最小小项项之之和和”表表达达式式描描述述一一个个包包含含无无关关条条件件的的逻逻辑辑问问题题时时，函函数数表表达达式式中中是是否否包包含含无无关关项项，以以及及对对无无关关项项是令其值为是令其值为1 1还是为还是为0 0，并不影响函数的实际逻辑功能。，并不影

24、响函数的实际逻辑功能。注注意意：在在化化简简这这类类逻逻辑辑函函数数时时，利利无无关关项项用用随随意意性性往往往往可可以以使使逻逻辑辑函函数数得得到到更更好好地地简简化化，从从而而使使设设计计的的电电路路达达到到更更简！简！第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 解解 设设输输入入变变量量为为ABCD，输输出出函函数数为为 F，当当ABCD表表示示的的十十进进制制数数为为合合数数(4、6、8、9)时时，输输出出F为为1，否否则则F为为0。因因为为按按照照余余3码码的的编编码码规规则则，ABCD的的取取值值组组合合不不允允许许为为0000、0001、0010、

25、1101、1110、1111，故故该该问问题题为为包包含含无无关关条条件件的的逻逻辑辑问问题题，与与上上述述6种种取取值值组组合合对对应应的的最最小小项项为为无无关关项项，即即在在这这些些取取值值组组合合下下输输出出函函数数F F的的值值可可以以随随意意指指定定为为1 1或或者者为为0 0，通常记为，通常记为“d d”。例例 设计一个组合逻辑电路，用于判别以余设计一个组合逻辑电路，用于判别以余3码表示的码表示的1 位位十进制数是否为合数。十进制数是否为合数。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路根据分析，可建立描述该问题的真值表如下根据分析，可建立描述该问题

26、的真值表如下:由真值表可写出由真值表可写出F 的逻辑表达式为的逻辑表达式为 F(A,B,C,D)=m(7,9,11,12)+d(0,1,2,13,14,15)第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路ABCDFABCDF0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1ddd000011 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 101011ddd 若不考虑无关项，则函数若不考虑无关项，则函数F F的最简式为的最简式为第四章第四章第四章第

27、四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 若考虑无关项，则函数若考虑无关项，则函数F F的最简式为的最简式为显然，后一个表达式比前一个更简单！显然，后一个表达式比前一个更简单！F的最简与的最简与或表达式？或表达式？假假定定采采用用与与非非门门实实现现给给定定逻逻辑辑功功能能，可可将将F的的最最简简表表达达式式变换成变换成“与非与非-与非与非”表达式：表达式：相应的逻辑电路图：相应的逻辑电路图：设设计计包包含含无无关关条条件件的的组组合合逻逻辑辑电电路路时时，恰恰当当地地利利用用无无关关项进行函数化简，通常可使设计出来的电路更简单。项进行函数化简，通常可使设计出来的电路更简单。第四

28、章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路二二 .多输出函数的组合逻辑电路设计多输出函数的组合逻辑电路设计 实际问题中，大量存在着由同一组输入变量产生多个输实际问题中，大量存在着由同一组输入变量产生多个输出函数的问题，实现这类问题的组合逻辑电路出函数的问题，实现这类问题的组合逻辑电路称为多输出函称为多输出函数的组合逻辑电路。数的组合逻辑电路。设计多输出函数的组合逻辑电路时，应该将多个输出函数设计多输出函数的组合逻辑电路时，应该将多个输出函数当作一个整体考虑，而不应该将其截然分开。当作一个整体考虑，而不应该将其截然分开。多输出组合电路达到最简的关键是在函数化简时找出各

29、输多输出组合电路达到最简的关键是在函数化简时找出各输出函数的公用项，使之在逻辑电路中实现对逻辑门的出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享共享”，从而达到电路整体结构最简。，从而达到电路整体结构最简。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路例如：例如：第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 解解 全全加加器器：能能对对两两个个1位位二二进进制制数数及及来来自自低低位位的的“进进位位”进进行行相相加加，产产生生本本位位“和和”及及向向高高位位“进进位位”的的逻逻辑辑电电路路。全加器可用于实现两个全加器可用于实现两个

30、n位数相加。如位数相加。如 可见，全加器有可见，全加器有3个输入变量，个输入变量，2个输出函数！个输出函数！An-1 An-2 Ai A1 A0 +Bn-1 Bn-2 Bi B1 B0 Ci Ci-1(来自低位的进位输入来自低位的进位输入)Si (本位和本位和)（向高位的进位）（向高位的进位）例例 1 设计一个全加器（逻辑门自选）。设计一个全加器（逻辑门自选）。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 设：设：被加数、加数及来自低位的被加数、加数及来自低位的“进位进位”分别用变量分别用变量Ai、Bi及及Ci-1表示，相加产生的表示，相加产生的“和和”及及“进位

31、进位”用用Si和和Ci表示。表示。根据二进制加法运算法则可列出全加器的真值表如下表所示。输出函数表达式：输出函数表达式：Si(Ai，Bi，Ci-1)=m(1,2,4,7)Ci(Ai，Bi，Ci-1)=m(3,5,6,7)第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路A Ai i B Bi i C Ci-1i-1S Si i C Ci i0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 0 1 0 0 1 1 0 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 11 1 10 00 01 01 01 01 00 10

32、11 01 00 10 10 10 11 11 1可作出相应函数卡诺图如下：可作出相应函数卡诺图如下：经化简后的输出函数表达式为：经化简后的输出函数表达式为：其中，其中，Si 的标准的标准“与与-或或”式即最简式即最简“与与-或或”式！式！第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 需要多需要多少与非门？少与非门？当当采采用用异异或或门门和和与与非非门门构构成成实实现现给给定定功功能能的的电电路路时时，可可分别对表达式作如下变换：分别对表达式作如下变换：逻辑电路图逻辑电路图 该电路就单个函数而言，该电路就单个函数而言，Ai、Ci均已达到最简，但从整体考均已达到最

33、简，但从整体考虑则并非最简！虑则并非最简！第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 当当按按多多输输出出函函数数组组合合电电路路进进行行设设计计时时，可可对对函函数数C Ci i作作如如下变换：下变换：经变换后，Si（）和Ci的逻辑表达式中有公用项 。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 组组成成电电路路时时可可令令2 2个个输输出共享同一个异或门。出共享同一个异或门。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路芯片引脚图：芯片引脚图：如何实现？如何实现？例例2 设设计计一一个个乘乘法法器器，

34、用用于于产产生生两两个个2位位二二进进制制数数相相乘乘的积。的积。A1 A0(乘乘)B1 B0 C2 C1 A1B0 A0B0 +(加加)A1B1 A0B1 M3 M2 M1 M0 式式中中，积积项项AiBj(i,j=0,1)为为1位位二二进进制制数数，可可用用两两输输入入与与门门产生，即产生，即AiBj 的算术值等于的算术值等于Ai Bj的逻辑值！的逻辑值！解解 因因为为两两个个2位位二二进进制制数数相相乘乘的的积积最最大大为为一一个个4位位二二进进制制数，所以该电路有数，所以该电路有4个输入变量，个输入变量，4个输出函数。个输出函数。设设两两个个二二进进制制数数分分别别为为 A1A0 和和

35、 B1B0，相相乘乘的的积积为为 M3M2M1M0。按照二进制乘法运算法则，计算过程如下：按照二进制乘法运算法则，计算过程如下：第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 C1为为A1B0和和A0B1相相加加产产生生的的进进位位，它它等等于于A1B0和和A0B1相相“与与”，即，即:C1=A1B0A0B1 C2为为C1和和A1B1相相加加产产生生的的进进位位，它它等等于于C1和和A1B1相相“与与”，即，即:C2 =C1A1B1 =A1B0A0B1 两个两个1 1位二进制数相加位二进制数相加的的“和和”等于对其进行等于对其进行“异异或或”运算的结果。运算的结果。

36、注意：注意：A1 A0 (乘乘)B1 B0 C2 C1 A1B0 A0B0 +(加加)A1B1 A0B1 M3 M2 M1 M0 电路的输出函数表达式如下：电路的输出函数表达式如下：M0=A0B0 M1=A1B0 A0B1 M2=C1 A1B1=A1B0A0B1 A1B1 M3=C2=A1B0A0B1第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 显然，函数显然，函数M1、M2、M3有公用项有公用项A1B0和和A0B1，可令其，可令其共享相应的逻辑门。该乘法器的逻辑电路图如下：共享相应的逻辑门。该乘法器的逻辑电路图如下：电路中共用了电路中共用了7个逻辑门。个逻辑门。

37、注注意意：该该题题如如果果采采用用真真值值表表法法进进行行设设计计，则则各各函函数数的的最最简简“与与-或或”表表达达式式之之间间无无公公用用项项，实实现现给给定定功功能能至至少少需需要要10个逻辑门。个逻辑门。（见教材（见教材P103）M0=A0B0 M1=A1B0 A0B1 M2=C1 A1B1 =A1B0A0B1 A1B1 M3=C2=A1B0A0B1第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 有问题吗？有问题吗？能实现吗？能实现吗？三三 .无反变量提供的组合逻辑电路设计无反变量提供的组合逻辑电路设计 在某些问题的设计中，在某些问题的设计中，为了减少各部件

38、之间的连线，为了减少各部件之间的连线，在逻辑电路的输入端只提供原变量，不提供反变量。在逻辑电路的输入端只提供原变量，不提供反变量。设计这类电路时，设计这类电路时，若直接用非门将原变量转换成相若直接用非门将原变量转换成相应的反变量，则处理结果往往是不经济的。应的反变量，则处理结果往往是不经济的。因此，通常因此，通常进行适当的变换，以便尽可能减少非门数量。进行适当的变换，以便尽可能减少非门数量。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 相相应应逻逻辑辑电电路路如如右右图图所所示示。共共用用了了9个逻辑门。个逻辑门。例例1 输入不提供反变量时，用与非门实现如下逻辑函

39、数。输入不提供反变量时，用与非门实现如下逻辑函数。解解 因因为为给给定定函函数数已已经经是是最最简简“与与-或或”表表达达式式，故故可可直直接变换成接变换成“与非与非-与非与非”表达式。表达式。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 能减少吗？能减少吗？如果对函数如果对函数F F的表达式作如下整理的表达式作如下整理 ，即，即 可得到相应的逻辑电路如右图所示。仅仅用用了了5个逻辑门。个逻辑门。显然，此图比上幅图更简单、合理！然而，不是所有表达式都能变换的，有的问题需要更主动！第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 例例2 设

40、设计计一一个个组组合合逻逻辑辑电电路路，用用来来判判断断献献血血者者与与受受血血者者血血型是否相容。型是否相容。血血型型相相容容规规则则如如下下表表所所示示，表表中中用用“”表表示示两两者者血血型型相相容。容。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 受血受血献血献血A B AB OABABO 解解 由由题题意意可可知知，电电路路输输入入变变量量为为献献血血者者血血型型和和受受血血者者血型。血型共血型。血型共4 4种，可用两个变量的种，可用两个变量的4 4种编码进行区分。种编码进行区分。设设变变量量WXWX表表示示献献血血者者血血型型，YZYZ表表示示受受血血

41、者者血血型型，血血型型编编码如下表所示。码如下表所示。0 0 0 00 1 0 11 0 1 01 1 1 1ABABOWX(献献)YZ(受受)血血 型型第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 设设电电路路输输出出用用F F表表示示，当当献献血血者者与与受受血血者者血血型型相相容容时，时，F F为为1 1，否则，否则F F为为0 0。0 0 0 00 1 0 11 0 1 01 1 1 1ABABOWX(献献)YZ(受受)血血 型型第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 WX=00时，时，YZ为为何值可使何值可使F为为1？

42、如？如何表达？何表达？根据血型相容规则可写出输出函数根据血型相容规则可写出输出函数F F的表达式为的表达式为 由由化化简简后后的的表表达达式式可可知知，在在无无反反变变量量提提供供的的情情况况下下，若若通通过过直直接接加加非非门门产产生生反反变变量量 ，则则组组成成实实现现给给定定功功能能的的电电路路需需9 9个个逻逻辑辑门门，其其中中4 4个个非非门门用用来来产产生生4 4个个输输入入变变量量的的反反变变量量。用与非门组成实现给定功能的逻辑电路如下图所示。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 分分析析上上述述设设计计过过程程不不难难发发现现，对对该该问问

43、题题的的逻逻辑辑描描述述与与血血型型编编码码是是直直接接相相关关的的。若若调调整整血型编码如右表所示。血型编码如右表所示。0 0 0 00 1 0 11 0 1 01 1 1 1ABA BOWX(献献)YZ(受受)血血 型型根据新的编码方案和相容规则，可写出输出函数根据新的编码方案和相容规则，可写出输出函数F F的表达式：的表达式：第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 变换后的函数表达式中仅含两个反变量，假定采用或非门变换后的函数表达式中仅含两个反变量，假定采用或非门实现给定功能，可将函数表达式变换成实现给定功能，可将函数表达式变换成 “或非或非-或非或非

44、”表达式：表达式：逻辑电路中只需用5个逻辑门。注注：关关于于无无反反变变量量提提供供时时如如何何使使组组合合电电路路达达到到最最简简的的问问题，设计者可根据具体问题进行灵活处理。题，设计者可根据具体问题进行灵活处理。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 信信号号经经过过任任何何逻逻辑辑门门和和导导线线都都会会产产生生时时间间延延迟迟，因因而而当当电电路所有输入达到稳定状态时，输出并不是立即达到稳定状态。路所有输入达到稳定状态时，输出并不是立即达到稳定状态。一一般般来来说说，延延迟迟时时间间对对数数字字系系统统是是一一个个有有害害的的因因素素。例例如如，使使

45、得得系系统统操操作作速速度度下下降降，引引起起电电路路中中信信号号的的波波形形参参数数变变坏坏，以以及产生竞争险象等问题。下面对后一个问题进行讨论。及产生竞争险象等问题。下面对后一个问题进行讨论。逻逻辑辑电电路路中中各各路路径径上上延延迟迟时时间间的的长长短短与与信信号号经经过过的的门门的的级级数数有有关关，与与具具体体逻逻辑辑门门的的时时延延大大小小有有关关，还还与与导导线线的的长长短短有有关关，因因此此，输输入入信信号号经经过过不不同同路路径径到到达达输输出出端端的的时时间间有有先先有有后后，这这种现象称为种现象称为竞争现象竞争现象 。4.3.1 竞争现象与险象的产生竞争现象与险象的产生

46、4.4 组合逻辑电路中的险象组合逻辑电路中的险象第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 竞竞争争：由由于于延延迟迟时时间间的的影影响响，使使得得输输入入信信号号经经过过不不同同路路径到达输出端的时间有先有后，这一现象称为竞争。径到达输出端的时间有先有后，这一现象称为竞争。通常，可以更广义地把竞争理解为多个信号到达某一点通常，可以更广义地把竞争理解为多个信号到达某一点有时差的现象。有时差的现象。竞争的类型：竞争的类型：竞争可以分为两种类型。竞争可以分为两种类型。非临界竞争非临界竞争-不产生错误输出的竞争称为非临界竞争。不产生错误输出的竞争称为非临界竞争。临界竞

47、争临界竞争-导致错误输出的竞争称为临界竞争。导致错误输出的竞争称为临界竞争。险象：险象：由竞争导至的错误输出信号。由竞争导至的错误输出信号。注注意意！组组合合电电路路中中的的险险象象是是一一种种瞬瞬态态现现象象，它它表表现现为为在在输输出出端端产产生生不不应应有有的的尖尖脉脉冲冲，暂暂时时地地破破坏坏正正常常逻逻辑辑关关系系。一一旦瞬态过程结束，即可恢复正常逻辑关系。旦瞬态过程结束，即可恢复正常逻辑关系。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 例如，如下图所示是由与非门构成的组合电路，该电路例如，如下图所示是由与非门构成的组合电路，该电路有有3 3个输入变量

48、，个输入变量，1 1个输出函数。个输出函数。根据逻辑电路图可写出输出根据逻辑电路图可写出输出函数表达式为函数表达式为 假假设设输输入入变变量量B=C=1B=C=1，将将B B、C C的的值值代代入入上上述述函函数数表表达达式式，可得可得 由互补律可知，该函数的值应恒为由互补律可知，该函数的值应恒为1 1，即，即B=C=1B=C=1时，时，无论无论A A怎样变化，输出怎样变化，输出F F的值都应保持的值都应保持1 1不变。不变。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路 当当考考虑虑电电路路中中存存在在的的时时间间延延迟迟时时，该该电电路路的的实实际际输入、输出关

49、系又将怎样呢？输入、输出关系又将怎样呢？假假定定每每个个门门的的延延迟迟时时间间为为t tpdpd，则则实实际际输输入入、输输出出关系可用如下所示的时间图来说明。关系可用如下所示的时间图来说明。动画演示动画演示第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路若将前述图中的与非门换成或非门，如下图所示。若将前述图中的与非门换成或非门，如下图所示。输出函数表达式为输出函数表达式为 假假设设输输入入变变量量B=C=0B=C=0，将将B B、C C的的值值代代入入上上述述函函数数表表达达式式，可得可得 由互补律可知，函数由互补律可知，函数F F的值应恒为的值应恒为0 0，即，

50、即B=C=0B=C=0时，无论时，无论A A怎样变怎样变化，化，F F的值都应保持的值都应保持0 0不变。但考虑时延后，将产生正脉冲信号。不变。但考虑时延后，将产生正脉冲信号。按错误输出脉冲信号的极性通常分为按错误输出脉冲信号的极性通常分为“0 0”型险象与型险象与“1 1”型险型险象。象。第四章第四章第四章第四章 组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路4.3.2 4.3.2 险象的判断险象的判断 判断电路是否可能产生险象的方法有判断电路是否可能产生险象的方法有代数法代数法和和卡诺图法。卡诺图法。针针对对前前面面分分析析的的情情况况可可知知，当当某某个个变变量量X X同同时时以以原原