微型计算机原理与接口技术第2章尹建华高教版.ppt

《微型计算机原理与接口技术第2章尹建华高教版.ppt》由会员分享，可在线阅读，更多相关《微型计算机原理与接口技术第2章尹建华高教版.ppt（145页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章80X86微处理器的结构1第二章 80X86微处理器的结构Page n n 8086 CPU 结构n n 8086 CPU 的引脚及其功能n n 8086 存储器组织n n 8086 系统配置n n 8086 CPU 时序教学内容2第二章 80X86微处理器的结构Page 重点和难点n n 8086CPU 内部结构n n 8086CPU 引脚及功能n n 8086CPU 存储器组织3第二章 80X86微处理器的结构Page n n 1.8086 CPU 结构n n 2.8086 CPU 的引脚及其功能n n 3.8086 存储器组织n n 4.8086 系统配置n n 5.8086 CP

2、U 时序第二章 80X86微处理器的结构4第二章 80X86微处理器的结构Page 1.8086 CPU 结构n n 1.1 概述n n 1.2 CPU 的内部结构n n 1.3 寄存器结构5第二章 80X86微处理器的结构Page 1.1 概述n n1.1.1 1.1.1 由于制造工艺的原因，处理器结构受限由于制造工艺的原因，处理器结构受限:6第二章 80X86微处理器的结构Page 1.1.2 16 位微处理器基本结构具有如下特点7第二章 80X86微处理器的结构Page n n1.1.3 Intel 8086CPU1.1.3 Intel 8086CPU8第二章 80X86微处理器的结构P

3、age 1.8086 CPU 结构n n 1.1 概述n n 1.2 CPU 的内部结构n n 1.3 寄存器结构9第二章 80X86微处理器的结构Page 1.2 CPU 的内部结构10第二章 80X86微处理器的结构Page 8086CPU 由两部分组成：(1)指令执行部件(EU，Execution Unit)(2)总线接口部件(BIU，Bus Interface Unit)11第二章 80X86微处理器的结构Page 执行部件（EU）n n执行部件（执行部件（EUEU）主要包括）主要包括44个部件：个部件：n n算术逻辑运算单元算术逻辑运算单元(ALU)(ALU)n n标志寄存器标志寄存

4、器FRFR、n n通用寄存器组通用寄存器组n nEUEU控制器控制器n n其主要功能是：其主要功能是：n n执行指令执行指令12第二章 80X86微处理器的结构Page 总线接口部件(BIU)n n44个部件组成个部件组成n n2020位物理地址加法器、位物理地址加法器、n n专用寄存器组专用寄存器组n n段寄存器：段寄存器：CS,DS,ES,SSCS,DS,ES,SSn n指令指针寄存器：指令指针寄存器：IPIPn n66个字节指令队列个字节指令队列n n总线控制电路总线控制电路13第二章 80X86微处理器的结构Page 总线接口部件(BIU)（续1）n n其主要功能是：其主要功能是：n

5、n形成访问存储器的物理地址；形成访问存储器的物理地址；n n访问存储器并取指令暂存到指访问存储器并取指令暂存到指令队列中等待执行，令队列中等待执行，n n访问存储器或访问存储器或IIOO端口端口,读取读取操作数参加操作数参加EUEU运算或存放运运算或存放运算结果等。算结果等。14第二章 80X86微处理器的结构Page 8086 BIU8086 BIU的特点的特点 n n 8086 8086 的指令队列分别为 的指令队列分别为6/4 6/4 个字节，在执行指令的同时，个字节，在执行指令的同时，可从内存中取出后续的指令代码，放在指令队列中，可以 可从内存中取出后续的指令代码，放在指令队列中，可以

6、提高 提高CPU CPU 的工作效率。的工作效率。n n 地址加法器用来产生 地址加法器用来产生20 20 位物理地址。位物理地址。n n 8086 8086 可用 可用20 20 位地址寻址 位地址寻址1M 1M 字节的内存空间，而 字节的内存空间，而CPU CPU 内 内部的寄存器都是 部的寄存器都是16 16 位，因此需要由一个附加的机构来 位，因此需要由一个附加的机构来计算出 计算出20 20 位的物理地址，这个机构就是 位的物理地址，这个机构就是20 20 位的地址加法 位的地址加法器。器。15第二章 80X86微处理器的结构Page EU 和BIU 的操作原则n n(1)(1)每当

7、 每当8086 8086 的指令队列中有两个空字节 的指令队列中有两个空字节(8088(8088 的指令队列中 的指令队列中有 有1 1 个空字节时 个空字节时)，BIU BIU 就会自动把指令取到指令队列中。其 就会自动把指令取到指令队列中。其取指的顺序是按指令在程序中出现的前后顺序。取指的顺序是按指令在程序中出现的前后顺序。n n(2)(2)每当 每当EU EU 准备执行一条指令时，它会从 准备执行一条指令时，它会从BIU BIU 部件的指令队 部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。列前部取出指令的代码，然后用几个时钟周期去执行指令。n n 如果必须访问存储器或者

8、 如果必须访问存储器或者I/O I/O 端口，端口，EU EU 就会请求 就会请求BIU BIU，进入总线周期，完成访问内存或者 进入总线周期，完成访问内存或者I/O I/O 端口的操作；端口的操作；如果 如果BIU BIU 处于空闲状态，会立即响应 处于空闲状态，会立即响应EU EU 的总线请求。的总线请求。如果 如果BIU BIU 正将某个指令字节取到指令队列中，则 正将某个指令字节取到指令队列中，则BIU BIU 将首 将首先完成这个取指令的总线周期，然后再去响应 先完成这个取指令的总线周期，然后再去响应EU EU 发出的 发出的访问总线的请求。访问总线的请求。16第二章 80X86微处

9、理器的结构Page n n(3)(3)当指令队列已满，且当指令队列已满，且EUEU又没有总线访问请求时，又没有总线访问请求时，BIUBIU便进入空闲状态。便进入空闲状态。n n(4)(4)在执行转移指令、调用指令和返回指令时，执行指在执行转移指令、调用指令和返回指令时，执行指令的顺序发生了变化，则指令队列中已经装入的字节被令的顺序发生了变化，则指令队列中已经装入的字节被自动消除，自动消除，BIUBIU会接着往指令队列装入转向的另一程序会接着往指令队列装入转向的另一程序段中的指令代码。段中的指令代码。n nBIUBIU与与EUEU是并行工作方式，改变了以往计算机：是并行工作方式，改变了以往计算机

10、：取指令取指令译码译码执行指令的串行工作方式，大大提高了执行指令的串行工作方式，大大提高了工作效率，这正是工作效率，这正是80868086获得成功的原因之一。获得成功的原因之一。EU 和BIU 的操作原则（续1）17第二章 80X86微处理器的结构Page 8086CPU 与一般CPU 区别n n 一般CPU 工作方式n n 8086CPU 工作方式取指 执指 取指 执指 取指 执指取指执指取指执指取指执指18第二章 80X86微处理器的结构Page 8086 和8088 的区别n n80868086和和8088 CPU8088 CPU的的内部基本相同内部基本相同，但它们的，但它们的外部性外部

11、性能是有区别的能是有区别的。n n 8086 8086 是 是16 16 位数据总线，位数据总线，8088 8088 是 是8 8 位数据总线，在处理 位数据总线，在处理16 16 位 位数据字时，数据字时，8088 8088 需要两步操作，而 需要两步操作，而8086 8086 只需要一步。只需要一步。n n80868086和和8088 CPU8088 CPU的内部都采用的内部都采用1616位字进行操作及存位字进行操作及存储器寻址，两者软件完全兼容，程序执行也完全相储器寻址，两者软件完全兼容，程序执行也完全相同。然而，由于同。然而，由于80888088要比要比80868086有较多的外部存储

12、操有较多的外部存储操作，所以对于相同的程序，它将执行得较慢。作，所以对于相同的程序，它将执行得较慢。n n两种微处理器都采用相同的两种微处理器都采用相同的4040脚双列直插式脚双列直插式(DIP)(DIP)封装。封装。19第二章 80X86微处理器的结构Page 8088 的内部结构1 2 3 4 内部暂存器 IP ES SS DS CS输入/输出控制电路外部总线执行部分控制电路ALU标志寄存器 AH AL BH BLCH CL DH DL SP BP SI DI通用寄存器地址加法器指令队列执行部件（EU)总线接口部件（BIU)16位20位8位8位8位20第二章 80X86微处理器的结构Pag

13、e 80888088的指令执行过程的指令执行过程:(1)MOV AX,0064H(2)ADD AX,0100H(3)MOV 2000H,AX21第二章 80X86微处理器的结构Page 1.8086 CPU 结构n n 1.1 概述n n 1.2 CPU 的内部结构n n 1.3 寄存器结构22第二章 80X86微处理器的结构Page n n 1.寄存器的作用：存放运算过程中所需要的操作数地址、操作数及中间结果。n n 2.寄存器的特点：存取速度比存储器快。n n 3.寄存器的分类：n n 通用寄存器组通用寄存器组n n 指针和变址寄存器指针和变址寄存器n n 段寄存器段寄存器n n 指令指针

14、及标志位寄存器。指令指针及标志位寄存器。23第二章 80X86微处理器的结构Page 24第二章 80X86微处理器的结构Page 1.3.1 通用寄存器n n 均可作数据寄存器，但每个寄存器还有各自的特殊使用。25第二章 80X86微处理器的结构Page AX（Accumulator Register）累加器一般用来存放参加运算的数据和结果，在累加器一般用来存放参加运算的数据和结果，在乘、除法运算、乘、除法运算、I/OI/O操作、操作、BCDBCD数运算中有不可数运算中有不可替代的作用。替代的作用。BX（Base Register）基址寄存器除可作数据寄存器外，还可放内存的基址寄存器除可作数

15、据寄存器外，还可放内存的逻辑偏移地址，而逻辑偏移地址，而AXAX，CXCX，DXDX则不能。则不能。26第二章 80X86微处理器的结构Page CX（Counter）将它称作计数寄存器，是因为它既可作数据寄将它称作计数寄存器，是因为它既可作数据寄存器，又可在串指令和移位指令中作计数用。存器，又可在串指令和移位指令中作计数用。DX（Data Register）DXDX除可作通用数据寄存器外，还在乘、除法运除可作通用数据寄存器外，还在乘、除法运算、带符号数的扩展指令中有特殊用途。算、带符号数的扩展指令中有特殊用途。27第二章 80X86微处理器的结构Page 1.3.2 指针和变址寄存器28第二

16、章 80X86微处理器的结构Page SI（Source Index）源变址寄存器多用于存放内存的逻辑偏移地址，源变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在隐含的逻辑段地址在DSDS寄存器中，也可放数据。寄存器中，也可放数据。DI（Destination Index）目标变址寄存器多用于存放内存的逻辑偏移地址，目标变址寄存器多用于存放内存的逻辑偏移地址，隐含的逻辑段地址在隐含的逻辑段地址在DSDS寄存器中也可放数据。寄存器中也可放数据。29第二章 80X86微处理器的结构Page BP（Base Pointer）基址指针用于存放内存的逻辑偏移地址，隐基址指针用于存放内存的逻辑偏

17、移地址，隐含的逻辑段地址在含的逻辑段地址在SSSS寄存器中。寄存器中。SP（Stack Pointer）堆栈指针用于存放栈顶的逻辑偏移地址，隐含堆栈指针用于存放栈顶的逻辑偏移地址，隐含的逻辑段地址在的逻辑段地址在SSSS寄存器中。寄存器中。30第二章 80X86微处理器的结构Page u u 寄存器的特殊用途和隐含性质在指令中没有明显的标出，而这些寄存器参加在指令中没有明显的标出，而这些寄存器参加操作，称之为操作，称之为“隐含寻址隐含寻址”。具体的：在某类指令中，某些通用寄存器有指具体的：在某类指令中，某些通用寄存器有指定的特殊用法，编程时需遵循这些规定，将某些定的特殊用法，编程时需遵循这些规

18、定，将某些特殊数据放在特定的寄存器中，这样才能正确的特殊数据放在特定的寄存器中，这样才能正确的执行这些指令。执行这些指令。采用采用“隐含隐含”的方式，能有效地的方式，能有效地缩短指令代码缩短指令代码的长度的长度。31第二章 80X86微处理器的结构Page 32第二章 80X86微处理器的结构Page 1.3.3 段寄存器33第二章 80X86微处理器的结构Page CSCS（Code SegmentCode Segment），），代码段寄存器中存放程序代码段寄存器中存放程序代码段起始地址的高代码段起始地址的高1616位。位。DSDS（Data SegmentData Segment），），数

19、据段寄存器中存放数据数据段寄存器中存放数据段起始地址的高段起始地址的高1616位。位。SSSS（Stack SegmentStack Segment），），堆栈段寄存器中存放堆栈堆栈段寄存器中存放堆栈段起始地址的高段起始地址的高1616位。位。ESES（Extended SegmentExtended Segment），），扩展段寄存器中存放扩展段寄存器中存放扩展数据段起始地址的高扩展数据段起始地址的高1616位。位。物理地址的形成：物理地址的形成：1616段基址段基址+段内偏移地址段内偏移地址34第二章 80X86微处理器的结构Page 1.3.4 指令指针寄存器IPn n 用来存放将要执行

20、的下一条指令在现行代码段中的偏移地址。35第二章 80X86微处理器的结构Page 1.3.5 标志寄存器PSWn n CF CF(Carrv FlagCarrv Flag)：进位标志位：进位标志位 最高位有进位或借位时，最高位有进位或借位时，CFCF11。n nPFPF(Parity FlagParity Flag)：奇偶校验标志位：奇偶校验标志位 本次运算结果低本次运算结果低88位中有偶数个位中有偶数个“1”“1”时，时，PFPF11；有奇数个有奇数个“1”“1”时，时，PF PF 00。36第二章 80X86微处理器的结构Page n n ZFZF(Zero Flag(Zero Flag

21、)：全零标志位：全零标志位 本次运算结果为本次运算结果为00时，时，ZFZF11，否则，否则ZF ZF 00。n n SFSF(Sign Flag(Sign Flag)：符号标志位：符号标志位 本次运算结果的最高位为本次运算结果的最高位为11时，时，SFSF11，否则，否则SFSF00。即反映了本次运算结果是正还是负。即反映了本次运算结果是正还是负。n n OFOF(Overflow Flag(Overflow Flag)：溢出标志位：溢出标志位 本次运算过程中产生溢出时，本次运算过程中产生溢出时，OF OF 1 1。对带符号。对带符号数，字节运算结果的范围为数，字节运算结果的范围为-128+

22、127-128+127，字运算结，字运算结果的范围为果的范围为-32768+32767-32768+32767，超过此范围为溢出。，超过此范围为溢出。37第二章 80X86微处理器的结构Page TF TF(Trap Flag)(Trap Flag)：单步标志位：单步标志位 调试程序时，可设置单步工作方式调试程序时，可设置单步工作方式 TF TF11时，则每执行完一条指令，就自动产生一时，则每执行完一条指令，就自动产生一次内部中断，使用户能逐条跟踪程序进行调试。次内部中断，使用户能逐条跟踪程序进行调试。IF IF(Interrupt Flag)(Interrupt Flag)：中断标志位：中断

23、标志位 IF IF11时，允许时，允许CPUCPU响应可屏蔽中断；响应可屏蔽中断；当当IPIP00时，即使外部设备有中断申请，时，即使外部设备有中断申请，CPUCPU也不也不响应。响应。38第二章 80X86微处理器的结构Page DFDF(Direction Flag)(Direction Flag)：方向标志位：方向标志位 控制串操作指令中地址指针变化方向，控制串操作指令中地址指针变化方向，若在串操作指令中，若在串操作指令中，DFDF00，地址指针自动增量，地址指针自动增量，即由低地址向高地址进行串操作；即由低地址向高地址进行串操作；若若DFDF11，地址指针自动减量，即由高地址向低地，地

24、址指针自动减量，即由高地址向低地址进行串操作。址进行串操作。由由STDSTD指令可使指令可使DFDF标志位置标志位置“1”“1”，由，由CLDCLD指令指令可使标志位置可使标志位置“0”“0”。39第二章 80X86微处理器的结构Page n n 1.8086 CPU 结构n n 2.8086 CPU 的引脚及其功能n n 3.8086 存储器组织n n 4.8086 系统配置n n 5.8086 CPU 时序第二章 80X86微处理器的结构40第二章 80X86微处理器的结构Page 2.2 8086 CPU 的引脚及其功能n n 2.2.1 概述n n 2.2.2 8086/8088 的C

25、PU 在最小模式中引脚n n 2.2.3 8086/8088 的CPU 在最大模式中引脚n n 2.2.4 8086/8088 的区别41第二章 80X86微处理器的结构Page n n1.80861.80868088 CPU8088 CPU芯片：芯片：包括包括1616条数据线、条数据线、2020条地址线（低条地址线（低1616位和数据线位和数据线复用）、复用）、1717根控制线、电源和地线。根控制线、电源和地线。封装：双列直插式。封装：双列直插式。n n2.80862.808680888088的工作模式：的工作模式：最小模式最小模式（单机系统）：系统中所需要的控制信（单机系统）：系统中所需要

26、的控制信号全部由号全部由80868086直接提供；直接提供；最大模式最大模式（多处理机系统）：系统中所需要的控（多处理机系统）：系统中所需要的控制信号由总线控制器制信号由总线控制器82888288提供。提供。24312431脚的脚的88条引条引脚在两种工作模式中具有不同的功能。脚在两种工作模式中具有不同的功能。42第二章 80X86微处理器的结构Page 8086CPU 引脚 8088CPU 引脚43第二章 80X86微处理器的结构Page 2.2 8086 CPU 的引脚及其功能n n 2.2.1 概述n n 2.2.2 8086/8088 的CPU 在最小模式中引脚n n 2.2.3 80

27、86/8088 的CPU 在最大模式中引脚n n 2.2.4 两种模式的区别44第二章 80X86微处理器的结构Page 45第二章 80X86微处理器的结构Page 46第二章 80X86微处理器的结构Page 47第二章 80X86微处理器的结构Page 时序图 时序图 48第二章 80X86微处理器的结构Page 49第二章 80X86微处理器的结构Page 50第二章 80X86微处理器的结构Page 51第二章 80X86微处理器的结构Page 52第二章 80X86微处理器的结构Page 53第二章 80X86微处理器的结构Page 54第二章 80X86微处理器的结构Page 5

28、5第二章 80X86微处理器的结构Page 56第二章 80X86微处理器的结构Page 57第二章 80X86微处理器的结构Page 58第二章 80X86微处理器的结构Page 59第二章 80X86微处理器的结构Page 60第二章 80X86微处理器的结构Page 61第二章 80X86微处理器的结构Page 62第二章 80X86微处理器的结构Page 63第二章 80X86微处理器的结构Page 64第二章 80X86微处理器的结构Page 65第二章 80X86微处理器的结构Page 66第二章 80X86微处理器的结构Page 2.2 8086 CPU 的引脚及其功能n n 2

29、.2.1 概述n n 2.2.2 8086/8088 的CPU 在最小模式中引脚n n 2.2.3 8086/8088 的CPU 在最大模式中引脚n n 2.2.4 8086/8088 的区别67第二章 80X86微处理器的结构Page 68第二章 80X86微处理器的结构Page 69第二章 80X86微处理器的结构Page 70第二章 80X86微处理器的结构Page QS1 QS1 QS0 QS0 编码含义 编码含义0 0 0 0 无操作 无操作0 0 1 1 从队列中取第一个字节 从队列中取第一个字节1 1 0 0 队列已空 队列已空1 1 1 1 从队列中取后续字节 从队列中取后续字

30、节 71第二章 80X86微处理器的结构Page 2.2 8086 CPU 的引脚及其功能n n 2.2.1 概述n n 2.2.2 8086/8088 的CPU 在最小模式中引脚n n 2.2.3 8086/8088 的CPU 在最大模式中引脚n n 2.2.4 8086/8088 的区别72第二章 80X86微处理器的结构Page【主要区别】:n 8088CPU 的内部数据总线宽度是16位，外部数据总线宽度是8 位，n 8088CPU 为准16位微处理器。73第二章 80X86微处理器的结构Page 74第二章 80X86微处理器的结构Page n n 1.8086 CPU 结构n n 2

31、.8086 CPU 的引脚及其功能n n 3.8086 存储器组织n n 4.8086 系统配置n n 5.8086 CPU 时序第二章 80X86微处理器的结构75第二章 80X86微处理器的结构Page 3.8086 存储器组织n n 3.1 存储器地址的分段n n 3.2 存储器的分体结构n n 3.3 堆栈概念76第二章 80X86微处理器的结构Page 3.1 存储器地址的分段77第二章 80X86微处理器的结构Page 78第二章 80X86微处理器的结构Page 79第二章 80X86微处理器的结构Page 80第二章 80X86微处理器的结构Page 81第二章 80X86微处

32、理器的结构Page 82第二章 80X86微处理器的结构Page 83第二章 80X86微处理器的结构Page 3.8086 存储器组织n n 3.1 存储器地址的分段n n 3.2 存储器的分体结构n n 3.3 堆栈概念84第二章 80X86微处理器的结构Page 3.2 存储器的分体结构85第二章 80X86微处理器的结构Page 86第二章 80X86微处理器的结构Page 87第二章 80X86微处理器的结构Page 88第二章 80X86微处理器的结构Page 89第二章 80X86微处理器的结构Page 90第二章 80X86微处理器的结构Page 91第二章 80X86微处理器

33、的结构Page 3.8086 存储器组织n n 3.1 存储器地址的分段n n 3.2 存储器的分体结构n n 3.3 堆栈概念92第二章 80X86微处理器的结构Page 3.3 堆栈概念93第二章 80X86微处理器的结构Page 94第二章 80X86微处理器的结构Page 95第二章 80X86微处理器的结构Page 96第二章 80X86微处理器的结构Page 97第二章 80X86微处理器的结构Page n n 1.8086 CPU 结构n n 2.8086 CPU 的引脚及其功能n n 3.8086 存储器组织n n 4.8086 系统配置n n 5.8086 CPU 时序第二章

34、 80X86微处理器的结构98第二章 80X86微处理器的结构Page 4.8086 系统配置n n 4.1 概述n n 4.2 最小模式系统n n 4.3 最大模式系统99第二章 80X86微处理器的结构Page 4.1 概述n n 1.1.系统配置方式：系统配置方式：最小模式（最小模式（CPU CPU 的引脚 的引脚MN MN MX MX 端接高电平 端接高电平+5V+5V）最大模式（最大模式（CPU CPU 的引脚 的引脚MN MN MX MX 端接高电平低电平）端接高电平低电平）n n 2.2.系统配置特点：系统配置特点：最小模式为单机系统，控制信号由 最小模式为单机系统，控制信号由C

35、PU CPU 提供；提供；最大模式为多处理器 最大模式为多处理器/协处理器系统，控制信号由总线控制 协处理器系统，控制信号由总线控制器 器8288 8288 提供。（常用的处理器有数值运算协处理器 提供。（常用的处理器有数值运算协处理器8087 8087，输入 输入/输出处理器 输出处理器8089 8089）n n 3.CPU 3.CPU 的 的24 24 31 31 引脚意义不同 引脚意义不同100第二章 80X86微处理器的结构Page 4.8086 系统配置n n 4.1 概述n n 4.2 最小模式系统n n 4.3 最大模式系统101第二章 80X86微处理器的结构Page 4.2

36、最小模式系统n n 8086CPUn n 存储器n n I/O 接口芯片n n 11片片8284A8284A，作为时钟发生器，作为时钟发生器n n 33片片8282828282838283或或74LS37374LS373，作为地址锁存器，作为地址锁存器n n 22片片8285828582878287或或74LS24574LS245，作为双向数据总，作为双向数据总线收发器线收发器102第二章 80X86微处理器的结构Page 103第二章 80X86微处理器的结构Page 4.2.1 地址锁存器8282/8283104第二章 80X86微处理器的结构Page 双向数据总线收发器8286/8287

37、105第二章 80X86微处理器的结构Page 4.2.3 时钟发生器8284106第二章 80X86微处理器的结构Page 4.8086 系统配置n n 4.1 概述n n 4.2 最小模式系统n n 4.3 最大模式系统107第二章 80X86微处理器的结构Page 4.3 最大模式系统n n CPU CPU 的引脚 的引脚MN/MX MN/MX 接地时，接地时，8086 8086 为最大模式系统。为最大模式系统。n n 在最大模式系统中需要增加总线控制器 在最大模式系统中需要增加总线控制器8288 8288 和总线裁决器 和总线裁决器8289 8289，以完成，以完成8086CPU 80

38、86CPU 为中心的多处理器系统的协调工作。为中心的多处理器系统的协调工作。n n CPU CPU 输出的状态信号 输出的状态信号S2S0 S2S0 同时送给 同时送给8288 8288 和 和8289 8289，由，由8288 8288 输 输出原 出原CPU CPU 所有的控制信号：存储器读 所有的控制信号：存储器读/写控制，写控制，I/O I/O 端口 端口读写控制，中断响应信号等。读写控制，中断响应信号等。n n 8289 8289 来裁决总线使用权赋给哪个处理器，以实现多主控者 来裁决总线使用权赋给哪个处理器，以实现多主控者对总线资源的共享 对总线资源的共享108第二章 80X86微

39、处理器的结构Page 109第二章 80X86微处理器的结构Page 8088 系统配置:110第二章 80X86微处理器的结构Page 111第二章 80X86微处理器的结构Page n n 1.8086 CPU 结构n n 2.8086 CPU 的引脚及其功能n n 3.8086 存储器组织n n 4.8086 系统配置n n 5.8086 CPU 时序第二章 80X86微处理器的结构112第二章 80X86微处理器的结构Page 5.8086 CPU 时序n n 5.1 概述n n 5.2 系统的复位和启动n n 5.3 8086 最小模式下的总线操作n n 5.4 8086 最小模式下

40、的总线保持n n 5.5 8088 最小模式下是总线操作113第二章 80X86微处理器的结构Page 5.1 概述 相邻两个脉冲之间的时间间隔，称为一个时钟周期，又称T 状态（T 周期）。1、T 周期114第二章 80X86微处理器的结构Page 2、总线周期执行一个总线操作所需要的时间称为总线周期。一个基本的总线周期通常包含4 个T 状态，按时间的先后顺序分别称为T1、T2、T3、T4115第二章 80X86微处理器的结构Page n n 总线操作主要有n n存储器读、存储器读、I/OI/O读操作读操作n n存储器写、存储器写、I/OI/O写操作写操作n n中断响应操作中断响应操作n n总

41、线请求及响应操作总线请求及响应操作116第二章 80X86微处理器的结构Page T1 T2 T3 T4 Ti Ti T1 T2 T3 Tw Tw Tw T4 Ti Ti 总线周期 总线周期若干个12 个u 基本总线周期由4 个T 状态组成：T1、T2、T3、T4u 等待时钟周期Tw，在总线周期的T3和T4之间插入u 空闲时钟周期Ti，在两个总线周期之间插入117第二章 80X86微处理器的结构Page 3、指令周期n n执行一条指令所需要的时间称为执行一条指令所需要的时间称为指令周期指令周期。n n执行一条指令的时间执行一条指令的时间:是取指令、执行指令、取操作是取指令、执行指令、取操作数、

42、存放结果所需时间的总和数、存放结果所需时间的总和(用所需的时钟周期数用所需的时钟周期数表示表示)。n n不同指令的执行时间不同指令的执行时间(即指令周期即指令周期)是不同的；同一类是不同的；同一类型的指令，由于操作数不同，指令周期也不同。型的指令，由于操作数不同，指令周期也不同。n n执行指令的过程中，需从存储器或执行指令的过程中，需从存储器或I/OI/O端口读取或存端口读取或存放数据，故一个指令周期通常包含若干个总线周期。放数据，故一个指令周期通常包含若干个总线周期。118第二章 80X86微处理器的结构Page 例：例：MOV BX,AX MOV BX,AX；22个个TT周期周期 MUL

43、BL MUL BL；70777077个个TT周期周期 MOV BX,AX MOV BX,AX；1414个个TT周期周期n n 描述总线操作的微处理器时序有三级：n n 指令周期 指令周期总线周期 时钟周期119第二章 80X86微处理器的结构Page 4.4.时序时序n n 为实现某个操作，芯片上的引脚信号在时钟信为实现某个操作，芯片上的引脚信号在时钟信号的统一控制下，按一定的时间顺序发出有效信号的统一控制下，按一定的时间顺序发出有效信号，这个时间顺序就是时序。号，这个时间顺序就是时序。n n 描述某一操作过程中，芯片描述某一操作过程中，芯片/总线上有关引脚总线上有关引脚信号随时间发生变化的关

44、系图，即时序图。信号随时间发生变化的关系图，即时序图。120第二章 80X86微处理器的结构Page 5.8086 CPU 时序n n 5.1 概述n n 5.2 系统的复位和启动n n 5.3 8086 最小模式下的总线操作n n 5.4 8086 最小模式下的总线保持n n 5.5 8088 最小模式下是总线操作121第二章 80X86微处理器的结构Page 5.2 系统的复位和启动n n 80868088的复位和启动操作是在RESET引脚上加上触发信号来执行的。122第二章 80X86微处理器的结构Page n n8086808680888088要求复位信号要求复位信号(RESET)(R

45、ESET)至少有至少有44个时钟周期个时钟周期的高电平。的高电平。n n复位时，复位时，CSCS和和IPIP分别初始化为分别初始化为FFFFHFFFFH和和0000H0000H。所以，。所以，8086808680888088在复位之后从内存的在复位之后从内存的FFFF0HFFFF0H处开始执行处开始执行指令。指令。n n 在 在FFFF0H FFFF0H 处存放了一条无条件转移指令，转移到系统 处存放了一条无条件转移指令，转移到系统引导程序的入口处，这样系统启动后就自动进入系统 引导程序的入口处，这样系统启动后就自动进入系统程序。程序。n n复位信号复位信号RESETRESET从从高电平高电平

46、到到低电平低电平的跳变会触发的跳变会触发CPUCPU内部的一个复位逻辑电路，经过内部的一个复位逻辑电路，经过77个时钟周期个时钟周期之之后，后，CPUCPU就被启动而恢复正常工作，即从就被启动而恢复正常工作，即从FFFF0HFFFF0H处处开始执行程序。开始执行程序。123第二章 80X86微处理器的结构Page n n当当RESETRESET信号变成高电平时，信号变成高电平时，8086/8088CPU8086/8088CPU结束结束现行操作，各个内部寄存器复位成初值现行操作，各个内部寄存器复位成初值:124第二章 80X86微处理器的结构Page 5.8086 CPU 时序n n 5.1 概

47、述n n 5.2 系统的复位和启动n n 5.3 8086 最小模式下的总线操作n n 5.4 8086 最小模式下的总线保持n n 5.5 8088 最小模式下是总线操作125第二章 80X86微处理器的结构Page 5.3 8086 最小模式下的总线操作n n 5.3.1 读总线周期n n 5.3.2 写总线周期n n 5.3.3 总线空操作126第二章 80X86微处理器的结构Page 1.读总线周期（T1 状态）5.3.1 读总线周期127第二章 80X86微处理器的结构Page 2.读总线周期（T2 状态）128第二章 80X86微处理器的结构Page 3.读总线周期（T3 状态）1

48、29第二章 80X86微处理器的结构Page 4.读总线周期（Tw 和T4 状态）130第二章 80X86微处理器的结构Page 最小模式下的总线读操作时序最小模式下的总线读操作时序（动画）（动画）S3-S7131第二章 80X86微处理器的结构Page 5.3.1 写总线周期BHE 输出高为读内存 低为读I/O A15 A0S6 S3T4 T3 T2 T1ALECLKA19/S6 A16/S3BHE/S7AD15 AD0数据输入A19 A16M/IOWRTw(1n)DT/RDEN132第二章 80X86微处理器的结构Page 几点不同之处（与读总线周期）：n n在在T1T1状态，状态，DT/

49、RDT/R信号为高电平，表示本总线周信号为高电平，表示本总线周期为写周期，即期为写周期，即CPUCPU将数据写入存储单元或将数据写入存储单元或I/OI/O端端口。口。n n在在T2T2状态，地址信号发出后，状态，地址信号发出后，CPUCPU立即向地址立即向地址/数据总线数据总线AD15AD0AD15AD0发出数据，数据信号保持到发出数据，数据信号保持到T4T4状态的中间，使存储器或外设一旦准备好即可从数状态的中间，使存储器或外设一旦准备好即可从数据总线取走数据。据总线取走数据。n n写信号为写信号为WR(WR(代替代替RD)RD)，在，在T2T2状态有效，维持到状态有效，维持到T4T4状态，选

50、通存储器或状态，选通存储器或I/OI/O端口的写入。端口的写入。133第二章 80X86微处理器的结构Page 5.3.3 总线空操作（1）n n 在 在CPU CPU 和存储器或 和存储器或I/O I/O 接口之间传输数据时，接口之间传输数据时，CPU CPU 才执行总 才执行总线周期。线周期。n n 当 当CPU CPU 不执行总线周期时 不执行总线周期时(指令队列 指令队列6 6 字节已装满，字节已装满，EU EU 未申 未申请访问存储器 请访问存储器)，总线接口部件不和总线打交道，就进入了，总线接口部件不和总线打交道，就进入了总线空闲周期 总线空闲周期Ti Ti。n n 空闲周期 空闲