微机原理第2章80x86微处理器.ppt

《微机原理第2章80x86微处理器.ppt》由会员分享，可在线阅读，更多相关《微机原理第2章80x86微处理器.ppt（44页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第2章 80 x86微处理器教学内容 2.1 微处理器的发展 2.2 8086微处理器 2.2.1 8086CPU内部功能结构 2.2.2 8086CPU内部流水线管理工作原理 2.2.2 8086CPU的存储器组织 2.2.2 8086CPU总线周期的概念 2.2.2 8086CPU引脚信号及工作模式 2.2.2 8086CPU的操作时序教学目标 1 了解80X86微处理器的发展历史。2 理解8086微处理器内部结构、总线周期、操作时序。3 掌握8086存储器组织、引脚及工作模式。4 理解8086操作时序。重点内容 1 8086微处理器内部结构。2 8086内部流水线工作原理。3 8086存

2、储器组织。4 8086总线周期概念。5 8086引脚及工作模式。6 8086操作时序。难点内容 1 8086引脚及工作模式。2 8086操作时序。学时数 6学时2.1 微处理器的发展 1、8086：16位处理器。具有16位寄存器和16位外部数据总线、20位地址总线可寻址1MB地址空间。2、80286：16位处理器。引进了保护方式，24位地址总线，最大物理存储器空间可达16MB。支持虚拟存储器管理和各种保护机制。3、80386：32位处理器。具有32位寄存器（低16位兼容8086和80286）。32位地址总线，最大物理存储器空间可达1GB。4、80486：1）5个流水线段；2）芯片上增加了8KB

3、的一级缓存（Cache）；3）处理器上集成了x87（浮点数处理单元）；4）增加了专用的中断脚触发的系统管理模式、允许复杂的系统管理特性、允许处理器在减慢的时钟率下执行。5、奔腾（Pentium）：1）能实现每个时钟周期执行两条指令；2）芯片上的一级Cache达16KB，8KB用于代码，8KB用于数据；3）使虚拟8086方式更有效；4）内部数据总线128位和256位，外部数据总线64位；5）增加了高级的可编程中断控制器，支持多奔腾处理器系统。6、Pentium Pro：1）允许每个时钟周期执行3条指令；2）芯片上有两个8KB的一级缓存，256KB的二级缓存；3）地址总线扩展为36位，可寻址64G

4、B地址空间。7、奔腾：第一级数据和指令Cache每个扩展至16KB，支持二级Cache的容量为126 KB、512 KB和1MB。空闭时支持多种低电源状态。8、奔腾：SSE扩展把Intel MMX引进的SIMD执行模式扩展为新的128位寄存器和能在包装的单精度浮点数上执行SIMD操作。Pentium Xeon处理器采用Intel的0.18m处理技术的全速高级传送缓存（Advanced Transfer Cache）扩展了IA32处理器的性能。9、Intel Pentium：1）快速的指令执行引擎、Hyper流水线技术、高级的动态执行和创新的新Cache子程序；2）128位SIMD整数算术操作、

5、128位SIMD双精度浮点操作、Cache和存储管理操作、进一步增强和加速了视频、语音、加密、影像和照片处理；3）提供3.2GB/S的吞吐率、四倍100MHz可伸缩总线时钟，以达到400MHz有效速度、深度流水线。2.2 8086微处理器2.2.1 8086CPU内部功能结构 编程结构：就是指从程序员和使用者的角度应该看到的结构。这种结构与CPU内部的物理结构和实际布局是有区别的。从功能上分：总线接口部件BIU（Bus Interface Unit）、执行部件EU（Execution Unit）。1、总线接口部件BIU 总线接口部件的功能：与CPU外部（存储器、IO端口）传送指令代码或数据。C

6、PU执行指令的工作分为两个阶段：取指令和执行指令过程。(1)BIU的组成 4个16位的段地址寄存器(CS、DS、ES、SS)、16位的指令指针寄存器 IP、20位的地址加法器、6字节的指令队列缓冲器、16位的内部暂存器和总线逻辑控制器(2)BIU各部件的作用 1）段地址寄存器 CS：16位代码段寄存器，寄存程序代码段首地址的高16位。DS：16位数据段寄存器，寄存数据段首地址的高16位。ES：16位扩展段寄存器，寄存另一个数据段首地址的高16位。SS：16位堆栈段寄存器，寄存堆栈区数据段首地址的高16位。2）16位的指令指针寄存器 IP：指出当前指令在程序代码段中的16位偏移量。3）20位的地

7、址加法器：用来产生20位物理地址。段基址：段寄存器提供的16位信息,左移4位。偏移地址：EU提供的16位信息或者IP提供的16位信息。4）6字节的指令队列缓冲器：用来存放预取指令的指令队列。5）16位的内部暂存器：暂存输入/输出信息的寄存器。6）总线逻辑控制器：以逻辑控制方式实现总线上的信息传送，如信息分时传送等。2、执行部件EU 执行部件的功能就是负责指令的执行。(1)EU的组成：执行部件由4个通用寄存器（AX、BX、CX、DX）、4个专用寄存器（BP、SP、SI、DI）、算术逻辑单元、EU控制器和标志寄存器组成。(2)EU各部件的作用 1）4个通用寄存器 AX：16位的累加器 BX：16位

8、的基数寄存器 CX：16位的计数寄存器 DX：16位的数据寄存器 2）4个专用寄存器BP：16位的基数指针寄存器SP：16位的堆栈指针寄存器堆栈：一组寄存器或一个存储区域，用来存放调用子程序或响应中断时的主程序断点地址，以及暂存其它寄存器的内容。当信息存入堆栈或从堆栈中取出信息时，都必须严格按照“先进后出”的规则进行。SI：16位的源变址寄存器DI：16位的目的变址寄存 3）算术逻辑部件ALU：功能有两个：一是进行算术逻辑运算，二是按指令的寻址方式计算出所寻址的16位偏移地址。4）EU控制器：是执行指令的控制电路，实现从队列中取指令、译码、产生控制信号等。5）标志寄存器：16位状态标志寄存器（

9、7位未用）存放操作后的状态特征和人为设置的控制标志。所用的各位含义如下：15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0OF DF IF TF SF ZF AF PF CF 8086的标志分两类：状态标志，控制标志。状态标志表示前面的操作执行后，算术逻辑部件处在怎样一种状态，这种状态会像某种先决条件一样影响后面的操作。控制标志是人为设置的，指令系统中有专门的指令用于控制标志的设置和清除，每个控制标志都对某一种特定的功能起控制作用。状态标志有6个，即SF、ZF、PF、CF、AF和OF。符号标志SF（Sign Flag）：如果上一次运算的结果为一负数（补码），则SF=1，

10、即SF与结果的最高位相同。零标志ZF（Zero Flag）：如果上一次运算的结果为全0，则ZF=1。奇/偶标志PF（Parity Flag）：如果上一次运算的结果低8位中1的个数为偶数，则PF=1，否则PF=0。进位标志CF（Carry Flag）：若上一次运算时最高位有进位（借位）产生，则CF=1，否则CF=0。辅助进位标志AF（Auxiliary Carry Flag）：若上一次运算时D3有进位（借位）产生，则CF=1，否则CF=0。溢出标志OF（Overflow Flag）：若上一次运算时有溢出，则OF=1，否则OF=0。即。例2.1 计算机在进行 2345H+3219H 运算后，试求状

11、态标志SF、ZF、PF、CF、AF、OF 的值。0010 0011 0100 0101 十 0011 0010 0001 1001 0101 0101 0101 1110 SF=0，ZF=0，PF=0，CF=0，AF=0，OF=0。例2.2 计算机在进行 5439H+456AH 运算后，试求状态标志SF、ZF、PF、CF、AF、OF 的值。0101 0100 0011 1001 0100 0101 0110 1010 1001 1001 1010 0011SF=1，ZF=0，PF=1，CF=0，AF=1，OF=1。控制标志有3个，即DF、IF、TF。方向标志DF（Direction Flag）

12、：这是控制串操作指令用的标志。中断标志IF（Interrupt Enable Flag）：这是控制可屏蔽中断的标志。跟踪标志TF（Trap Flag）：也称单步陷阱2.2.2 8086CPU 内部流水线管理工作原理 1）开始执行程序，EU等待BIU提取指令，当BIU使队列不空时，EU和BIU就开始独立进行工作。2）当BIU的指令队列中出现2个空字节时，BIU又会自动把后面的指令从存储器取到指令队列中，直到指令队列满为止。3）当EU在执行指令过程中必须访问存储器或IO,端口时，EU会请求BIU去完成访问外部的操作。4）当指令队列已满，而且 EU又无访问请求时，BIU便进入空闲状态。5）当EU执行

13、转移指令、调用指令和返回指令时，指令队列中的内容自动清除。6）当遇到程序的执行需要转移，或者某条指令的执行过程中需要访问内存的次数过于频繁，使BIU没有空闲进行指令的提取时，EU处于等待状态，直到BIU取出指令为止。2.2.3 8086CPU 的存储器组织 地址空间：1MB(20位)逻辑段：最大64kB,CS,DS,ES,SS。浮动、连续、分开、重叠。1、存储器分段和段寄存器 段首址：各逻辑段的第一个单元的地址。段基址：段首址的高16位。段基址根据段的性质存放在相应的段寄存器DS、ES、SS或CS中。偏移地址：段内存储单元距离段首地址的偏移量。段基址和偏移地址都是无符号的16位二进制数，这两部

14、分构成了存储单元的逻辑地址。2000H:8000H=28000H。采用分段结构的存储器中，任何一个20位物理地址都是由它的逻辑地址变换得到的：物理地址=段基址16偏移地址 2、存储器组织 8086的1MB存储器，分成了两个 512KB存储区，分别叫奇地址区（奇区）和偶地址区（偶区）。奇区存储器的数据总线连接到CPU的D0 D7，偶区存储器的数据总线连接到CPU的D8 D15。一个偶地址和它相邻的高一奇地址可以同时被选中。字节分为奇字节和偶字节。字分为奇字、偶字。对于奇字节、偶字节、奇字、偶字的读写操作，奇字节、偶字节和偶字操作均可用一个总线周期完成，而奇字操作需二个总线周期，分别用奇字节和偶字

15、节操作来完成。2.2.4 8086CPU总线周期的概念 BIU通过系统总线完成对外界（存储器或I/O端口）的一次访问所需的时间称作一个总线周期。在计算机中时间的最小单位是时钟周期（一个时钟脉冲的时间长度）。在8086CPU中，一个最基本的总线周期由4个时钟周期组成。4个时钟周期分别称为4个状态，即T1状态、T2状态、T3状态和T4状态。除了上述四个状态外，还有等待状态Tw和空闲状态TI。总线周期各状态的作用：2.2.5 8086CPU的引脚信号及工作模式 最小模式：在系统中只有一个8086处理器。最大模式：在系统中有两个或两个以上的处理器 1、8086CPU的引脚信号（1）最小模式140脚的功

16、能定义 1）双向引脚信号 AD15AD0地址数据复用线（双向，三态）。第216引脚分别为AD14AD0，第39引脚为AD15。作为功能复用引脚。2）输入引脚信号 MN/。最小最大模式设定（输入，高、低电平均有效）。MN 1，8086系统工作方式设置为最小模式。MN/=0，8086设置为最大模式工作方式。地线和电源线。8086的GND有两条（1，20脚），Vcc接入的电压为5V10。CLK。系统时钟。通常与8284A（时钟发生器）的时钟输出端CLK相连接。占空比为1/3。为CPU和总线控制逻辑电路提供时序基准。RESET。复位信号，高电平有效，宽度不小于4个时钟周期。复位使CPU结束当前操作，将

17、微处理器内部寄存器阵列和指令队列清0，将CS置为FFFFH，当复位信号无效后，CPU从FFFF0H执行指令。READY。“准备好”信号，高电平有效。当8086与对存储器或I/O接口进行读、写操作时，READY有效表示读、写已完成。等待测试信号，低电平有效。当CPU执行WAIT指令时，每隔5个时钟周期对该信号进行一次测试，直到该信号有效后再执行下一条指令。NMI。非屏蔽中断请求信号，上升沿触发。INTR。可屏蔽中断请求信号，高电平有效。HOLD。总线保持请求信号，高电平有效。系统中其他主器件向CPU发出的占用总线的请求。3）输出引脚信号 A19A16/S6S3。地址状态复用线（输出，三态）。在总

18、线周期的T1期间输出A19A16，在T2T4期间输出S6S3。/S7。数据线高8位开放/状态复用线（输出，三态）。读控制信号（输出，低电平有效，三态）。写控制信号（输出，低电平有效，三态）。M。存储器和IO控制信号（输出，三态）。中断响应信号（输出。低电平有效）。HLDA。总线保持响应信号（输出，高电平有效）。ALE。地址锁存信号（输出，高电平有效）DT。数据收发控制信号（输出，三态）。数据允许信号（输出，低电平有效，三态）。（2）最大模式2431脚的功能定义。总线周期状态信号（输出，三态）。QS1、QS0。指令队列状态信号（输出）。、。总线请求/总线允许信号（双向，低电平有效，三态）。总线封

19、锁信号（输出，低电平有效，三态）。表明CPU独占总线使用权。由指令前缀LOCK产生，或在 发出的二个中断响应脉冲之间自动有效。2、8086 CPU工作模式的典型配置(1)最小模式下的典型配置 (2)最大模式下的典型配置注意：还有2.2.6 8086CPU的操作时序 操作时序可分为：系统复位和启动操作、暂停操作、空操作、总线读操作、总线写操作、中断操作、总线保持。1、系统复位和启动操作 作用在RESET上的复位信号至少保持4个时钟周期。（1）结束现行操作，进入复位状态。（2）除CS置为FFFFH外，内部的各寄存器全部清0，指令队列清空。复位结束后从CS:IP开始运行，即FFFFH:0000H=F

20、FFF0H。在RESET信号有效后的下一个状态，将实现以下操作：1）把所有具有三态的输出线包括AD15AD0、A19/S6A16/S3、/S7、M/、DT、等都置成浮空状态，直到RESET回到低电平，结束复位操作为止。2）把不具有三态的输出线包括ALE、HLDA、QS0和QS1都置成无效状态。2、暂停操作 当CPU执行一条暂停指令HLT时，就停止一切操作，进入暂停状态。暂停状态一直保持到发生中断或对系统进行复位时为止。在暂停状态下，CPU可接收HOLD线（最小模式下）或 线上（最大模式下）的保持请求。当保持请求消失后，CPU回到暂停状态。3、总线空操作 当CPU不需要和存储器或I/O端口之间交

21、换数据，BIU进入总线的空闲周期TI而发生的总线操作，可包含一个或多个时钟周期。CPU引脚的状态与前一个总线周期有关，状态信息S6S3和前一个总线周期相同；地址/数据线内容由前一总线周期而定，若前一周期为读周期，则处于高阻态，若前一周期为写周期，则保留CPU输出的数据D15 D0。4、总线读操作 总线读操作分两种：最小模式下的总线读操作和最大模式下的总线读操作（l）最小模式下的总线读操作 T1状态CPU完成五个操作：1）CPU首先在M 线上发出有效电平。2）从地址数据复用线AD15AD0和地址状态复用线。A19/S6A16S3发20位存储器单元地址或16位IO端口地址。3）CPU在T1状态从A

22、LE引脚上输出一个正脉冲作地址锁存器的地址锁存信号。4）CPU在T1状态通过 引脚发有效信号（低电平）。5）CPU在T1状态使 变为低电平，控制数据收发器为接收数据状态。T2状态CPU完成五个操作：1）地址数据复用线AD15AD0上地址信号消失，AD15AD0进入高阻缓冲期，以便为数据读入作准备。2）地址状态复用线A19S6A16S3及 线，开始输出状态信息 S7S3，持续到 T4。3）信号开始变为低电平（有效），此信号是用来使数据收发器（如8286）开放。4）信号开始变为低电平有效。此信号被接到系统中所有存储器和IO端口。5）继续保持低电平有效的接收状态。T3状态：存储器或外设把数据放在数据

23、总线AD15AD0上，为CPU读数据作好准备。Tw状态：在T3和Tw的前沿对READY采样,若未准备好则在其后插入一个Tw，Tw可以为1个或多个。T4状态：在T4状态和前一状态交界的下降沿处，CPU对数据总线上的数据进行采样，完成读取数据的操作。（2）最大模式下的总线读操作 1）无。2）（存储器读）、（I/O端口读）由8288产生。3）DEN为高电平有效。5、总线写操作 总线写操作是指CPU把数据写入到存储器或IO端口。（1）最小模式下的总线写操作 总线写周期和总线读周期操作有何不同？写周期下，AD线上因输出的地址和输出的数据为同方向，因此，T2时不再需要像读周期时要维持一个周期的浮空状态以作缓冲；对存储器芯片或IO端口发出的控制信号是，而不是，但它们出现的时序类似，也是从T2开始；在 引脚上发出的是高电平的数据发送控制信号DT，此信号被送到8286数据收发器控制其为数据输出方向。（2）最大模式下的总线写操作 1）无。2）（存储器写）、（存储器超前写）、（I/O端口写）、（I/O端口超前写）由8288产生。