微机原理课件第十一章.ppt
《微机原理课件第十一章.ppt》由会员分享,可在线阅读,更多相关《微机原理课件第十一章.ppt(49页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、第11章 串行通信及可编程接口芯片8251A基本的数据传送方式有两种:并行通信和串行通信。并 行 数 据 通 信-是 指 在 多 条 并 行 的 传 输 线 上 同 时 传 送 各 位 数据的方式。11.1 串行通信11.1.1 串行通信的数据传送方向(1)单工传送(2)半双工传送(3)全双工传送 发送器接收器甲 乙(a)发送器接收器接收器发送器乙甲发送器接收器接收器发送器甲 乙(b)(c)图11.1 串行通信的传输方向(a)单工传送(b)半双工传送(c)全双工传送图11.2 异步通信的一帧数据格式(a)带空闲位的一帧异步通信数据格式(b)无空闲位的一帧异步通信数据格式11.1.2 串行通信的
2、两种基本工作方式1、异步通信2、同步通信同步通信是在数据块开始处用l2个同步字符来表示数 据块传送的开始,数据块信息以连续的形式 发送,最后通过校验码对数据块进行校验。同 步 传 送 常 用 的 数 据 格 式 有 四 种:单 同 步、双 同 步、SDLC和 HDLC。(1)单同步数据格式同步字符数据域(datafield)CRC 1 CRC 2图11.3 单同步的数据格式(2)双同步数据格式(3)SDLC数据格式(4)HDLC数据格式 同步字符2 数据场 CRC 1 CRC 2图11.4 双同步的数据格式同步字符1数据场图11.5 SDLC或HDLC的数据格式标志01111110地址场8位控
3、制场8位CRC校验字符1CRC校验字符2标志011111101、波特率波特率在计算机中,把每秒钟内传送二进制代码的位数。例:假设被传送的字符均为7位ASCII码,采用异步串行传送方式,其数据传送格式由1位起始位,7位数据位,1位奇偶校验位,和1位停止位组成,若每秒钟传送120个这样的字符,则相应的波特率为:10位/字符120字符/秒=1200位/秒=1200 bit/s每一位二进制代码传送时间td为波特率的倒数。即:mstd833.012001=2、接收和发送的同步(1)收/发时钟频率 图11.6 发送时钟 图11.7 接收时钟 接收和发送时钟与波特率之间必须保持如下关系:N(整数)发时钟频率
4、 收发波特率 收/=收/发时钟周期Ts与发送数据位宽度Td有如下关系:(2)数据采样过程nTTds=图11.8 数据采样过程 11.1.4 串行通信接口芯片与数据校验1、串行通信接口芯片常用的串行接口芯片有两类:一类是异步通信接口芯片,即通用异步收发器UART,如INS 8250;另外一类是通用同步异步收发器,即USART,如Intel 8251A。(1)UART的硬件电路UART的硬件电路由三部分组成:接收器、发送器和控制器。接收器:把串行数据转为并行数据,即实现串并的功能;发送器:把并行数据转为串行数据,即实现并串的功能;控制器:用来接收CPU送来的控制命令,执行操作,并输出状态和控制信息
5、。(2)UART的基本工作过程 图11.9UART电路图 2、串行通信数据校验UART中 常 用 的 出 错 标 志 有 三 种:奇 偶 错 误、帧 错 误 和 溢 出(丢失)错误。串行通信中的数据校验算法常见的有:单字节范围内的奇偶校验、多字节数据范围内的累加和校验、垂直异或校验、8位CRC校验和16位CRC校验。数据校验的基本过程:发送者生成校验码,将发送数据和校验码一并发送给接收者,接收者收到数据后,将接收到的数据采用相同的校验算法再生成一个校验码,与接收到的校验码相比较。若两者一致,则认为接收数据正确;若不同,则认为接收数据不正确。3、串行通信数据纠错 基本通信中一般采用反馈重发方式进
6、行纠错,反馈重发纠错(ARQ)方式又称判决反馈纠错。除了反馈重发纠错,还有前向纠错(FEC)和混合纠错(HEC)等差错控制方式。图11.10 反馈重发纠错(ARQ)原理示意图 11.2 可编程串行通信接口芯片 8251A 其主要性能如下:(1)可用于同步和异步传送。(2)可实现同步传送(58)位字符;可选择内部或外部同步;可自动插入同步字符。同步传送波特率为DC64K。(3)可实现异步传送(58)位字符;异步通信的波特率因子可以有三种选择:1、16或64;停止位也有三种选择:1、1.5或 2位;异步传送波特率为:DC19.2K。(4)片内含有全双工、双缓冲发送和接收器。(5)出错检测:具有奇偶
7、、溢出和帧错误等检测电路。(6)兼容性:全部输入输出与TTL电平兼容;单一的十5 V电源;与 Intel 8080、8085、8086、8088 CPU接口兼容。11.2.1 8251A内部结构和外部引脚1、8251A内部结构图11.11 8251A内部结构图(1)数据总线缓冲器其内部包含三个三态双向8位的缓冲器:状 态 字 缓 冲 器:用 来 存 放 8251A内 部 的 工 作 状 态,供 CPU查 询 或测试之用;接 收 数 据 缓 冲 器:用 来 存 放 接 收 器 已 经 装 配 完 毕 的 字 符,供 CPU读取;发送数据命令缓冲器:用来存放CPU送入8251A的数据或命 令。CP
8、U通 过 输 入/输 出 指 令 可 以 对 这 些 缓 冲 器 读/写 数 据、写 入 命 令(控 制)字和读出8251A的状态信息。(2)接收器(3)发送器(4)读/写控制电路(5)调制解调控制器 图11.12 8251A与异步MODEM连接电路图 2、8251A外部引脚 图11.13 8251A的外部引脚图(1)与接收器有关的引脚信号1)RxD:接收数据,输入引脚。2)RxRDY:接收数据准备好,输出引脚,高电平有效。3)SYNDET:同步检测,输入或输出。4)RxC:接收时钟,由外部输入。(2)与发送器有关的引脚信号1)TxD:发送数据,输出引脚。2)TxRDY:发送器准备好,输出引脚
9、,高电平有效。3)TxE:发送器空,输出引脚,高电平有效。4)TxC:发送时钟,输入引脚。(3)与CPU相关的引脚信号1)CLK:时钟信号,输入。2)RESET:复位信号,输入引脚,高电平有效。3)CS:片选信号,输入引脚,低电平有效。4)WR:写信号,低电平有效。5)RD:读信号,低电平有效。6)C/D:控制/数据选择信号,输入引脚。(4)与MODEM接口相关的引脚信号1)DTR:数据终端准备好,输出引脚,低电平有效。2)DSR:数据设备准备好,输入引脚,低电平有效。3)RTS:请求发送信号,输出引脚,低电平有效。4)CTS:允许传送,输入引脚,低电平有效。表11-1 8251A读写操作表C
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 微机 原理 课件 第十一
限制150内