2023年计算机原理测验考试2超详细解析超详细解析答案及评分标准.pdf

《2023年计算机原理测验考试2超详细解析超详细解析答案及评分标准.pdf》由会员分享，可在线阅读，更多相关《2023年计算机原理测验考试2超详细解析超详细解析答案及评分标准.pdf（7页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 计算机原理考试 2 答案及评分标准 注意事项：1.二、三两大题答在试题上，其他题答在答题纸上；2.考试结束时，试题、答题纸一起交。一、解释下列名词、术语的含义（每个 2 分，共 10 分）1.主频：CPU 的工作节拍是由时钟 CP 控制的，时钟不断产生固定频率的时钟脉冲，这个时钟的频率就是 CPU 的主频。2.RISC：精简指令集。3.存储进位加法器：将进位在本级加法器中保存，留待以后级进行计算。又称伪加器。4.主存存储周期：连续两次启动同一存储器进行存取操作所需的最小时间间。5.局部控制：每条指令都有独立的处理方式或时序分配方式，由指令启动各自的时序进行处理，每一条指令的指令周期取决于它的

2、微操作序列长度。6.多重中断：若CPU 在执行某个中断服务程序时，还可响应优先级别高的中断请求。7.总线带宽：每秒传输的最大字节数。二、单选题(请把你认为正确答案的序号填入括号内,每空 1 分，共 10 分)1、A 2、D 3、C 4、C 5、C 6、B 7、B 8、D 9、C 10、A 三、填空题(每空 1 分，共 16 分)1 已知 X=10111100，Y=00110011，则 XY=（00110000），XY=（10111111）。2.由指令地址码给出的地址称为（形式地址），经过地址变换后形成访问存储器的地址称为（有效地址）。3一个较完善的计算机指令系统应满足的要求是（完备性）、（有效

3、性）、（规整性）和兼容性。4实现子程序功能所涉及的两条基本指令是（子程序调用）和（子程序返回）。5.指令的执行过程是有序微操作完成的过程。对有序操作控制时，通常采用（同步）和（异步）控制方式。6.光盘按存储介质可分为（形变型）、(相变型)和（磁光型）三类。7.按工作方式，通道可分为(字节多路通道)、（选择通道）和数组多路通道三种类型。四、简答题（4 小题，每小题 5 分，共 20 分）1试比较寄存器寄存器指令与存储器存储器指令的优缺点。答：寄存器寄存器指令中不含存储器操作数，在执行这类指令的过程中，只对寄存器中的操作数进行，从寄存器中取数，结果也存放在寄存器中，不需要访存，因此其执行速度快。存

4、储器存储器指令的操作数都存放在存储器中，执行这类指令时，需要从存储器中取操作数，操作结果也存放在存储器中，因此需要多次访问存储器，执行速度慢。（答对各得 2.5 分）2试述主存和控存、程序和微程序、指令周期和微指令周期的异同。答：主存用来存放系统程序和用户程序，容量大；控存用来存放机器指令系统的微程序，容量有限。程序是由机器指令构成，用户编制，可以修改；微程序是由微指令构成，用于描述机器指令，计算机设计者编制，不允许用户修改。指令周期是指从主存储器读取一条机器指令并执行完相应的操作所需要的时间，指令周期时间可以变化；微指令周期是指从控制存储器读取一条微指令并执行完相应的微操作所需要的时间，时间

5、一般是固定的。（答对前二部分各得1.5 分、第三部分得2 分）3.简述程序中断传送接口的组成及各组成部分的功能。答：构成及各组成部分的功能如下：钟的频率就是的主频精简指令集存储进位加法器将进位在本级加法器中保存留待以后级进行计算又称伪加器主存存储式由指令启动各自的时序进行处理每一条指令的指令周期取决于它的微操作序列长度多重中断若在执行某个中断服务括号内每空分共分三填空题每空分共分已知则由指令地址码给出的地址称为形式地址经过地址变换后形成访问存储器(1)设备选择器：接收 CPU 发出的设备地址，选择和控制相应外设及接口实现I/O 操作。(2)数据缓冲器：寄存输入或输出的单位数据。(3)状态与控制

6、命令寄存器：寄存两部分内容。一部分存放 CPU 送来的指明接口及外设操作方式的控制命令，如读、写、走纸等。另一部分记录外设及接口的状态，如“忙闲 BUSY”、“就绪 DONE”、“中断请求 INTR”、“中断屏蔽 MASK”，以及“故障”等。(4)中断控制逻辑：实现程序中断控制传送必需的逻辑线路。通常有中断请求信号的产生逻辑、中断屏蔽和中断选优判优逻辑、中断类型码回送逻辑以及面向外设的特殊操作控制逻辑等。（答对接口组成得1 分、四个组成的功能各得1 分）4.何谓集中式仲裁和分布式仲裁？二者各有何优缺点？答：集中式仲裁：设置集中式的仲裁电路，它连接所有总线主设备并根据某种策略选中其中的1 个总线

7、主设备获得总线使用权。这种仲裁的优缺点如下：优点：仲裁过程及总线设备接口简单。缺点：仲裁电路出现故障，将导致整个系统瘫痪；扩展设备需要对仲裁电路进行大的修改，难度较大。分布式仲裁：所有主设备均设置自己的仲裁电路。当主设备发出请求时，各仲裁电路根据一定的策略，共同决定总线使用权。这种仲裁的优缺点如下：优点：线路可靠性高，设备扩展灵活，设备接插比较随意。缺点：确定总线主设备是否在正常工作，系统需要进行超时判断。由于每个主设备需要在其接口设计仲裁电路，导致设计的复杂性加大。（答对集中式仲裁和分布式仲裁定义各得1 分、二者的优缺点各得1.5 分）五、计算题（3 小题，共 30 分）1（10 分）已知：

8、被乘数 A=+0.10101，乘数 B=-0.11011。试用补码一位比较乘法（Booth 乘法）规则，求A B补=?，要求写出计算步骤和运算竖式。钟的频率就是的主频精简指令集存储进位加法器将进位在本级加法器中保存留待以后级进行计算又称伪加器主存存储式由指令启动各自的时序进行处理每一条指令的指令周期取决于它的微操作序列长度多重中断若在执行某个中断服务括号内每空分共分三填空题每空分共分已知则由指令地址码给出的地址称为形式地址经过地址变换后形成访问存储器 解：部分和 乘数 Bn+1 P0补 00.00000 1.0 0 1 0 1 0 （2 分）+-A补 11.01011-11.01011 P1补

9、 -1 11.10101 1 1.0 0 1 0 1 （1 分）+A补 00.10101-00.01010 P2补 -1 00.00101 0 1 1.0 0 1 0 （1 分）+-A补 11.01011 -11.10000 P3补 -1 11.11000 0 0 1 1.0 0 1 （1 分）+A补 00.10101-00.01101 P4补 -1 00.00110 1 0 0 1 1.0 0 （1 分）P5补 -1 00.00011 0 1 0 0 1 1.0 （1 分）+-A补 11.01011 -11.01110 P6补 11.01110 -1 0 0 1 0 0 1 1.（1 分）A

10、 B补=1.0111001001 （2 分）2.(10 分)磁盘机的盘组由 9 个盘片组成，其中专设 1 个盘面为伺服面，其它 盘面为记录数据的盘面。盘存储区域內直径为 6.2cm，外直径为 13.2cm，道密度为 200TPM，位密度为 6000bpm，磁盘转速为 7200RPM。假定 3。试计算：（1）盘组容量是多少字节？（2）数据传输率是多少字节/秒？（3）假定系统配备上述磁盘机 12 台，每个磁道分成 64 个扇区，试为该 磁盘设计一个地址方案。解：由已知得：(1 分)m=9 2-1=17；（一个盘片两个盘面，伺服面不记录数据所以减“1”）n=(13.2-6.2)/2 10 200+1

11、7001；钟的频率就是的主频精简指令集存储进位加法器将进位在本级加法器中保存留待以后级进行计算又称伪加器主存存储式由指令启动各自的时序进行处理每一条指令的指令周期取决于它的微操作序列长度多重中断若在执行某个中断服务括号内每空分共分三填空题每空分共分已知则由指令地址码给出的地址称为形式地址经过地址变换后形成访问存储器 t=twmax=60/7200=1/120(s)。Cn=Db Dmin mn =6000 3 6.2 10 17 7001/8=16602871500(B)15.46(GB)(3 分)fn=DbDmin/t=Ctn/t =6000 3 6.2 10 120/8=16470000(B

12、/s)15.71(MB/s)(3 分)磁盘地址方案：依已知系统配备磁盘机 12 台，一个磁道划分为 64 个扇区以及计算得出的磁盘具有7001 个柱面，17 个盘面。可计算台号、柱面、盘面和扇区四个部分地址的位数：台号位数：log2 12 4 位；柱面位数：log2 7001 13 位 盘面位数：log2 17 5 位；扇区位数：log2 64 6 位 磁盘地址方案见下图：(3 分)3.(10 分)外围线路采用 ECL 电路，使用 4K 4 位的双极型 RAM 存储芯片构成64K 32 位的 cache 存储器。试回答（要求写出计算公式和必要的步骤）：（1）需要多少存储芯片？（2）存储芯片地址

13、端引脚个数？存储器地址码位数？（3）计算存储器的WE端需多少 ECL 门电路驱动？假定一个ECL 门电路可驱动WE8 个端。解：（1）需要的存储芯片：M/m N/n=64K/4K 32/4=16 8=128 个 (2 分)（2）存储芯片地址端引脚个数？(12 个)(2 分)存储器地址码位数？(16 位)(2 分)（3）计算存储器的WE端所需的 ECL 门电路驱动数：64K/4K 32/4/8=128/8=16 (2 分)16/8=2，需要二级门，共 16+2=18 个门 (2 分)27.24 23.11 10.6 5.0 台 号 柱 面 号 盘面号 扇区号 钟的频率就是的主频精简指令集存储进位

14、加法器将进位在本级加法器中保存留待以后级进行计算又称伪加器主存存储式由指令启动各自的时序进行处理每一条指令的指令周期取决于它的微操作序列长度多重中断若在执行某个中断服务括号内每空分共分三填空题每空分共分已知则由指令地址码给出的地址称为形式地址经过地址变换后形成访问存储器 六、设计题（10 分）某实例机采用同步控制方式，组合逻辑控制器，基本部件如图所示。指令系统共有 6 条指令，8 位字长，3 位操作码，5 位地址字段(address)。指令符 功能 操作码 指令类型 汇编记忆码 ADD 加法 000 1 地址指令 ADD address SUBTRACT 减法 001 1 地址指令 SUB a

15、ddress STORE 存储 010 1 地址指令 ST address LOAD 读出 011 1 地址指令 LD address CLEAR 清累加器 11100 0 地址指令 CLEAR 如该指令系统中 ADD 指令，ADD 指令的功能为：AC:=AC+Memory(address)；实例机的主存容量为 32B，主存存取周期为 4 个节拍。试设计该实例机控制器的时标系统，写出指令 ADD 的微操作序列表，并举例说明如何实现微操作控制信号，要求画出电路图。答：时标系统如下图：(2 分)指令周期 时标系统 取指周期 执行周期 钟的频率就是的主频精简指令集存储进位加法器将进位在本级加法器中保

16、存留待以后级进行计算又称伪加器主存存储式由指令启动各自的时序进行处理每一条指令的指令周期取决于它的微操作序列长度多重中断若在执行某个中断服务括号内每空分共分三填空题每空分共分已知则由指令地址码给出的地址称为形式地址经过地址变换后形成访问存储器 指令 ADD 的微操作序列表：（6 分）节拍 微操作 说明 IF T0 PC 送 MAR 置 R 将程序计数器 PC 的内容送地址寄存器 MAR 从存储器读指令 IF T1 MBR 送 IR 清 R 将读出的指令送指令寄存器 IR 清除存储器读标志 R IF T2 PC 加 1 程序计数器加 1，准备下一条指令的地址 IF T3 清 IF 置 EX 清除

17、 IF 触发器 置位 EX 触发器，计算机从取指转入执行周期 EX T0 IR 送 MAR 置 R 将指令寄存器 IR 的地址字段送地址寄存器 MAR 置位 R 触发器，从存储器读加数 EX T1 清 R 清除存储器读标志 R EX T2 加法 进行加法运算，累加器 AC 内容与存储缓冲寄存器 MDR 相加 EX T3 ALU 送 AC 加法运算结果从 ALU 送累加器 AC EX T3 清 EX 置 IF 清除 EX 触发器 置位 IF 触发器，计算机从执行周期转入取指周期 例如微操作 PC 送 MAR 的表达式:PC 送 MAR IF T0 ADD （1 分）电路图省略。(1 分)钟的频率就是的主频精简指令集存储进位加法器将进位在本级加法器中保存留待以后级进行计算又称伪加器主存存储式由指令启动各自的时序进行处理每一条指令的指令周期取决于它的微操作序列长度多重中断若在执行某个中断服务括号内每空分共分三填空题每空分共分已知则由指令地址码给出的地址称为形式地址经过地址变换后形成访问存储器