2023年半导体集成电路复习全面汇总归纳.pdf

《2023年半导体集成电路复习全面汇总归纳.pdf》由会员分享，可在线阅读，更多相关《2023年半导体集成电路复习全面汇总归纳.pdf（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学习必备 欢迎下载 1、隐埋层杂质的选择原则；杂质固溶度大，以使集电极串联电阻降低；高温时在硅中的扩散系数要小，以减小外延时隐埋层杂质上推到外延层的距离；与硅衬底晶格匹配好，以较小应力 因此最理想的隐埋层杂质是砷（As）2、外延层厚度包括哪几个部分，公式里的四项分别指什么？延层厚度应满足 TepiXjc+Xmc+TBL-up+Tepi-ox 集区扩散结深 Xjc、集电极耗尽区宽度 Xmc、埋层扩散上推距离 TBL-up和为外延淀积后各道工序生成的氧化层所消耗的外延层的厚度 tepi-ox;3、双极集成电路工艺中的七次光刻和四次扩散分别指什么？七次光刻：N+隐埋层扩散孔光刻；P+隔离扩散孔光刻；

2、P型基区扩散孔光刻；N+发射区扩散孔光刻；引线接触孔光刻；金属化内连线光刻；压焊块光刻；四次扩散：隐埋层扩散；P型隔离扩散；P型基区扩散；N+发射区扩散；4、集成和分立的双极型晶体管结构上有何区别？在 pn 结隔离工艺中，典型 NPN集成晶体管的结构是四层三结构，（NPN管高浓度 N型扩散发射区，NPN管 P 型扩散基区，n 型外延层（PNP管集电极），p 型衬底 EB 结 BC结CS结）而分立的是三层二结结构 5、扩散电阻最小条宽的确定原则；（P58）设计规则决定的最小扩散条宽 Wmin 工艺水平和电阻精度要求所决定的最小电阻条宽 Wr，min 流经电阻的最大电流决定 Wr，min 分析了对

3、电阻最小条宽的三种限制，在设计扩散电阻的最小条宽时应取其中最大的一个 6、SBD与普通二极管的相比，有哪些特点？SDB的正向导通压降 Uth 小;小注入时 SDB是多子导电器件，改变电压时，响应速度快；SBD的反向饱和电流 Ids 大;SDB正向电压温度系数小；7、集成电阻器和电容器的优缺点；（P55）优点：元件间的匹配及温度跟踪好 缺点：精度低，绝对误差大；可制作范围有限，不能太大，也不能太小；温度系数较大；占用的芯片面积大，成本高；11、横向 PNP管的直流电流放大倍数小的原因；(P31-34)存在纵向 PNP的影响 A.在图形设计上减少发射区面积与周长之比 B在工艺上可采用增大结深及采用

4、埋层工艺等方法 横向 PNP管本身结构上的限制 A.其横向平均基区宽度不可能做得太小 B.发射极注入效率低 C.表面复合影响大 12、减小 NPN晶体管中的集电极串联电阻rCS的方法；（P24）在工艺设计上，采用加埋层的方法以减小 rcs，在满足工作电压要求情况下减小外延层电阻率和厚度，采用深 N+集电极接触扩散以减小 rcs。在版图设计上，电极顺序采用 BEC排列来减小 LEC，以减小 rc2，采用双集电极或马蹄形集电极图形减小 rc2，但芯片面积及寄生电容增大了。学习必备 欢迎下载 13、衬底 PNP的特点；（P37）纵向 PNP管的 C区为整个电路的公共衬底，直流接最负电位，交流接地。适

5、用范围有限，只能用作集电极接最负电位的射极跟随器。晶体管作用发生在纵向，各结面较平坦，发射区面积可以做得较大，工作电流比横向PNP大。因为衬底作集电区，所以不存在有源寄生效应，故可以不用埋层。外延层作基区，基区宽度较大，且硼扩散 p 型发射区的方块电阻较大，因此基区输运系数和发射效率较低，电流增益较低。由于一般外延层电阻率epi 较大，使基区串联电阻较大。14、集成二极管中最常用的是哪两种，具体什么特点？（P40）集成齐纳二极管：反向工作的 BC短接二极管，没有寄生 PNP效应，且储存时间最短，正向压降低；次表面齐纳管：单独 BC结二极管，不需要发射结，面积可以做得很小，结电容小，开关时间短，

6、正向压降也很低，且击穿电压高 15、SCT的工作特点？（P43）（1）当 SCT工作于正向工作区或截止区时，有（VBE0 VBC0 或 VBE0 VBC0，此时又可分为两种情况：VBC小于 SBD的导通压降，SBD仍未导通，所以 IB，=IB。VBC大于 SBD的导通压降，于是 SBD导通，IB被分流，晶体管的 VBC被钳位 0.45V 16、MOS集成电路工艺中提高场开启电压的方法？（P46）加厚场氧化层的初始厚度，并严格控制随后加工中的腐蚀量。在场区注入（或扩散）与衬底同型的杂质，以提高衬底表面浓度，但掺入杂质要适当。1.CMOS 反相器设计采用两种准则：对称波形设计准则；准对称波形准则。

7、3饱和 E/E 自举反相器的输出高电平比电源电压低一个开启电压；耗尽负载反相器，负载管为耗尽型 MOSFET，其栅源短接。4.有比反相器和无比反相器（P119）有比反相器在输出低电平时，驱动管和负载管同时导通，其输出低电平由驱动管的导通电阻 RON和负载管的等效电阻 REL的分压决定。为了保持足够低的低电平，两个等效电阻应保持一定的比值；无比反相器在输出低电平时，只有驱动管导通，负载管是截止的，在理想的情况下，其输出低电平等于零。5 什么是导电因子，其值是多少？导电因子：LWCkOX21 6 CMOS 反相器三个工作区之间的关系（P122）度包括哪几个部分公式里的四项分别指什么延层厚度应满足集

8、区扩散结次光刻隐埋层扩散光刻隔离扩散光刻型基区扩散光刻发射区扩散光刻引型集成晶体管的结构是四层三结构管高浓度型扩散发射区管型扩散基区学习必备 欢迎下载 8.CMOS反相器功耗的组成？（P129）由动态功耗 PD和静态功耗 Ps 组成；动态功耗：开关瞬态电流造成的功耗 PA 负载电容的充电和放电造成的功耗 PT；静态功耗：反向漏电流造成的功耗；9.噪声容限是指与输入输出特性密切相关的参数.通常用低噪声容限和高噪声容限来确定 高电平噪声容限：驱动门最小输出高电平与接收门最小输入高电平之差的绝对值 VNMH=|VOH，min-VIH，min|低电平噪声容限：驱动门最大输出低电平与被驱动门的最大输入低

9、电平之差的绝对值 VNML=|IL，max-VOL，max|IHOHHOLILLVVNMVVNM 10.CE理论：器件尺寸可以减小寄生电容和沟道长度，从而改善电路的性能和集成度。MOS器件尺寸缩小后，会引入一系列的端沟道和窄沟道效应。MOS器件“按比例缩小”的理论是建立在器件中的电场迁移和形状在器件尺寸缩小后保持不变的基础之上，称为恒定电场理论，简称 CE理论。（P136）11 考虑一个电阻负载反相器电路：VDD=5V，KN=20uA/V2，VT0=0.8V，RL=200K，W/L=2。计算 VTC曲线上的临界电压值（VOL、VOH、VIL、VIH）及电路的噪声容限，并评价该直流反相器的设计质

10、量。解：KN=KN(W/L)=40uA/V2 KNRL=8V-1 VinVT0时，驱动管截止，Vout=VOH=VDD=5V VOL=VDD-VT0+1/KNRL-2(V-V+1/KR)-2V/KRDDT0NLDDNL=0.147V VIL=VT0+1/KNRL=0.925V VIH=VT0+8V/3 KRDDNL-1/KNRL=1.97V VNML=VIL-VOL=0.78V VNMH=VOH-VIH=3.03V VNML过小，会导致识别输入信号时发生错误。为得到较好的抗噪声性能，较低的信号噪声容限应至少为 VDD的 1/4，即 VDD=5V时取 1.25V。度包括哪几个部分公式里的四项分别

11、指什么延层厚度应满足集区扩散结次光刻隐埋层扩散光刻隔离扩散光刻型基区扩散光刻发射区扩散光刻引型集成晶体管的结构是四层三结构管高浓度型扩散发射区管型扩散基区学习必备 欢迎下载 1 16.第 160 页表 8.1 17.动态门电路解决电荷再分配的方法（p159）使 MOS管电路中总的内部节点电容应小于一个限定的值，输出电容 Co 和内部电容 Ci的比值至少应为 10：1，使的输出电压不可能造成下一级门的错误动作；如果需要一个很大的 MOS管电路，可以在输出端附加一个电容；采用或非结构也有助于减小电荷再分配效应；对内部节点电容进行预充电。19.传输门电路主要类型（p161）NMOS 型、全传输门型、

12、CMOS 型、PMOS 上拉管型 21.课后习题 8.4 和 8.5 24.存储器的分类及组成（p192）结构：存储体、地址译码器、读写电路 25.掩膜编程 ROM 工作原理（P194）26.现场可编程 ROM 分类及其结构(P198)PROM 一般采用双极型电路 度包括哪几个部分公式里的四项分别指什么延层厚度应满足集区扩散结次光刻隐埋层扩散光刻隔离扩散光刻型基区扩散光刻发射区扩散光刻引型集成晶体管的结构是四层三结构管高浓度型扩散发射区管型扩散基区学习必备 欢迎下载 分类：熔丝型 PROM、结破坏（击穿型）PROM 27.各类 MOS单级放大电路的特点（P260）N1N2UDDUiUo 共源放

13、大器 E/E 放大器 E/D 放大器 MOS源跟随器 共栅放大器 共源共栅放大器 固定栅式 CMOS 放大器 CMOS 互补放大器 电阻负载 MOS放大器（共源放大器）电阻作为负载元件的缺点：高增益要求大阻值 电阻值存在很大偏差，不易控制 E/E 放大器（二极管负载）栅漏相接，工作在饱和区,M1、M2都工作在饱和区，M1为放大管，M2为负载管；E/D 放大器 负载管 N2栅源短接，VGS=0，E/D 放大器的增益受衬偏调制效应的影响显著，通过减小负载管的衬偏调制作用，可以获得较高增益；MOS源跟随器（共漏级放大器）具有输入阻抗高，输出阻抗低，电压增益小于近于 1 的特点；共栅放大器 输出与输入

14、相同，且输入阻抗很低；输出阻抗高，故可用作电流源；高频特性好，无电容 Miller效应；共源共栅（cascode）放大器 M1、M2组成共栅电路，M3为负载管，共源共栅放大器可以削弱放大管 M1的电容影响，有利于展宽频带，并可以起到信号与负载的隔离作用；CMOS 放大器（1）固定栅式 CMOS 放大器 其中 NMOS 管 M1为放大管，PMOS 管 M2为负载管，PMOS 管的栅接固定电位 VB，输入信号只加到 NMOS 管的栅源上，由于阱的隔离作用，两个 MOS管的衬底可以分别接到各自的源上，因而基本上消除了因衬底效应而导致的性能退化。（2）CMOS 互补放大器 在相同工作电流下，电压增益远

15、高于 E/E、E/D 放大器，输出电阻也比它们的高，而且度包括哪几个部分公式里的四项分别指什么延层厚度应满足集区扩散结次光刻隐埋层扩散光刻隔离扩散光刻型基区扩散光刻发射区扩散光刻引型集成晶体管的结构是四层三结构管高浓度型扩散发射区管型扩散基区学习必备 欢迎下载 有两种性能相接近的互补管子，可以使许多模拟电路简化；缺点是工艺复杂、占用管芯面积较大；28.精密匹配电流镜能达到精密匹配是由于采用以下几个措施：增加了 T3射随器缓冲，改善了 IB引入的电流传输差；利用 R1=R2的负反馈，减小VBE引入的电流差；为抵消 IB3的影响，在 T2 的集电极增加射极跟随器 T4，利用 T4 的,抵消 IB3

16、，进一步提高了 Ir 和 Io 的对称性 29.电流镜镜像电流的计算(P272)30.采用有源负载的放大器的优点？有源负载的交流阻抗 rAC很大，所以使每级放大器的电压增益 AV提高。因而可以减少放大器的级数。简化频率补偿；有源负载的直流电阻 RDC很小，所以为获得高的电压增益 AV不需要很高的电源电压，因而有源负载放大器可以在低压、小电流下工作；运放采用有源负载差分输入级，可不需要额外原件，即可实现“单端化”31.集成运放有四部分组成：差分输入级、中间增益级、推挽输出级和各级的偏置电路 32.模拟集成电路对输出级的要求主要是：输出电压或输出电流幅度大，能向负载输出规定数量的功率，而且静态功耗

17、小；输入阻抗高、输出阻抗低，在前级放大器和外接负载间进行隔离；能满足频率响应的要求；具有过载和短路保护 33.集成运放的版图设计过程与数字集成电路一样，也分为几个步骤：划分隔离区；元器件图形和尺寸设计（晶体管的图形尺寸；电阻的设计；电容的设计）；布局和布线（力求原件排列紧凑减小寄生效应影响；对要求对称的元件尽量对称；采用热设计的方法；引出端的排列应与通用运算放大器的统一标准一致）34.集成电路设计包括逻辑设计、电路设计、版图设计和工艺设计。通常有两种设计途径：正想设计和逆向设计。I）正向设计流程：根据功能要求进行系统设计（画出框图）；划分成子系统进行逻辑设计；有逻辑图或功能块功能要求进行电路设计；由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图；工艺设计，如原材料选择，设计工艺参数，工艺方案，确定工艺条件，工艺流程；II）逆向设计：提取横向尺寸；提取纵向尺寸；测试产品的电学参数；度包括哪几个部分公式里的四项分别指什么延层厚度应满足集区扩散结次光刻隐埋层扩散光刻隔离扩散光刻型基区扩散光刻发射区扩散光刻引型集成晶体管的结构是四层三结构管高浓度型扩散发射区管型扩散基区