数字电路习题课组合逻辑.ppt

《数字电路习题课组合逻辑.ppt》由会员分享，可在线阅读，更多相关《数字电路习题课组合逻辑.ppt（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、例 试用四位二进制加法器CT74LS283构成可控的加法、减法器（允许附加少量门）。B011111A3A2A1A0B3B2B1S3S2S1S0C1B+B=1111B=10000-B-1A-B=A+B+1-10000按位取反各位不变和S借位C为进位取反习 题 课分析：分析：1.A-B 0时A与B相减的结果 与采用补码相加的比较A=0101 B=0001求A-B 补码相加A补0101(-B)补1110+0100 1直接相减A0101B 0001-010000100借位（进位反相）1.A-B0时 B=0101A=0001 补码相加A补0001(-B)补1011+11100借位1100 0直接相减A0

2、001B 0101-0100-C=1=1=1=1S3S3S2S1S0CS2S1S0当C=1，有借位A-B 0=(A-B)补)补=(S)反+1补码再求补得原码A 1=A加异或门求反和S加异或门求反C=1,实现加1当C=0，无借位加异或门不反相C=0,不实现加1S=(A+(-B)原=A-BS=(A-B)补(A+(-B)原1A3A2A1A0S3S2S1S0=1=1=1=1XB3B2B1B0=1X=0:实现加法运算CB3B2B1B00=CO4X=1:实现减法运算B3B2B1B01=CO4控制端X:C=1=1=1=1S3S3S2S1S0CS2S1S0&XX=0:实现加法运算X=1:实现减法运算控制端X:

3、0S3S2S1S0和为S不变C【例】用 四 位 加 法 器 构 成 一 位8421 BCD 码 加 法 器。解：两 个 用BCD 码 表 示 的 数 字 相 加，并 以BCD 码 给 出 其 和的 电 路 称 为BCD 码 加 法 器。两 个 一 位 十 进 制 数 相 加，若 考虑 低 位 的 进 位，其 和 应 为019。8421 BCD 码 加 法 器 的 输 入、输 出 都 应 用8421 BCD 码 表 示，而 四 位 二 进 制 加 法 器 是 按 二进 制 数 进 行 运 算 的，因 此 必 须 将 输 出 的 二 进 制 数(和 数)进行 等 值 变 换。表4-17 列 出 了

4、 与 十 进 制 数019 相 应 的 二 进 制数 及8421 BCD 码。从 表 中 看 出，当 和 小 于 等 于9时 不 需 要修 正，当 和 大 于9时 需 要 加6(0110)修 正，即 当 和 大 于9时，二 进 制 和 数 加6(0110)才 等 于 相 应 的8421 BCD 码。从 表 中还 看 出，当 和 大 于9时，D10=1，因 此 可 以 用D10来 控 制 是 否需要修正，即D10=1 时，和加6，D10=0 时则不加。D10可 以 据 表1求 出：当B4=1 时，D10一 定 为1；当B4=0，B3B2B1B0从1010到1111 时，D10=1。故可求得 图1

5、表 示 用2片 四 位 二 进 制 全 加 器 完 成 两 个 一 位8421 BCD 码 的 加 法 运 算 电 路，第 片 完 成 二 进 数 相 加 的 操 作，第片 完 成 和 的 修 正 操 作。图 中，第 一 片 输 出 的 二 进 制 数 为C4、S3、S2、S1、S0，第 二 片 完 成 和 的 修 正 操 作，根 据 式(4-20)可求得8421BCD 码的进位输出为 表 1 十进制数019与相应的二进制数及8421BCD码 图 1 一位8421 BCD 码加法器 例试用双四选一74LS153设计全减器电路。解：（）列真值表，分别为被减数，减数，为低位向本位的借位，为本位向高

6、一位的借位。0000111100110011010101010110100101110001设计与上述方法同令采用逻辑函数式对比例：用D触发器和门电路设计一个十一进制的计数器，并检查设计的电路能否自启动。【解】若取计数器的状态循环如表所示，则即可得到如图所示的次态卡诺图。由卡诺图得到四个触发器的状态方程分别为 计数顺序电路状态进位C计数顺序电路状态进位CQ3Q2Q1Q0Q3Q2Q1Q00 0 0 0 0 0 6 0 1 1 0 01 0 0 0 1 0 7 0 1 1 1 02 0 0 1 0 0 8 1 0 0 0 03 0 0 1 1 0 9 1 0 0 1 04 0 1 0 0 0 10 1 0 1 0 15 0 1 0 1 0 11 0 0 0 0 000 01 11 1000 0001 0010 0100 001101 0101 0110 1000 01111110 1001 1010 0000T1T2T3T4T5T6T7T8T9T10T11T12T13T14DEF4.12 主从型RS 触发器的CP、S、R、各输入的电压波形如图P4.12 所示，画出端 端 对应的电压波形。4.16 上升沿触发的维持阻塞型D触发器74LS74组成图（a）所示电路，输入波形如图（b）所示，画出Q1和Q2的波形，设Q初态为0。