2023年微机原理复习最全面精品资料.pdf

《2023年微机原理复习最全面精品资料.pdf》由会员分享，可在线阅读，更多相关《2023年微机原理复习最全面精品资料.pdf（12页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 微机原理复习资料 填空题（1）对于指令 XCHG BX,BP+SI,如果指令执行前，（BX）=561AH,(BP)=0200H,(SD)=0046H,(SS)=2F00H,(2F246H)=58H,(2F247H)=FFH,则执行指令后，（BX）=_FF58H_,(2F246H)=_1AH_,(2F247H)=_56H_。（2）近过程（NEAR）的 RET指令把当前栈顶的一个字弹出到_IP_;远过程（FAR）的 RET指令弹出一个字到 _IP_ 后又弹出一个字到_CS_。（3）中断返回指令 IRET执行后，从栈堆顺序弹出 3 个字分别送到_IP_、_CS_、_PSW_。（4）设（SS）=1C

2、02H,(SP)=14A0H,(AX)=7905H,(BX)=23BEH,执行指令 PUSH AX后，（SS）=_1C02H_,(SP)=_149EH_;若再执行指令：PUSH BX POP AX 后，(SP)=_149EH_，（AX）=_23BEH_,（BX）=_23BEH_。(5)设（SS）=2250H，（SP）=0140H，若在堆栈中存入 5 个数据，则栈顶的物理地址为_0136H_,如果再从堆栈中取出 3 个数据，则栈顶的物理地址为_013CH_。选择题（各小题只有一个正确答案）（1）执行下列三条指令后：D MOV SP，1000H PUSH AX CALL BX a.（SP）1000

3、H；b.（SP）0FFEH；c.（SP）1004H；d.（SP）0FFCH；（2）要检查寄存器AL中的内容是否与AH相同，应使用的指令为：C a.AND AL,AH b.OR AL,AH c.XOR AL,AH d.SBB AL,AH（3）指令JMP NEAR PTR L1与 CALL L1（L1为标号）的区别在于：B a.寻址方式不同；b.是否保存IP 的内容；c.目的地址不同；d.对标志位的影响不同。解：（1）D PUSH AX 则 AX入栈，SP=0FFEH；CALL BX 则 IP 入栈，SP=0FFCH（2）C 异或，若相同，则AL=0，ZF1。（3）B （4）MOV AX,BXSI

4、 的源操作数的物理地址是：A 。a.（DS）16+(BX)+(SI)b.(ES)16+(BX)+(SI)c.(SS)16+(BX)+(SI)d.(CS)16+(BX)+(SI)（5）MOV AX,BPDI 的源操作数的物理地址是 _D_。a.（DS）16+(BX)+(DI)b.(ES)16+(BX)+(DI)c.(SS)16+(BX)+(DI)d.(CS)16+(BX)+(DI)（6）MOV AX,ES:BX+SI的源操作数的物理地址是 _B_。a.（DS）16+(BX)+(SI)b.(ES)16+(BX)+(SI)c.(SS)16+(BX)+(SI)d.(CS)16+(BX)+(SI)(7)

5、假设(SS)=1000H,(SP)=0100H,(AX)=6218H,执行指令 PUSH AX 后，存放数据62H的物理地址是 _D_。a.10102H b.10101H c.100FEH d.100FFH (8)下列指令中有语法错误的是_A_。A.MOV SI,DS:DI B.IN AL,DX C.JMP WORD PTRSI D.PUSH WORD PTRBP+SI (9)JMP NEAR PTRDI是_C_。A.段内直接转移 B.段间直接转移 C.段内间接转移 D.段间间接转移 （10）下面哪条指令无法完成 AX的内容清 0 的任务？D A.AND AX,0 B.SUB AX,AX C.

6、XOR AX,AX D.CMP AX,AX (11)对于下列程序段：NEXT:MOV AL,SI MOV ES:DI,AL INC SI INC DI LOOP NEXT 也可用下面哪条指令完成同样的功能 A A.REP MOVSB B.REP MOVSW C.REP STOSB D.REP STOSW (12)对于下列程序段：AGAIN:MOV ES:DI,AX INC DI INC DI LOOP AGAIN 可用下面哪条指令完成相同的功能？C A.REP MOVSB B.REP LODSW C.REP STOSW D.REP STOSB (13)执行下列三条指令后，SP存储内容为 C 。

7、MOV SP,1000H POP BX ；SP+2 INT 21H ；将 IP、CS、PSW的内容入栈,SP-6 A.(SP)=1002H B.(SP)=0FFAH C.(SP)=0FFCH D.(SP)=1004H 1.8086CPU的 M/IO 信号在访问存储器时为 高 电平，访问 IO 端口时为 低 电平。2.根据传送信息的种类不同，系统总线分为 数据总线、地址总线 和 控制总线。3.三态逻辑电路输出信号的三个状态是 高电平、低电平 和 高阻态。4.在 8086 的基本读总线周期中，在1T状态开始输出有效的 ALE信号；在2T状 态开始输出低电平的RD信号，相应的DEN为_低_电平，RD

8、T/为_低_电平；引脚 AD15 AD0上在1T状态期间给出地址信息，在4T状态完成数据的读入。5.微机中的控制总线提供 H 。A.数据信号流；B.存储器和 I/O 设备的地址码；C.所有存储器和 I/O 设备的时序信号；D.所有存储器和 I/O 设备的控制信号；E.来自存储器和 I/O 设备的响应信号；F.上述各项；G.上述 C，D两项；H.上述 C，D和 E三项。6.微机中读写控制信号的作用是 E 。A决定数据总线上数据流的方向；B控制存储器操作读/写的类型；C控制流入、流出存储器信息的方向；D控制流入、流出 I/O 端口信息的方向；E以上所有。7.8086 最大系统的系统总线结构较最小系

9、统的系统总线结构多一个芯片 8288总线控制器_。8.微机在执行指令 MOV DI，AL时，将送出的有效信号有 B C 。ARESET B.高电平的IOM/信号 C.WR D.RD 9.微型计算机的 ALU部件是包含在 D 之中。A、存贮器 B、I/O 接口 C、I/O 设备 D、CPU 10.80386 微型计算机是 32 位机，根据是它的 D 。A、地址线是 32 位 B、数据线为 32 位 C、寄存器是 32 位的 D、地址线和数据线都是 32 位 11.某数存于内存数据段中，已知该数据段的段地址为2000H，而数据所在单元的偏移地址为 0120H，该数的在内存的物理地址为 B 。A02

10、120H B.20120H C.21200H D.03200H 12.8086 最小方式下有 3 个最基本的读写控制信号，它们是 、和 ；8086 最大方式下有 4 个最基本的读写控制信号，它们是 MEMR、和 .13.8086 执行指令MOV AX,SI 时，在其引脚上会产生 存储器读 总线操作；执行指令 OUT DX,AX时在其引脚上会产生 IO写 总线操作。14.8086 CPU 工作在最大方式，引脚MXMN/应接_地_。15.RESET信号在至少保持 4 个时钟周期的 高 电平时才有效，该信号结束后，CPU内部的 CS 为 0FFFFH ，IP 为 0000H ，程序从 0FFFF0H

11、 地址开始执行。16.在构成 8086 最小系统总线时，地址锁存器 74LS373 的选通信号 G应接 CPU的 ALE 信号，输出允许端OE应接 地 ；数据收发器 74LS245 的方向控制端 DIR应接 RDI/信号，输出允许端E应接DEN信号。17.8086 CPU在读写一个字节时，只需要使用 16 条数据线中的 8 条，在 1 个总线周期内完成；在读写一个字时，自然要用到16 条数据线，当字的存储对准时，可在 1 个总线周期内完成；当字的存储为未对准时，则要在 2 个总线周期内完成。18.CPU在 3T 状态开始检查 READY 信号，_高_电平时有效，说明存储器或I/O 端口准备就绪

12、，下一个时钟周期可进行数据的读写；否则，CPU可自动插入一个或几个 等待周期（TW），以延长总线周期，从而保证快速的 CPU与慢速的存储器或 I/O 端口之间协调地进行数据传送。19.8086 最小方式下，读总线周期和写总线周期相同之处是：在 1T状态开始使ALE信号变为有效 高 电平，并输出IOM/信号来确定是访问存储器还是访问 I/O 端口，同时送出 20 位有效地址，在1T状态的后部，ALE信号变为 低 电平，利用其下降沿将20 位地址和BHE的状态锁存在地址锁存器中；相异之处从 2T 状态开始的数据传送阶段。20.8086 CPU 有 20 条地址总线,可形成 1MB 的存储器地址空间

13、,可寻址范围为 00000H-FFFFFH;地址总线中的 16 条线可用于 I/O 寻址,形成 64KB 的输入输出地址空间,地址范围为 0000H-FFFFH ;PC机中用了 10 条地址线进行I/O 操作,其地址空间为 1KB ,可寻址范围为 000H3FFH 。21.对于微机而言，任何新增的外部设备，最终总是要通过 I/O 接口 与主机相接。22.在主机板外开发一些新的外设接口逻辑，这些接口逻辑的一侧应与 I/O设备 相接，另一侧与 系统总线 相接。23.CPU与 I/O 接口之间的信息一般包括 数据 ,控制 和 状态 三种类型，这三类信息的传送方向分别是 双向 ,输出 和 输入。24.

14、CPU从 I/O 接口的状态 R 中获取外设的“忙”，“闲”或“准备好”信号。25.I/O 数据缓冲器主要用于协调 CPU与外设在速度上的不匹配。26.从 I/O 端口的地址空间与存储器地址空间的相对关系的角度来看，I/O 端口的编址方式可以分为统一和独立两种方式。27.8086CPU用 IN 指令从端口读入数据，用 OUT 指令向端口写入数据。28.需要靠在程序中排入 I/O 指令完成的数据输入输出方式有 B C 。（A）DMA （B）程序查询方式 （C）中断方式 29.计算机主机与外设采用 D 方式传送批量数据时，效果最高。A.程序查询方式 B.中断方式 C.DMA方式 D.I/O处理机

15、30.当采用 A 式时，主机与外设的数据传送是串行工作的。A.程序查询方式 B.中断方式 CDMA 方式 D.I/O处理机 31.CPU被动,处设主动的接口方式为 D 。A.无条件程控方式 B.查询控制方式 C.DMA方式 D.中断控制方式 32.在 DMA 传送过程中，控制总线的是 C 。A.CPU B.外部设备 C.DMA控制器 D.存储器 33.在 DMA 传送过程中，CPU与总线的关系是 D 。A.只能控制数据总线 B.只能控制地址总线 C.与总线短接 D.与总线隔离 34.下列哪一个器件可以用来设计简单的输入接口电器 B 。A锁存器 B.三态缓冲器 C.反向器 D.译码器 1.硬件中

16、断可分为_INTR_和_NMI_ 两种。2.CPU响应可屏蔽中断的条件是_ IF=1 _，_现行指令执行完_，_没有 NMI请求和总线请求 。3.8259A有两种中断触发方式，分别是 电平触发 和 上升沿触发 。4.8259A有_7_个命令字，3 片 8259A级联合后可管理_22_级中断。5.若某外设的中断类型型号为 4BH，则在 8259A管理的中断系统中该中断源的中断请求信号应连在 8259A的 IR3 引脚，且对应的中断向量地址为0012CH 。6.设某微机系统需要管理 64级中断，问组成该中断机构时需 9 片 8259A。7.IBM PC/XT 机中如果对从片 8259写入的ICW2

17、=60H，则 IR7 的中断类型码是 67H 。8.在中断响应周期内，将 IF 置 0 是由_ A _。A硬件自动完成的 B.用户在中断服务程序中设置的 C.关中断指令完成的 9.中断向量可以提供_ C _。A.被选中设备的起始地址 B.传送数据的起始地址 C.中断服务程序的入口地址 D.主程序的断点地址 10.8086CPU可屏蔽中断 INTR 为 B 时,CPU 获得中断请求.A.低电平 B.高电平 C.上升沿触发 D.下降沿触发 11.中断向量地址是_ C _。A.子程序入口地址 B.存放中断服务程序入口地址的地址 C.中断服务程序入口地址 D.主程序的断点地址 12.一片 8259A占

18、两个 I/O 端口地址，若使用地址线 A1来选择端口，其中一个端口地址为 92H，则另一个端口地址为_ D _。A.90H B.91H C.93H D.94H 13.当多片 8259A级联使用时，对于 8259A从片，信号 CAS0CAS2 是_ A _。A.输入信号 B.输出信号 C.输入/输出信号 14.下面的中断中，只有_ D _ 需要硬件提供中断类型码。A.INTO B.INT n C.NMI D.INTR 15.8259A 中的中断服务寄存器用于_ B _。A.指示有外设向 CPU发中断请求 B.指示有中断服务正在进行 C.开放或关闭中断系统 16.当多片 8259A级联使用时，对于

19、主 8259A，信号 CAS0CAS2 是_ B _。A.输入信号 B.输出信号 C.输入/输出信号 8259 工作在优先级自动循环方式，则 IRQ2的中断请求被响应并且服务完毕以后，优先级最高的中断源是 B 。A、IRQ0 B、IRQ3 C、IRQ5 D、IRQ7 17.PC 机采用中断向量表来保存中断向量，已知物理地址为 30H的存储单元依次存放 58H，1FH,00H和 A1H四个字节，则该向量对应的中断类型号和中断服务程序的入口地址是_ C _。A.0CH,1F58:A100H B.0BH,1F58:A100H C.0CH,A100:1F58 H D.0BH,1F58:A100H 1.

20、某一测控系统要使用一个连续方波信号，如果使用 8253 可编程定时/计数器来实现此功能，则 8253 应工作在方式_3_。2.利用 8253 芯片产生周期为 5ms的方波信号，若输入的时钟频率为 1MHz，那么 8253 的工作方式为_3_，计数初值为_5000_。3.利用 8253 芯片产生一个中断请求信号，若输入的时钟频率为 2MHz，且要求延时 10ms后产生有效的中断请求信号，则 8253 的工作方式为_方式 0_，计数初值为_20000/4E20H_。4.通过 8253 计数器 0 的方式 0 产生中断请求信号，现需要延迟产生中断的时刻，可采用：A）在 OUT0变高之前重置初值；B）

21、在 OUT0变高之前在 GATE0 端加一负脉冲信号；C）降低加在 CLK0端的信号频率；D）以上全是。解：D A:方式 0 下，在 OUT0变高之前重置初值，将在下一个 CLK的下降沿使时常数从 CR读入 CE并重新计数。B:在 OUT0变高之前在 GATE0 端加一负脉冲信号可以延时一个时钟周期，达到延时的目的。C:降低加在 CLK0端的信号频率，可以增大时钟周期，达到延长 OUT0端低电平的时间。（注：A中，如果重置的初值为 1，则不会达到延时的效果）5.在 8253 初始化编程时，一旦写入选择工作方式 0 的控制字后，_ B _。A.输出信号端 OUT变为高电平 B.输出信号端 OUT

22、变为低电平 C.输出信号保持原来的电位值 D.立即开始计数 6.当 8253 工作方式 4 时，控制信号 GATE 变为低电平后，对计数器的影响是_ B _。A.结束本次计数，等待下一次计数的开始 B.暂时停止现行计数工作 C.不影响本次计数 D.终止本次计数过程，立即开始新的计数过程 7.利用 8253 每 1ms产生一次中断，若 CLK为 2MHz，则 8253 可采用的工作方式及所取的计数初值分别为_ D _。A.方式 0;2000 B.方式 3；2000 C.方式 5；2000H D.方式 2；2000H 8.当 8253 工作在_ B F _下时，需要硬件触发后才开始计数。A.方式

23、0 B.方式 1 C.方式 2 D.方式 3 E.方式 4 F.方式 5 9.在 8253 计数过程中，若 CPU重新写入新时常数，那么_ D _。A.本次写入时常数的操作无效 B.本次计数过程结束，使用新时常数开始计数 C.不影响本次输出信号，新时常数仅影响后续输出信号 D.是否影响本次计数过程及输出信号随工作方式不同而有差别 10.已知 8254 计数器 0 的端口地址为 40H，控制字寄存器的端口地址为 43H，计数时钟频率为 2MHz，利用这一通道设计当计数到0 时发出中断请求信号，其程序段如下，则中断请求信号的周期是 32.7675 ms。MOV AL,00110010B OUT 4

24、3H,AL MOV AL,0FFH OUT 40H,AL OUT 40H,AL ；计数初值为 0FFFFH，即 65535，N=65535=1.8255A的 A组设置成方式 1 输入,与 CPU之间采用中断方式联络,则产生中断请求信号 INTRA的条件是 STBA=1 ,IBFA=1 ,INTEA=1 。2.8255A控制字的最高位为 1 ,表示该控制字为方式控制字。3.8255A端口 C的按位置位与复位功能由控制字中最高位为 0_来决定的。4.8255A的端口 A工作在方式 2 时，使用端口 C的 高 4 位 作为与 CPU和外设的联络信号。5.8255A置位控制字的 D3D1 位用来制定端

25、口C中要置位或复位的具体位置。6.8255A的 A组工作在方式 1 输出时，INTE为 P284 ，它的置位与复位由端口 C的 PC6 位进行控制。7.8255A工作在方式 1 时，端口 A和端口 B 作为数据输入输出使用，而端口 C的各位分别作为端口 A和端口 B的控制信息和状态信息。其中作为端口 A和端口 B的中断请求信号的分别是端口 C的_。D A.PC4 和 PC2 B.PC5和 PC2 C.PC6 和 PC7 D.PC3和 PC0 8.8255A的端口A或端口B工作在方式1输入时，端口与外设的联络信号有_。A D A.选通输入 B.中断请求信号 INTR C.中断允许信号 INTR

26、D.输入缓冲器满信号 IBF 9.当8255A的端口A和端口B都工作在方式1输入时，端口C的PC6和PC7_。D A.被禁止使用 B.只能作为输入使用 B.只能作为输出使用 D.可以设定为输入或输出使用 10.8255A 的端口A和端口B都工作在方式1输出时，与外设的联络信号为_。B C A.INTR信号 B.ACK信号 C.OBF信号 D.IBF信号 11.8255A 的端口 A工作在方式 2 时，如果端口 B工作在方式 1，则固定用做端口B的联络信号是_。A A.PC0PC2 B.PC4PC6 C.PC5PC7 D.PC1PC3 12.8255A 的端口 A工作在方式 2 时，端口 B_。

27、A A.可工作在方式 0 或方式 1 B.可工作在方式 1 或方式 2 C.只能工作在方式 1 D.不能使用 13.当 8255A工作在方式 1 时，端口 C被划分为两个部分，分别为端口 A和端口B的联络信号，这两部分的划分是_。B A.端口 C的高 4 位和低 4 位 B.端口 C的高 5 位和低 3 位 C.端口 C的高 3 位和低 5 位 D.端口 C的高 6 位和低 2 位 14.设 8255 芯片的端口基地址是 80H，寻址控制寄存器的命令是 B 。A、OUT 80H，AL B、OUT 86H，AL C、OUT 81H，AL D、OUT 82H，AL 1.在存贮器读周期时，根据程序计

28、数器 PC 提供的有效地址，使用从内存中取出 D A操作数 B.操作数地址 C.转移地址 D.操作码 2.8086/8088 系统中，对存贮器进行写操作时，CPU输出控制信号有效的是 A A.W/IO=1,WR=0 B.WR=1 C.M/IO=0,RD=0 D.RD=0 3.两个补码数相加时，对产生“溢出”的正确叙述为 D 。A、结果的最高位有进位 B、结果的符号位为0 C、结果的符号位为1 D、两个加数符号位相同、但与和的符号位相反，则溢出 4.8 位补码操作数“10010011”等值扩展为16位后，其机器数为 D 。A、0111111110010011 B、0000000010010011

29、 C、1000000010010011 D、1111111110010011 5.无符号二进制数右移一位，则数值 A 。A、增大一倍 B、减小一倍 C、增大10倍 D、不变 6.计算机系统的主要组成部件应包括 A 。A、微处理器、存储器和 I/O B、微处理器、运算器和存储器 C、控制器、运算器和寄存器 D、微处理器、运算器和寄存器 7.微处理器内部标志寄存器的主要作用是 C 。A、检查当前指令执行的正确与否 B、纠正当前指令执行的结果 C、产生影响或控制某些后续指令所需的标志 D、决定CPU 是否继续工作 8.动态RAM 最主要的特点是 C 。A、存储内容动态地变化 B、访存地址动态改变 C

30、、每隔一定时间需刷新存储内容 D、每次读出操作后需刷新存储内容 9.计算机当前执行的程序代码应存放在 B 中。A、硬盘 B、内存 C、寄存器 D、端口 10.下面对“堆栈”最好的解释是 B 。A、固定地址的一块内存区域 B、按“后进先出”原则组织的一块内存区域 C、必须按字操作访问的一块内存区域 D、遵循“向上”增长原则的一块内存区域 11.高档微机中一般都设置有高速缓冲存储器（Cache），它实现的是 D 间的缓冲。A、CPU与显示器 B、CPU与硬盘 C、硬盘与主存 D、CPU与主存 12.下列说法中正确的是 B 。A、EPROM 只能改写一次 B、EPROM 可以改写多次，但不能取代随机

31、读写存储器 C、EPROM 是不能改写的 D、EPROM 可以改写多次，所以也是一种随机读写存储器 13.RISC执行程序的速度优于 CISC 的主要原因是 C 。A、RISC的指令数较少 B、程序在 RISC上编译的目标程序较短 C、RISC的指令平均周期数较少 D、.RISC 只允许 Load/Store指令访存 14.采用“寄存器直接寻址”方式时，对应的操作数实际存放在 A 中。A、通用寄存器 B、主存单元 C、程序计数器 D、端口寄存器 15.一个具有 24 根地址线的微机系统中，装有 32KB ROM、640KB RAM和 3G 的硬盘，其可直接访问的内存容量最大为 C 。A.640KB B.672KB C.16 MB D.3G 以上 课后作业：2.1、2.11、2.15、2.16 3.1、3.2、3.4、3.10 4.7、4.11、4.19、4.24 5.5、5.11 6.4、6.6、6.9、6.16 7.2、7.3、7.4 8.6、8.8 9.5、9.8、9.24、9.27 10.16、10.18、10.19