微型计算机组成原理课后习题解答.pdf

《微型计算机组成原理课后习题解答.pdf》由会员分享，可在线阅读，更多相关《微型计算机组成原理课后习题解答.pdf（55页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1.10在组合逻辑控制器中，指令计数器P C用来做什么？微操作命令产生电路依据什么产生微操作命令？答：指令计数器P C用来形成下一条要执行的指令的地址。微操作命令产生电路主要依据时间标志和指令的操作性质来产生相应的微操作命令。1.14什么叫堆栈？设置堆栈的主要是出于什么需要？堆栈有哪几种基本操作？为什么用户进行堆栈操作时不需要涉及具体的内存地址？答：堆栈是按后进先出（LIFO）原则存取的一种存储结构。在子程序和中断技术中，都要保存返回地址或断点地址以及现场等信息，这些信息的存入和取出都具有一个共同特点：最后存入的信息最先被取走。堆栈主要是为了适应这种存取方式而引入的。堆栈有两种基本操作：入栈和

2、出栈。由于两种原因，使得进行堆栈操作时不需要涉及具体的内存地址：一是只有入栈和出栈两种基本擦作，入栈指令将源操作数存入栈顶，出栈操作从栈顶把数据取出送给目的操作数；二是设置了堆栈指针SP。规定S P始终指向栈顶，S P的初值可由程序设定。1.3 写出十进制数1946的8421码。答：1946 的 8421 码 为:0001 1001 0100 0110。1.4 已知X =+0001110,=-0001110,设机器数为8位，分别写出X、Y的原码、补码和反码。答：X=+0001110,Y=-0001110X 原=00001110；X 反=00001110；X 补=00001110Y 原=1000

3、1110；Y 反=11110001；Y 补=111100101.6设机器数为8位，利用补码求两数之和：X=+0001100,Y=+0000100o(2)X=+0001100,Y=-0000100,X=-0001100,Y=+0000100 X=-0001100,Y=-0000100o答:X 补=00001100,Y 补=00000100。X+Y 补=X 补+Y 补=00001100+000(X)100=00010000,符号位为 0,故 X+Y=+0010000B。X 补=00001100,Y 补=11111100c X+Y =X 补+Y 补=00001100+11111100=1 00001

4、000,符号位的进位自动丢失，符号位为0,故X+Y=+0001000B。X 补=11110100,Y 补=00000100o X+Y#=X 补+Y 补=11110100+00000100=11111000,符号位为1,对结果再求一次补，得原码10001000,由此，X+Y=-OOOlOOOBo X 补=11110100,Y 补=11111100o X+Y H补=X 补+Y 补=11110100+11111100=1 11110000,符号位的进位自动丢失，符号位为1,对结果再求一次补，得原码10010000,由此，X+Y=-0010(X)0B。1.7 什么叫溢出？如何处理溢出？答：溢出是指运算

5、的结果超出特定数据类型所表示的数的范围，在溢出的情况下，机器将出现错误的运算结果。避免溢出的一种有效方法是加宽数据的位数。1.8 按照冯诺依曼结构，计算机应由哪几部分组成？答：按 照 冯 诺依曼结构，计算机由运算器、控制器、存储器、输入设备和输出设备五部分组成。1.9 解释下列名称或概念的含义：指令、程序、存储单元、存储容量、地址码、程序存储原理、微操作、定点表示、浮点表示、内存储器、外存储器、中央处理器、微处理器。答：指令：人给机器下达的完成一项基本操作的命令，指令必须用0、1进行编码。程序：完成一项任务所需的并且按照一定顺序排列起来的一系列指令。存储单元：存储器所划分的小的存储单位。通常一

6、个存储单元存放一个8位二进制信息，即一个字节数据。在现代计算机中还有字存储单元和双字存储单元的概念，分别指存放一个16位二进制信息和32位二进制信息的存储单位。存储容量：存储器所含存储单元的总数。地址码：存储单元的编号。程序存储原理：事先通过输入设备将运算程序和原始数据输入到存储器保存起来；启动程序执行后，控制器将程序中的指令从存储器中逐条取出，分析后发出相应的控制命令，机器各部分执行这些控制命令，便完成该指令所规定的操作；所有的指令都取出、分析、执行完毕,程序所规定的任务也就完成了。微操作：不可再分解的操作。定点表示：当二进制数采用2 J X S表示时，若对所有的二进制数，J取固定值，则为定

7、点表示。浮点表示：当二进制数采用2 J X S表示时，若J可变，则为浮点表示。内存储器：和运算器、控制器直接打交道的存储器称为内存储器，其速度要求快。内存储器又称主存。外存储器：不直接和运算器、控制器打交道的存储器称为外存储器，又称辅存。中央处理器：运算器和控制器合在一起称为中央处理器。微处理器：集成化的中央处理器，由于体积小，因而被称为微处理器。说明：本文件是 微型计算机组成原理陆有才主编高等教育出版社出版的课后习题解答，花费了不少时间终于全部收集并整理制作完成。关于计算机学习和计算机课程相关的一些资源共享,在我的学习过程中遇到的一般都会发布到博客上，所以如果您还可能需要其他方面的资料，不妨

8、经常我的博客上找一找。2.1 什么是指令流水线？为什么要引入指令流水线？实现指令流水线操作需要哪些硬件支持？答：指令的并行操作，或者说指令的重叠执行称为指令流水线操作。引入指令流水线是为了充分利用计算机的资源，例 如 在 CPU执行指令期间，总线是空闲的，可用来预取后续指令。实现指令流水线操作，需要有指令预取队列和相应的控制逻辑等硬件支持。2.11 8086的最小模式和最大模式是指哪方面的模式？它们各有什么特点？答：8086的两种模式是指构成计算机系统的模式。最小模式有两个特点：一是在构成微机系统时只能构成单处理器系统，二是所有的控制信号由8086本身产生。最大模式也有两个特点：一是在构成微机

9、系统时可构成多处理器系统（一个微机系统中可以存在多片8086微处理器），二是部分控制信号的产生需借助于其它芯片（总线控制器8288）。2.13在 8086系统中，A0起什么作用？答：A 0 是指在ALE下降沿时被锁存到地址锁存器中的20位地址的最低位。它除了作为地址线的一位参与译码外，还作为低8 位数据的传送允许信号，即对于连接到低8 位数据总线的存储器或I/O 端口来说，在进行数据传送时须用A 0 选通2.1 5 中断允许标志位IF 属于8086的哪一个寄存器，它起什么作用？答：IF属于8086的标志寄存器，它控制可屏蔽中断请求是否允许响应。2.2 8086的指令预取为多少字节？在什么情况下

10、进行预取？答：8086的指令预取队列为6 个字节，每当指令队列有两个或两个以上的字节空间，且执行部件未向BIU申请读/写储存器操作数时，BIU按顺序预取后续指令的代码，并填入指令队列。2.3 8086由哪两大部分组成？简述它们的主要功能。答：8086由总线接口部件BIU和执行部件EU两大部分组成。B IU 是 8086同外部联系的接口，负责所有涉及外部总线的操作，包括取指令、读操作数、写操作数、地址转换和总线控制等；E U 负责指令的译码和执行。2.5 8086的指令指针IP 和第一章所介绍的指令计数器PC有什么不同？答：指令计数器PC用来形成下一条要执行的指令的地址，没有考虑指令流水线操作，

11、要执行的指令需要从存储器中现取。而指令指针IP 是采用指令流水线方式的控制器的组成部分,它指向下一条待取的指令，即 IP 中存储的是下一条待取指令的地址，确切地说，存储着下一条待取指令在现行代码段中的偏移量。取出的指令被送到指令队列，指令队列中的指令只有在到达队列的最前端，才能被送往EU执行。2.6 微 机的时序一般分成哪几级？分别作简要说明（包括定义、时间长度等）。答：微机的时序分为三级：指令周期、总线周期和时钟周期。时钟周期：微机中最小的时间单位，是按一定的频率产生的方波或矩形波。例如，当 8086的时钟频率为5MHz时，则一个时钟周期为200ns。指令周期：机器执行一条指令所需的时间；由

12、于指令的长度不等、寻址方式不同等原因，各指令的指令周期存在差异。总线周期：CPU或其它总线控制设备访问一次存储器或I/O 端口所需的时间，在总线周期中要利用总线，总线周期的时间也不固定，根据需要而定。2.7 对 8086而言，总线周期有哪几种？答：对 8086而言，总线周期有六种：存储器读周期、存储器写周期、I/O读周期、I/O 写周期、中断周期和取指令周期。3.1 简述现代微机中存储器的层次结构。答：现代微机存储器的典型结构呈金字塔形，越往上，存储器件的速度越快，C PU 访问的频数越高；同时:存储器的价格也越高，系统的拥有量越小。C P U 的寄存器位于该塔的顶端，它具有最快的存取速度，但

13、数量极为有限;向下依次是C P U 内部的C ache、主板上的C ache、主存储器、辅助存储器和大容量辅助存储器。3.1 0 简述刷新控制器协调刷新和CPU正常访问的方式。答：刷新控制器的控制方式通常有三种。第一种是异步控制方式，CPU访问存储器的请求和刷新请求相互独立，刷新控制器以“先入为主”的原则为它们服务，当二者同时请求时.，以刷新优先，因为不及时刷新将会导致信息丢失。用这种方式，C PU 应允许等待。第二种是同步控制方式，刷新请求是CPU访 问 的“非，即 CPU不访问存储器的时间进行刷新。显然，这种方式要求CPU应有确定的不访问存储器的时间，以保证刷新的周期性。第三种是半同步控制

14、方式，即建立一个时钟信号，用时钟信号的上升沿、下降沿来同步CPU的访问和刷新。3.11 EPROM在擦除后所有的基本单元都回到什么状态（0 还 是 1）?Flash存储器有什么优点和缺点？答：EPROM在擦除后所有的基本单元都回到状态1。Flash的优点是集成度高，读取速度快，单一供电以及再编程次数多。缺点是不能按字节擦除，只能进行全片擦除或扇区擦区。3.1 2 产生存储芯片片选信号的地址译码方法有哪几种？分别说明它们的优点和缺点。答:有线选法、全译码和部分译码三种。线选法的优点是简单、无需外加选择电路，缺点是不能有效地利用地址空间，也不便于系统的扩充。全译码的优点是可利用全部地址空间，可扩充

15、性好，缺点是译码电路开销大。部分译码的是界于线选法和全译码之间的一种方法，可寻址空间比线选法大，比全译码小，而译码电路比线选法复杂，比全译码简单.3.1 3 列出图3.24中 ROM芯片的设计空间和所有的重叠区。答：设计空间为4000H47FFH。重叠区有7 个，分别是4800H4FFFH、5000H57FFH、5800H5FFFH、6000H67FFH、6800H6FFFH、7000H77FFH 和 7800H7FFFH。3.1 8 从原理上讲，DRAM与 CPU连接比SRAM与 CPU连接要增加哪些电路？它们的作用分别是什么？答：比 起 SRAM,DRAM与 CPU相连时需要多考虑两点，一

16、是刷新，二是行、列地址分时传送。因 为 DRAM 内部的行地址和列地址是分别锁存的，所以应将行地址和列地址分时送出，增加了行/列多路器来完成此功能。由于需要刷新，所以用刷新多路器对CPU正常读/写的行地址和刷新用的行地址进行选择。刷新行地址是由刷新时钟对刷新计数器计数产生。3.2 简述只读存储器的分类，并说明所有只读存储器除了只读特性之外还有什么共同特点。答：只读存储器分为掩模式ROM、可编程ROM、紫外光可擦除ROM、电可擦除ROM以及闪存五种类型。它们除了只读特性之外，还有一个共同特点，即信息一经写入，就能长期保存，掉电也不丢失，因此它们属于非易失性存储器件。3.2 0 引入Cache有什

17、么好处？答：引 入 Cache可以使CPU访问存储器的平均存取周期大大缩短，确切地说，以较小的硬件代价使Cache/主存储器系统的平均访问时间大大缩短,从而大大提高了整个微机系统的性能。3.2 1 简述Cache最基本的工作原理。答：在存储系统中设置了 Cache的情况下，CPU进行存储器访问时，首先访问Cache标记，判是否命中，如果命中，就访问Cache（数据部分），否则访问主存。3.2 2 解释下列名称或概念的含义：程序和数据的局限性、Cache的命中率、直接映像、全相联映像、组相联映像、4 路组相联。答：程序和数据的局限性，即在一个较短的时间内，程序或数据往往集中在很小的存储器地址范围

18、内。Cache的命中率是指将访问的数据在Cache中的次数（即命中的次数）与总的访问次数之比。直接映像是指，C ache的某一块只能和固定的一些主存块建立映像关系，而主存的某一块也只能对应一个Cache块。全相联映像是指，C ache的某一块可以和任一主存块建立映像关系，而主存中某一块也可以映像到Cache中任一块位置上。组相联映像是介于直接映像和全相联映像之间的一种折中方案，组间直接映像，组内全相联映像。所谓组间直接映像，是指某组中的Cache块只能与固定的一些主存块建立映像关系。所谓组内全相联映像，是指和某Cache组相对应的主存块可以和该组内的任意一个Cache块建立映像关系。4 路组相

19、联是指组相联映像方式中的每组的块数k 为 4。3.2 3 在进行存储器操作时如何保持相应的Cache与主存块的一致性？答：有两种方式，一是暂时只向Cache写入，并用标志注明，直到这个块被从Cache中替换出来时，才一次写入主存，称之为回写式。二是每次写入Cache的同时也写入主存，称之为通写式。3.24 Cache的替换算法有哪几种？分别做简要说明。答：主要有三种，第一种是最不经常使 用（LFU）算法，它是将一段时间内被访问次数最少的那块数据替换出去。第二种是近期最少使用算法，是将一组中近期最少使用的块替换出去。三是随机替换，不考虑使用情况,在组内随机选择一个块作为替换对象。3.2 5 简述

20、Pentium微机中Cache/主存的结构。答：Pentium处理器将内部的LI Cache扩充为两个（均为8KB）：一个用于指令缓存，称为 L 1指令Cache；另一个用于数据缓存，称为L 1数据Cache。从 Pentium II开始又在处理器包装内封装了一个L2 Cache（256KB或者512KB）,在主板上可以设置第三级Cache。这样，LI Cache位于CPU的核心电路中，和 CPU同速，L2 Cache和 CPU封装在一起，速度也相当快；位于主板上的L3 Cache虽然不及L 1和 L 2,但随着新型Cache存储器的出现和性能的提高，其速度也在不断提高，显然，这种多级Cach

21、e结构使CPU的平均访问存储器时间进一步缩短。3.2 6 对以下存储芯片中所采用的新技术做简要说明：同步、突发、页模式、双存储体、时钟脉冲上升沿和下降沿均传输数据。答：同步是指对存储器的读/写采用和CPU（或系统总线）相同的频率（对 C P U,指外频）。突发是指在提供一个地址后，存储器能自动预测其后的地址，并自动进行预取，从而加快访问速度。可以理解成连续数据输出。页模式是指，将 位 于 DRAM存储矩阵中同一行的所有基本存储单元称为一页，通过保持同一个行地址而改变列地址实现对同一页的连续访问，减少了建立行地址的延时，从而提高连续数据访问的速度。双存储体是SDRAM内部采用的一种结构，内含两个

22、交错的存储阵列，当 CPU对一个存储体阵列访问数据的同时，另一个已经准备好读/写数据。通 过 2 个存储阵列的紧密切换，读取效率得到成倍的提高。时钟脉冲上升沿和下降沿均传输数据是指在存储器的时钟脉冲上升沿和下降沿都传输数据，而未采用此技术之前一个时钟脉冲内仅进行一次数据传输，所以采用该技术，可使数据传输率提高一倍。当然，要实现时钟脉冲上升沿和下降沿均传输数据，需要有深层次的技术（如延时锁定环、多存储体等）作依托。3.2 7 什么叫非挥发性RAM?它有哪几种？答：掉电后信息不丢失的RAM称为非挥发性R A M,有两种，一种是带后备电池、检测电路和切换开关的NVRAM,一种是FRAM（铁电 体 R

23、AM）。3.2 8 什么叫双口 R A M?答：双口 RAM是 指 具 有 两 个“端口”的 R A M,即可以由两个 CPU或控制器对它进行操作。其内部有两套地址锁存、译码、数据缓冲及读/写控制等逻辑，另外还有仲裁逻辑，用来对两个同时访问的请求进行仲裁。3.3 什 么叫芯片字？存储芯片的存储容量是用什么表示的？答：对存储芯片操作时，一次只能选中存储矩阵中固定数目的基本单元，将这些基本单元合在一起称为一个芯片字。存储芯片的存储容量一般采用“A X B 位”的形式表示，A 为芯片所含芯片字的个数，B 为芯片字的位数。3.4 线 性译码和复合译码是从什么角度进行划分的？对这两种译码分别做简要说明。

24、答：线性译码和复合译码是从参加译码的地址线是否分组来划分的。线性译码又称单译码，是指地址线不分组而直接译码。复合译码又称双译码，是指将地址线分成两组分别译码，两组的输出共同选择一个基本单元。3.5 对 于和数据总线相连以进行双向传送或向C PU 单向传送的器件（包括存储器芯片），有什么要求？为什么要提出此要求？答：这些器件的数据出入口都必须是三态的，当片选信号有效时器件或芯片的数据通路是通畅的，在片选无效时，该处应呈现高阻抗，器件或芯片与系统的数据总线“脱开”。如果不这样要求，则系统的数据总线上会因受器件或芯片提供的固定电位控制而无法正常工作。3.6 静 态 RAM和动态RAM的存储元件分别是

25、什么？动态RAM为什么需要刷新？进行刷新需要外部提供什么条件？答：静 态 RAM 的存储元件是触发器，动 态 RAM 的存储元件是电容。动态RAM的基本存储单元是靠电容上有无电荷表示存1或存0 的。虽然基本存储单元中的MOS管是一种高阻抗器件，但不可能将阻抗做到无穷大，因此电容上的电荷经过一段时间就会泄漏掉，使“1”信息变成“0”，所以要周期性地进行信息重新写入，也就是要刷新。刷新一般采用“仅行地址有效”的方法，需要外部提供有效行地址，选中相应一行,同时，令列地址无效，即关闭所有的列选通管。刷新需由刷新控制器控制。3.7“4K X 4位”DRAM芯片有几根地址线？有几根数据线（不考虑输入/输出

26、分别缓冲）？答：片内寻址应使用12位地址，因采用行、列地址分时传送技术，故地址线只需6 根。该芯片数据线为4 根。3.9 分 别说明刷新周期、刷新间隔、集中刷新和透明刷新的含义。答：刷新一般是以行为单位进行的，每刷新一行的时间称为刷新周期。在一定的时间内需要将存储芯片内的所有行都刷新一遍，将某一行本次刷新到下一次刷新的时间称为刷新间隔。集中刷新是指在每一个刷新间隔的时间内，前一段进行正常的读/写操作，后面集中进行所有行的刷新。在刷新期间CPU不能进行总线操作，因为地址线被占用。透明刷新是指刷新周期安排在CPU进行某种内部操作、访问存储器所用的总路线处于空闲的时间进行。4.1 什么是I/O接口？

27、什么是I/O端口？答：I/O 接口是位于I/O 设备与CPU（或系统总线）之间的电路。用来进行速度和工作方式的匹配，并协助完成二者之间数据传送和传送控制任务。I/O 接口都会包含若干个I/O端口。I/O 端口是面向用户的，也就是说，从编程角度，即从CPU角度看，和 I/O 设备打交道实际是和I/O端口打交道。说得再通俗些，I/O端口是I/O接口中用户可以直接操作的部分，通过它可以实现CPU与 I/O 设备之间的数据传送或对设备的控制。4.1 0 看图4.6（典型的查询输入接口电路）回答问题：图 中 有 几 个 I/O端口？分别是什么端口（是输入端口还是输出端口？它们的作用是什么）?图 中“输入

28、设备”框中信号STB和 IBF分别表示什么含义？简要说明该接口电路的工作原理。答：图 中 有 两 个 I/O端口，一个是状态口，一个是数据端口，都是输入端口。状态口可理解为无条件输入端口，通过它CPU可随时读取输入设备的状态；数据端口用来读取设备放入到寄存器中的数据。STB（Strobe）是选通信号，当外设准备好一个数据后，由外设发出。该信号将数据送入寄存器（可认为是设备的输入缓冲器），供 CPU读取，同时将Ready触发器置1。IBF（InputBuffer Full）是 Ready触发器的“1”端输出，当 IB F 有 效（Ready为 1）时，告诉设备，输入缓冲器已满，CPU尚未取走数据

29、，暂时不要送新的数据。当外设准备好一个数据后，STB端产生一个选通信号，该信号将数据送入输入缓冲器，同时将Ready触发器置k Ready被 置 1起两个作用：一是表示设备已准备好，输入数据已经放到输入缓冲器中；二是通过与设 备 1BF端的连接告诉设备，当前输入缓冲器是满的，CPU 尚未取走数据，暂不要送新的数据。当 CPU需要读取设备的数据时，首先访问状态口，读取Ready触发器的状态。如果是 0,则认为设备未准备好数据，再继续访问状态口；一旦状态口变为1,则访问数据口，读取输入缓冲器中的数据，同时将Ready触发器清0。Ready变 0 使 IBF变 0,告诉设备，数据已被取走，可以送新的

30、数据了。当外设再次准备好一个数据后，再发一个选通信号。如此重复，CPU用查询方式读取输入设备的数据。4.1 1 图 4.23中，74LS244是 8 路同相缓冲器/驱动器（即输出和输入同相），74LS240是 8路反相缓冲器/驱动器（即输出和输入反相），74LS273是 8 个共时钟的D 型触发器组成的8位寄存器,S0 S7是8个开关,LED0-LED7是8 个发光二极管。根据图中的接法,当74LS240的某路输出为低电平时，所连的发光二极管亮；否则，该发光二极管不亮。请回答以下问题：图中哪些可看成是设备？这是什么方式的接口电路？该接口中有几个I/O端口？占用了几个I/O端口地址？在运行下面程

31、序期间，按 下 S0键，哪个或哪些发光二极管会亮？For（i=0;i 10000;i+）a=inprotb（0 x100）;/*事先已将变量a 定义为无符号字符型*/a=-a;/*“”为“按位求反”运 算 符*/outportb（0 x100,a）;for（j=0;j MMX Pentiums Pentium II、PentiumHI等。8.12 Pentium Pro中采用了哪些新技术？答：在 Pentium Pro中采用了以下新技术：12级高时钟频率的超级指令流水线三路超标量微结构；推测执行和动态分支预测；超顺序执行；8KB两路组相联指令Cache和 8KB 4 路组相联数据Cache；地

32、址总线宽度增至36位；采用双独立总线结构。8.13 Pentium 4 有哪些主要特点？答：Pentium 4 的主要特点有：支 持 400MHz或 533 MHz系统总线；超管线技术；快速执行引擎；更先进的分支预测技术；加强型浮点运算功能；数 据 流 SIMD扩充指令集2；L1执行轨迹Cache；512KB或 256 KB L 2先进的传输Cache。8.14 什么是多线程？硬件支持多线程意味着什么？Intel公司在哪种处理器中首先开始采用该技术？答：线程是一个程序或程序的一部分，多线程是指同时有多个程序在运行。多线程通常是由操作系统通过为线程分配时间片来实现的，从微观上看，即一个时间片内还

33、是只有一个线程在运行。硬件支持多线程意味着真正实现了同一时刻执行多个线程。Intel公司在Xeon MP处理器中首先开始采用了硬件支持多线程技术。8.15 Celeran（赛扬）是什么？Intel公司为什么要推出该产品？和同档次的Pentium处理器相比，主要区别是什么？答：Celeran是 Intel公司推出的一种微处理器。AMD公司一直以同档次而低价位的策略和Intel竞争，为此，Intel公司推出低价位的Pentium产品，即 Celeran。和同档次的Pentium处理器相比，Celeran主要在于片内的Cache容量减少了。8.2 简述微处理器内部Cache的发展变化情况。答：Cac

34、he在刚引入时，是指在CPU与主存之间容量相对较小、但速度很快的存储器。早期的Cache一般由静态RAM（SRAM）构成。然而，SRAM的速度和CPU的速度还是相差甚远。为了进一步提高访问存储器操作的执行速度，从 80486开始，在 CPU内部设置Cacheo并且，由 80486的一个Cache变成分别存放数据和指令的两个Cache；内部Cache的容量也由 80486的 8KB逐步扩大到256 KB或更多;Cache的组织由直接相联变成多路组相联;CPU内部的Cache也由一级变为两级，并且Cache的存取时间变得更短。前 3 方面变化使得Cache的命中率得到进一步提高，而第4 方面变化使

35、得CPU访问存储器的操作进一步加快。8.3 什么叫执行轨迹Cache?Intel公司在哪种微处理器中首次采用该种Cache?答：执行轨迹Cache位于指令译码逻辑和执行核心逻辑之间，用来存放已经译码的指令或微操作。Intel公司在Pentium 4 微处理器中首次采用了执行轨迹Cache。8.4 什么叫双独立总线结构？采用该结构有什么好处？答：双独立总线（DIB）体系结构是指在处理器中设置两条数据总线，一条用于与L 2 高速缓存的连接，另一条作为处理器的主总线实现与主板上的主存储器等部件的连接。在没有采用DIB结构之前，L 2高速缓存与主存储器等部件共享处理器单一的数据总线，因而运行速度受到限

36、制。此外，随着处理器主频的提高，这条数据总线成为数据交换的瓶颈。DIB结构消除了这里的瓶颈，使得处理器能同时访问L 2高速缓存和主存储器。L 2高速缓存的运行速度也因此不再受限，可以接近或完全达到处理器核心速度。8.5 什么叫推测执行？什么叫动态分支预测？答：推测执行技术又称预测执行技术。它的基本思想是：在取指阶段，在局部范围内预先判断下一条待取指令最有可能的位置，即在取指部件就具有部分执行功能，以便取指的分支预测，保证取指部件所取的指令是按照指令代码的执行顺序取入，而不是完全按照程序指令在存储器中的存放顺序取入。动态分支预测是推测执行的一种具体做法，它是相对静态分支预测而言的。静态分支预测在

37、指令到了译码器，进行译码时，利 用 BTB中目标地址信息预测分支指令的目标地址。而动态分支预测的预测发生在译码之前，即对指令缓冲器中尚未进入译码器中的那部分标明每条指令的起始和结尾，并根据BTB中的信息进行预测，这样发现分支指令要早。8.6 什么叫超顺序执行技术？它主要体现在哪些方面？采用该技术需要有什么硬件支持？答：超顺序执行技术突破传统的计算机顺序执行模式，在可能的情况下，让位于执行方向前面的指令提前执行。这样，最大限度地利用计算机中各种资源，以计算机所能支持的最大限度最快地执行指令。超顺序执行主要表现在两个方面。一是一些因用到的寄存器而存在依赖关系的指令，暂时不考虑它们的依赖关系，而让它

38、们能并行执行。二是当一些需时较长的指令在执行时，使位于它后面的指令提前开始执行，而不要等这条指令执行完毕。采用超顺序技术除必须具有取指部件与指令译码部件之外，还需要有寄存器更名表、指令池、驻留站、派遣/执行部件、结果退回部件等硬件支持。8.7 深度指令流水线是指什么？采用该结构有什么好处？答：采用深度指令流水线结构是指将指令的执行过程进一步细化，流水线的级数变多，而每一级的工作更少、更合理。这样做有两个好处：一是流水线级数变多、处理更趋合理，可使单条指令流水线并行执行指令的能力更强；二是每一级的处理时间更短，可以进一步提高微处理器的工作频率。总之，使微处理器执行指令的速度更快、效率更高.8.8

39、 MMX技术主要包括哪些内容？答：MMX技术主要包括单指令多数据技术(SIMD)、57条新指令、8 个 64位宽的MMX寄存器和4 种新的数据类型。8.9 3D NOW!是哪方面的技术？由哪个公司首次提出？答：3D NOW!是在MMX技术的基础上，通过设计一组新的指令来改善浮点处理与多媒体应用之间冲突的一种技术，由 AMD公司首次提出。9.1 按照总线所处的物理位置分，总线可分成哪几类？答：按照总线所处的物理位置分，总线可以分成四种：片内总线；模板内部总线;板间总线；模板与设备之间、计算机与设备之间、计算机与计算机之间的总线。9.10 什么叫猝发传输？答：猝发传输是指，在数据传输中一个地址相位

40、之后跟着若干数据相位，这意味着传输从某一个地址开始后，可以连续对数据进行操作，而每次的操作数地址是自动(通常是加1)形成的。9.11 与 ISA总线对比，说明PCI总线的独立于处理器特性。答：ISA总线实际上是中央处理器信号的延伸或再驱动，而 PCI总线以一种独特的中间缓冲器方式，独立于处理器，并将中央处理器子系统与外围设备分开。一般来说，在中央处理总线上增加更多的设备或部件,会降低系统性能和可靠程度。而有了这种缓冲器的设计方式,用户可随意增添外围设备，而不必担心会导致系统性能的下降。这种独立于处理器的总线结构还可保证外围设备互连系统的设计不会因处理器技术的变化而变得过时.9.12 什么叫即插

41、即用？PCI总线设备对即插即用的硬件支持是什么？答：所谓即插即用，是指当新的接口卡插入总线插槽时，系统能自动识别并装入相应的设备驱动程序，因而立即可以使用。PC I总线设备对即插即用的硬件支持是每个PCI接口卡中的 256字节的配置寄存器。9.13 什么叫主设备？什么叫从设备？答：在 PCI总线上，引发PCI传输事务的实体称为主设备。主设备应具备处理能力，能对总线进行控制，即当一个设备作为主设备时，它就是一个总线主控器。响应传输事务的实体称为从设备，从设备又称为目标设备。9.14 32位 PCI总线和64位 PCI总线分别使用多少线的总线插槽？采用什么机制来保证5V和 3.3V板卡不会互相插错

42、（不必说出具体的管脚号）？PCI总线插槽和板卡上的printl#和print2#两个引脚用来做什么？答：32位 PCI总线使用124线总线插槽，64位 PCI总线使用188线总线插槽。5V 系统和3.3V系统通过在板卡和插槽的不同位置安排突起和缺口保证不同的5V 系统和3.3V系统的板卡不会互相插错。printl#和 print2#两个引脚用来表示板卡是否存在于插槽上以及提供板卡电源总需求信息。9.15 一个系统中最多可有多少条PCI总线？答：256条。9.16 对总线信号C/BE3 0#作简要说明（信号的中文名称，在什么时间传输什么信号，信号后面的“#”表示什么）。答：C/BE3 0#是总线

43、命令和字节允许复用信号。在地址相位中，这四条线上传输总线命令，在数据相位内，它们传输字节允许信号，表明整个数据相位中AD31 00上哪些字节为有效数据。表示在数据相位中作为字节允许信号使用时是低电平有效。9.1 7 对 于 P C I总线，总线命令是由谁发出的？发给谁？表示什么？总线命令是否需要锁存？是否需要译码？答：总线命令是由通过仲裁获得总线控制权的主设备发出的，发给从设备。表示当前传输事务的类型。总线命令需要锁存和译码。9.18 PCI总线规范中定义了哪几种物理地址空间？答：PCI总线规范中定义了三种物理地址空间：内存地址空间、I/O地址空间和配置地址空间9.19 什么叫正向译码？什么叫

44、反向译码？答：正向译码是指总线上每个设备都监视地址线上的访问地址，判断是否落在自己的地址范围内。反向译码是指要接受未被其他设备在正向译码中接受的所有访问，因此，反向译码只能由总线上的一个设备来实现。9.2 总 线规范一般包括哪些？分别做简要说明。答：总线规范一般包括4 个方面：逻辑规范一一引脚的定义、信号的描述等；时序规范一一信号的时序、相互之间的配合等；电气规范信号的电平，如 TTL电平、CMOS电平等；机械规范一一模板的尺寸、插槽、插头的结构、总线引脚的宽度以及间距等。对于外部总线，机械规范是指总线连接器的结构、尺寸等。对于串行总线，总线规范还包括通信协议。9.20 PCI总线传输机制是理

45、解PC1总线规范的基础。请回答下面与PCI总线传输机制有关的问题：一 次 PCI传输由几个地址相位和几个数据相位组成？地址相位何时开始？在什么情况下才能进行主、从设备之间的数据传送？主设备和从设备如何插入等待时钟周期？主设备如何告诉从设备现在己进入最后一个数据相位？完成最后一个数据传送后，IRDY#应如何设置？由哪两个信号决定PCI总线的忙和闲？何时为忙？何时为闲？为什么在PCI总线读操作的地址相位和第一个数据相位之间AD线上必须有一个总线转换周期？而在PCI总线写操作时，为什么不需要这样一个总线转换周期？主设备如何提出终止传输要求？而从设备又是如何提出终止传输要求？传输的最终停止由谁完成？答

46、：一 次 PCI传输由一个地址相位和一个或多个数据相位组成。地址相位由FRAME#变为有效的时钟周期开始。当 1RDY#和 TRDY#同时有效时，才能进行主、从设备之间的数据传送。主设备通过设置1RDY#信号无效插入等待时钟周期，从设备通过设置TRDY#信号无效插入等待时钟周期。主设备通过撤销FRAME#信号并建立IRDY#信号来通知从设备现在已经进入最后一个数据相位。完成最后一个数据传送后，IRDY#信号应该撤销，表示最后一个数据传输完成。由FRAME#和IRDY#共同决定PCI总线的忙和闲，其中一个信号有效时表示总线处于忙状态，两个都无效时表示总线处于空闲状态。因为在读操作中的地址相位过后

47、，A D线由主设备驱动变为由从设备驱动，所 以PCI总线读操作的地址相位和第一个数据相位之间AD线上必须有一个总线转换周期，否则就会出现总线竞争；而在PCI总线写操作时，AD线始终都是由主设备驱动的，所以不需要总线转换周期。主设备通过撤销FRAME#信号并且建立IRDY#信号通知从设备已经进入最后一个数据相位，从而提出终止传输的要求；从设备通过设置STOP#信号有效请求终止传输。传输的最终停止由主设备完成。9.21配置周期的产生是PCI总线规范中的一项重要内容。它实际是说明如何实现对配置空间的访问。对 于PC/AT兼容机，PCI总线规范中定义了用软件产生PCI配置周期的两种机制，其中配置机制1

48、#是使用时要优先考虑的，也是目前所采用的。请回答下面与配置机制1#有关的问题：在这种机制中，定义了两个32位寄存器：CONFIG_ADDRESS和CONFIG_DATA,它们的I/O地址分别是什么？除了最低两位和最高位之外，CONFIG_ADDRESS的格式与含义是否和配置访问1相同？其最高位表示什么？当 对CONFIG_ADDRESS进行写操作时和读操作时，实现该配置机制的主桥路分别作何处理？当桥电路发现针对CONFIG_DATA的访问时，作何处理？桥电路进行配置周期转换的一项重要工作是根据CONFIG_ADDRESS的内容决定地址线（AD线）上的信息.按照转换关系不同，配置周期转换分成哪两

49、类？其转换关系分别是什么？答：CONFIG_ADDRESS 的端 口地址是 0CF8H,CONFIG_DATA 的端 口地址是 0CFCH。含义相同，其最高位是允许位，决定是否允许把对CONFIG_DATA的访问转变成PCI总线上的配置访问。当 对CONFIG_ADDRESS进行写操作时、主桥路把写入数据存入到自己内部的CONHG_ADDRESS寄存器。当 对CONFIG_ADDRESS进行读操作时，主桥路将返回CONFIG_ADDRESS寄存器中的数据。当桥电路发现针对CONFIG-DATA的访问命令时，检查CONFIG-ADDRESS寄存器中的允许位和总线编号域。如果允许位为1,同时总线编

50、号与该桥路或任何在桥路之后的总线编号相符时，则该桥路进行一次配置周期的转换。按照转换关系不同，配置周期转换可以分成0类转换和1类转换。进行。类转换时，桥电路对设备编号域进行译码并在适当的IDSEL线上建立信号，而功能编号域和寄存器编号域不变，直接从CONFIG_ADDRESS中获得，从而在PCI总线上完成一次配置访问。当进行 1 类配置周期转换时，桥路在一个配置命令的地址期间，直接将CONFIG_ADDRESS寄存器的内容复制到PCI总线的地址线上，并保证A D 0为 01。9.2 2 简述PCI总线的仲裁机制。答：P C I总线的仲裁机制主要表现在两个方面。一是集中仲裁，每个主设备都有自己的