数字逻辑(第4章第1、2讲).ppt

《数字逻辑(第4章第1、2讲).ppt》由会员分享，可在线阅读，更多相关《数字逻辑(第4章第1、2讲).ppt（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第四章 组合逻辑电路教学 教学目的 目的1.1.掌握：组合逻辑电路的分析和设计；常用组合逻辑电路 掌握：组合逻辑电路的分析和设计；常用组合逻辑电路的工作原理及功能；用 的工作原理及功能；用MSI MSI实现组合逻辑电路的设计。实现组合逻辑电路的设计。2.2.了解组合电路的竞争冒险现象产生原因及消除方法。了解组合电路的竞争冒险现象产生原因及消除方法。重点 重点与 与难 难 点 点重点 重点:组合逻辑电路的分析和设计；常用组合逻辑电路的 组合逻辑电路的分析和设计；常用组合逻辑电路的工作原理及功能；用 工作原理及功能；用MSI MSI实现组合逻辑电路的设计。实现组合逻辑电路的设计。难点：是用 难点：

2、是用MSI MSI实现中、大规模集成电路的组合逻辑设计。实现中、大规模集成电路的组合逻辑设计。教学 教学内容 内容1.1.组合逻辑电路的分析和设计方法 组合逻辑电路的分析和设计方法2.2.常用的组合逻辑电路 常用的组合逻辑电路3.3.组合逻辑电路的竞争冒险现象 组合逻辑电路的竞争冒险现象第一节 组合逻辑电路的分析和设计方法v 组合逻辑电路的分析方法v 组合逻辑电路的设计方法 数字系统中的逻辑电路分为两种：组合逻辑电路和时序逻辑电路。本章讨论组合逻辑电路。如果一个逻辑电路在任何时刻产生的稳定输出值仅仅取决于该时刻各输入值的组合，而与过去的输入值无关，则称该电路为组合逻辑电路。组合逻辑电路可用示框

3、图进行描述。从电路结构来看，组合电路具有两个特点：(1)电路由逻辑门电路组成，不包含任何记忆元件，没有记忆能力。(2)输入信号是单向传输的，输出仅由当前输入决定，与电路过去输入状态无关；电路中不存在任何反馈回路。根据给定的组合逻辑电路，写出逻辑表达式，根据给定的组合逻辑电路，写出逻辑表达式，或或写出其真值表写出其真值表,从而了解其电路的逻辑功能，确定从而了解其电路的逻辑功能，确定输出与输入的关系，并在必要时运用逻辑函数化输出与输入的关系，并在必要时运用逻辑函数化简的方法对逻辑电路设计是否合理进行评定。简的方法对逻辑电路设计是否合理进行评定。分析的目的在于检验所设计的逻辑电路是否能实分析的目的在

4、于检验所设计的逻辑电路是否能实现预定的逻辑功能。现预定的逻辑功能。4.1.1 组合逻辑电路的分析组合逻辑电路的分析过程 组合逻辑电路的分析过程例：组合电路如图所示，分析该电路的逻辑功能。&1ABCLP解：（解：（1 1）由逻辑图逐级写出表达式（借助中间变量）由逻辑图逐级写出表达式（借助中间变量P P）。）。APBPCP（2 2）化简与变换：）化简与变换：（3）由表达式列出真值表。（4）分析逻辑功能：当A、B、C三个变量不一致时，输出为“1”，所以这个电路称为“不一致电路”。0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1A B C01111110 L 真值表组合

5、逻辑电路的设计方法：根据给出的实际逻辑问题，求出实现这一逻辑功能的最简单逻辑电路。设计步骤如下：1.进行逻辑抽象，将一个实际的逻辑问题抽象为一个逻辑函数。首先分析所给实际逻辑问题的因果关系，将引起事件所产生的结果作为输出函数，再分别以二值逻辑0和1给以逻辑赋值，做出真值表。2.根据真值表可写出输出逻辑函数的“与或”表达式。3.将输出逻辑函数表达式进行化简或变换。4.根据化简或变换后的输出逻辑函数表达式，画出其逻辑图。采用小规模集成器件的组合逻辑电路设计 采用小规模集成器件的组合逻辑电路设计用与非门设计逻辑电路根据功能要求填卡诺图化简逻辑函数列真值表写最简与或式 用多种基本门设计逻辑电路变为与非

6、与非式例：射击游戏每人打三枪，一枪打鸟，一枪打鸡，一枪打兔子。规则：打中两枪得奖（其中有一枪必须是鸟）。解(1)：设置自变量 A打中鸟、B打中鸡、C打中兔子。00000111 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1得最简与 得最简与 或表达式：或表达式：（4 4）画出逻辑图）画出逻辑图（5）如果要求用与非门实现该逻辑电路，就应将表达式转换成与非与非表达式：（3）用卡诺图化简。ABC000 0111110 A B C1 1 100000&1LBACAC&B&L&逻辑函数形式的变换n“与或”“与非与非”表达式n对对YY两次求反

7、两次求反n利用利用摩根定理摩根定理将函数将函数进行变换。进行变换。例：用与非门实现例：用与非门实现n“与或”“与或非”表达式n对对YY 一次求反一次求反例：用与或非门实现例：用与或非门实现n“与或”“或非或非”表达式n对对YY两次求对偶两次求对偶n对对YY的的“或与或与”表达式表达式两次求反两次求反。例：用或非门实现例：用或非门实现生活中常用十进制数及文字、符号等表示事物。数字电路只能以二进制信号工作。用二进制代码表示文字、符号或者数码等特定对象的过程，称为编码。实现编码的逻辑电路，称为编码器。编码器译码器4.2.1 编码器对M个信号编码时，应如何确定位数N？N位二进制代码可以表示多少个信号？

8、例：对101键盘编码时，采用几位二进制代码？编码原则：N位二进制代码可以表示2N个信号，则对M个信号编码时，应由2N M来确定位数N。例：对101键盘编码时，采用了7位二进制代码ASC 码。27128101。目前经常使用的编码器有普通编码器和优先编码器两种。一、普通编码器 特点：任何时刻 特点：任何时刻只允许输入一个 只允许输入一个编码信号。编码信号。输输 入入输输 出出II00II11II22II33II44II55II66II77Y Y2 2Y Y1 1Y Y0 0110000000000000000000000110000000000000000110000110000000000001

9、10000000011000000000011110000000011000000110000000000000011000011001100000000000011001111000000000000000011111111利用无关项化简，得：用门电路实现逻辑电路：用门电路实现逻辑电路：Y&1&Y0Y216I I1I2141II1II1I11310 57二、优先编码器 二、优先编码器 特点：允许同时 特点：允许同时输入两个以上的 输入两个以上的编码信号，但只 编码信号，但只对其中优先权最 对其中优先权最高的一个进行编 高的一个进行编码。码。例：例：8 8线 线-3-3线优先 线优先编码器 编

10、码器（设（设I I7 7优先权最高 优先权最高I I0 0优先权最低）优先权最低）输 输 入 入 输 输 出 出I I0 0I I1 1I I2 2I I3 3I I4 4I I5 5I I6 6I I7 7Y Y2 2Y Y1 1Y Y0 0X X X X X X X X X X X X X X 1 1 1 1 1 1 1 1X X X X X X X X X X X X 1 1 0 0 1 1 1 1 0 0X X X X X X X X X X 1 1 0 0 0 0 1 1 0 0 1 1X X X X X X X X 1 1 0 0 0 0 0 0 1 1 0 0 0 0X X X

11、X X X 1 1 0 0 0 0 0 0 0 0 0 0 1 1 1 1X X X X 1 1 0 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0X X 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 11 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0扩展电路功能：G门、G门、G门组成控制电路。S 控制端（选通输入端）Ys选通输出端，低电平表示“无编码信号输入”YEX扩展端，低电平表示“有编码信号输入”线线优先编码器74HC148的逻辑图Y2=I7+I6+I5+I4Y1=I7+I6+I3I4I5+I2I4I5Y0=

12、I7+I5I6+I3I4I6+I1I2I4I6真值表输入：逻辑0(低电平）有效 输出：逻辑0(低电平）有效工作状态禁止状态输出全为高电平允许编码，但无有效编码请求正在优先编码输出是反码低电平有效优先权最高 第一片为高优先权 第一片为高优先权 只有 只有(1)(1)无编码输入时，无编码输入时，(2)(2)才允许工作 才允许工作 第 第(1)(1)片 片 时表示对 时表示对 的编 的编码 码级联使用:用两片74HC148构成16线4线优先编码器。编码输出为原码译码：编码的逆过程，将编码时赋予代码的特定含义“翻译”出来。译码器：实现译码功能的电路。常用的译码器有二进制译码器、二-十进制译码器和显示译

13、码器等。二进制代码 原来信息 编码对象编码 译码4.2.2 译码器位二进制译码器（线线译码器）3位二进制译码器的框图译码器将每个输入代码译成对应的一根输出线上的高、低电平信号。采用二极管与门阵列构成的位二进制译码器 用二极管与门阵列构成的译码器比较简单，但是其电路的输入电阻较低而输出电阻较高，且输出的高、低电平信号发生偏移。通常只在一些大规模集成电路内部采用这种结构，而在一些中规模集成电路译码器中多采用三极管集成门电路结构。用与非门组成的线线译码器74LS138S1,S2,S3为片选段，S1=1,S2=S3=0 时，Gs输出高电平，译码器处于工作状态。输 输 入 入 输 输 出 出A A2 2

14、 A A1 1 A A0 0Y Y0 0 Y Y1 1 Y Y2 2 Y Y3 3 Y Y4 4 Y Y5 5 Y Y6 6 Y Y7 7 1 1 1 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 1 0 0 0 0 0 0 0 00 0 1 0 0 10 1 0 0 1 00 1 1 0 1 11 0 0 1 0 01 0 1 1 0 11 1 0 1 1 01 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1

15、 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 1 1 1

16、1 1 1 074LS138的功能表高电平有效输入控制端低电平有效译中为0禁止译码译码工作逻辑符号（输出0有效）：当控制端S1S2S3=100 时，译码器处工作状态，它能将三位二进制数的每个代码分别译成低电平。74LS138Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0S 2 S 3 S 1A2 A1 A0当译码器禁止工作时，所有输出端都输出无效电平（高电平）。Y 7 Y 6 Y 5 Y 4 Y 3 Y 2 Y 1 Y 0S 2 S 3S1S2S374138(高位片)0A1A2A2Y7YY Y Y Y5 4301 6YY三、译码器的应用 三、译码器的应用1 1译码器的扩展 译码

17、器的扩展用两片 用两片74138 74138扩展为 扩展为4 4线 线16 16线译码器 线译码器1D0D2D1D374138(低位片)A1A2A02Y7YY Y Y Y543016YYS1S2S3扩展位控制使能端1 0 0 1高位片工作02 2实现组合逻辑电路 实现组合逻辑电路例 例:试用译码器和门电路实现逻辑函数：试用译码器和门电路实现逻辑函数：解 解：将 将逻 逻辑 辑函 函数 数转 转换 换成 成最 最小 小项 项表 表达 达式 式:再转换成与非 再转换成与非 与非形式。与非形式。=m m3 3+m m5 5+m m6 6+m m7 7 用一片 用一片74138 74138加一个与非

18、加一个与非门就可实现该逻辑函数。门就可实现该逻辑函数。1S0A74138S2 21 2AS AY1Y Y Y 2YYY7 3Y4 5 6 0AB C 10 0L&数字显示译码器 数字显示译码器 数字显示器分类：数字显示器分类：按显示方式分 按显示方式分:有字型重叠式、点阵式、分段式等。有字型重叠式、点阵式、分段式等。按发光物质分 按发光物质分:有发光二极管 有发光二极管(LED)(LED)式、荧光式、液晶显示等。式、荧光式、液晶显示等。1 1七段式 七段式LED LED显示器 显示器 LED LED显示器有两种结构：显示器有两种结构：2 2七段显示译码器 七段显示译码器7448 7448 74

19、48 7448是 是一 一种 种与 与共 共阴 阴极 极数 数字 字显 显示 示器配合使用的集成译码器。器配合使用的集成译码器。COMabcdefgDP共阴极 共阴极COMabcde fgDPbc d agfeA3A2A1A07448LTRBIBI/RBO试灯输入端灭零输入端灭灯输入端灭零输出端1 1 1 1 1 1 0 1 1 1 1 1 1 00 1 1 0 0 0 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 0 1 1 0 11 1 1 1 0 0 1 1 1 1 1 0 0 10 1 1 0 0 1 1 0 1 1 0 0 1 11 0 1 1 0 1 1 1

20、0 1 1 0 1 10 0 1 1 1 1 1 0 0 1 1 1 1 11 1 1 0 0 0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 11 1 1 0 0 1 1 1 1 1 0 0 1 10 0 0 1 1 0 1 0 0 0 1 1 0 10 0 1 1 0 0 1 0 0 1 1 0 0 10 1 0 0 0 1 1 0 1 0 0 0 1 11 0 0 1 0 1 0 1 0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0

21、 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1a b c d e f g a b c d e f g输 输 出 出1 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 10 00 01 1 BI/RBO BI/RBO输入 输入/输出 输出0 01 12 23 34 45 56 67 78 89 910 1011 1112 1213 1314 1415 15灭灯 灭灯灭零 灭零试灯 试灯功能 功能（输入）（输入）1 1 1 11 1 1 1 1 1 1 1 1 1 1 1 1

22、 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 00 0 LT RBI LT RBI显示 显示字形 字形输 输 入 入0 0 0 0 0 0 0 00 0 0 1 0 0 0 10 0 1 0 0 0 1 00 0 1 1 0 0 1 10 1 0 0 0 1 0 00 1 0 1 0 1 0 10 1 1 0 0 1 1 00 1 1 1 0 1 1 11 0 0 0 1 0 0 01 0 0 1 1 0 0 11 0 1 0 1 0 1 01 0 1 1 1 0 1 11 1 0 0 1 1 0 01 1 0 1 1 1 0 11 1 1 0 1 1 1

23、01 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 A A3 3 A A2 2 A A1 1 A A0 0 七段显示译码器 七段显示译码器7448 7448的功能表 的功能表一、一、数据选择器的基本概念及工作原理数据选择器的基本概念及工作原理 数 数据 据选 选择 择器 器:n n位 位地 地址 址码 码A An n-1-1 A A0 0决 决定 定m m个 个数 数据 据输 输入 入端 端中哪一个输入数据传送到唯一的输出端 中哪一个输入数据传送到唯一的输出端Y Y上 上。满足。满足m m=2 2n4.2.3 数据选择器2位地址选择信号A1 A0输出数据输入D3D2D1D0Y000110 11双四选一数据选择器 双四选一数据选择器100地址输入端控制输入端数据输入端输出端TG1TG3TG2TG4TG6TG5D011D11D21D3111&A011A1Y11TG1TG3TG2TG4TG6TG5D0D01 11D1D11D2D21D3D311 11 1&A0A011A1A1Y Y1 11 101011110000111TG1TG3TG2TG4TG6TG51111111&A011A1Y11TG1TG3TG2TG4TG6TG51 111111 11 1&A0A011A1A1Y Y1 11 1D0D2D3D1D1