计算机组成原理第三章课件(白中英版).ppt

《计算机组成原理第三章课件(白中英版).ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第三章课件(白中英版).ppt（103页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、3.1 3.1 存储器概述存储器概述3.2 3.2 随机读写存储器随机读写存储器3.3 3.3 只读存储器和闪速存储器只读存储器和闪速存储器 3.4 3.4 高速存储器高速存储器3.5 3.5 cachecache存储器存储器 3.6 3.6 虚拟存储器虚拟存储器3.7 3.7 存储保护存储保护 第第3章章存储系统存储系统3.1存储器概述存储器概述v存储器的两大功能：存储器的两大功能：1、存储（写入存储（写入Write）2、取出（读出取出（读出Read）v三项基本要求：三项基本要求：1、大容量、大容量2、高速度、高速度3、低成本、低成本3.1存储器概述存储器概述v概念概念1、基基本本存存储储单

2、单元元：存存储储一一位位（bit）二二进进制制代代码的存储元件称为基本存储单元（或存储元）码的存储元件称为基本存储单元（或存储元）2、存存储储单单元元：主主存存中中最最小小可可编编址址的的单单位位，是是CPU对主存可访问操作的最小单位。对主存可访问操作的最小单位。3、存存储储器器：多多个个存存储储单单元元按按一一定定规规则则组组成成一一个个整体。整体。3.1.1存储器的分类存储器的分类1.按存储介质分类按存储介质分类2.按存取方式分类按存取方式分类3.按存储器的读写功能分类按存储器的读写功能分类4.按信息的可保存性分类按信息的可保存性分类5.按在计算机系统中的作用分类按在计算机系统中的作用分类

3、3.1.1 3.1.1 存储器分类存储器分类半导体存储器半导体存储器：用半导体器件组成的存储器：用半导体器件组成的存储器磁表面存储器磁表面存储器：用磁性材料做成的存储器：用磁性材料做成的存储器 按存储介质分按存储介质分 按存储方式分按存储方式分 随随机机存存储储器器：任任何何存存储储单单元元的的内内容容都都能能被被随随机机存存取取，且存取时间和存储单元的物理位置无关且存取时间和存储单元的物理位置无关顺序存储器顺序存储器：只能按某种顺序来存取，存取时间和存：只能按某种顺序来存取，存取时间和存储单元的物理位置有关储单元的物理位置有关 按存储器的读写功能分：按存储器的读写功能分：ROMROM，RAM

4、RAM 按信息的可保存性分：按信息的可保存性分：非永久记忆，永久记忆非永久记忆，永久记忆 按在计算机系统中的作用分：按在计算机系统中的作用分：主存、辅存、高速缓存、控制存储器主存、辅存、高速缓存、控制存储器计算机组成原理计算机组成原理3.1.2 存储器的分级结构示意图示意图虚拟存储器虚拟存储器v寄存器寄存器微处理器内部的存储单元微处理器内部的存储单元v高速缓存（高速缓存（Cache）完全用硬件实现主存储器的速度提高完全用硬件实现主存储器的速度提高v主存储器主存储器存存放放当当前前运运行行程程序序和和数数据据，采采用用半半导导体体存存储储器器构构成成v辅助存储器辅助存储器磁记录或光记录方式磁记录

5、或光记录方式磁盘或光盘形式存放可读可写或只读内容磁盘或光盘形式存放可读可写或只读内容以外设方式连接和访问以外设方式连接和访问计算机组成原理计算机组成原理3.1.3 主存储器的技术指标l存储容量存储容量主存存储容量：以字节主存存储容量：以字节B B（ByteByte）为基本单位）为基本单位半导体存储器芯片：以位半导体存储器芯片：以位b b（BitBit）为基本单位）为基本单位存储容量以存储容量以2 2101010241024规律表达规律表达KBKB，MBMB，GBGB和和TBTB厂商常以厂商常以10103 310001000规律表达规律表达KBKB，MBMB，GBGB和和TBTBl存取时间（访问

6、时间）存取时间（访问时间）发出读发出读/写命令到数据传输操作完成所经历的时间写命令到数据传输操作完成所经历的时间l存取周期存取周期两次存储器访问所允许的最小时间间隔两次存储器访问所允许的最小时间间隔存取周期大于等于存取时间存取周期大于等于存取时间l存储器带宽（数据传输速率）存储器带宽（数据传输速率）单位时间里存储器所存取的信息量单位时间里存储器所存取的信息量计算机组成原理计算机组成原理3.2 随机读写存储器lSRAMSRAM（静态（静态RAMRAM：Static RAMStatic RAM）以触发器为基本存储单元以触发器为基本存储单元不需要额外的刷新电路不需要额外的刷新电路速度快，但集成度低，

7、功耗和价格较高速度快，但集成度低，功耗和价格较高lDRAMDRAM（动态（动态RAMRAM：Dynamic RAMDynamic RAM）以单个以单个MOSMOS管为基本存储单元管为基本存储单元要不断进行刷新（要不断进行刷新（RefreshRefresh）操作）操作集成度高、价格低、功耗小，但速度较集成度高、价格低、功耗小，但速度较SRAMSRAM慢慢计算机组成原理计算机组成原理3.2.1 SRAM存储器l6 6个开关管组成一个存储元，存储一位信息个开关管组成一个存储元，存储一位信息lN(=1/4/8/16/32)N(=1/4/8/16/32)个存储元组成一个存储单元个存储元组成一个存储单元l

8、存储器芯片的大量存储单元构成存储体存储器芯片的大量存储单元构成存储体l存储器芯片结构：存储器芯片结构：存储单元数存储单元数每个存储单元的数据位数每个存储单元的数据位数 2 2M MNN芯片的存储容量芯片的存储容量lM M芯片地址线的个数芯片地址线的个数lN N数据线的个数数据线的个数举例存储结构存储结构2K816K位存储容量位存储容量11个地址引脚个地址引脚8个数据引脚个数据引脚计算机组成原理计算机组成原理SRAM的控制信号l片选片选（CS*CS*或或CE*CE*）片选有效，才可以对芯片进行读片选有效，才可以对芯片进行读/写操作写操作无效时，数据引脚呈现高阻状态，并可降低功耗无效时，数据引脚呈

9、现高阻状态，并可降低功耗 l读控制读控制（OE*OE*）芯片被选中有效，数据输出到数据引脚芯片被选中有效，数据输出到数据引脚对应存储器读对应存储器读MEMR*MEMR*l写控制写控制（WE*WE*）芯片被选中的前提下，若有效，将数据写入芯片被选中的前提下，若有效，将数据写入对应存储器写对应存储器写MEMW*MEMW*SRAM2114计算机组成原理计算机组成原理静态MOS存储器l基本存储元基本存储元66管静态管静态MOSMOS存储元存储元A A、电路图：、电路图：由两个由两个MOSMOS反相器交叉耦合而成的双稳态触发器。反相器交叉耦合而成的双稳态触发器。BAT5T4T3T1T2T6BS0VBS1

10、读/写“0”读/写“1”位/读出线位/读出线字线 6管MOS存储电路计算机组成原理计算机组成原理读/写“0”BAT2T5T4T0T1I/OI/OT7T6T3BS0VBS1读/写“1”位/读出线位/读出线Y选择线X选择线 6管双向选择MOS存储电路基本存储元基本存储元6管双向选择管双向选择MOS存储元存储元在纵向一列上的在纵向一列上的6管存储元共用一对管存储元共用一对Y选择控制管选择控制管T6、T7，这样存储体管子增加不多，但是双向地址译码选择，这样存储体管子增加不多，但是双向地址译码选择，因为对选择线选中的一列只是一对控制管接通，只有因为对选择线选中的一列只是一对控制管接通，只有X选选择线也被

11、选中，该位才被重合选中。择线也被选中，该位才被重合选中。计算机组成原理计算机组成原理静态MOS存储器基本存储元基本存储元66管静态管静态MOSMOS存储元存储元B B、存储元的工作原理、存储元的工作原理写写操操作作。在在字字线线上上加加一一个个正正电电压压的的字字脉脉冲冲，使使T T2 2 、T T3 3 管管导导通通。若若要要写写“0”“0”，无无论论该该位位存存储储元元电电路路原原存存何何种种状状态态，只只需需使使写写“0”“0”的的位位线线BSBS0 0 电电压压降降为为地地电电位位（加加负负电电压压的的位位脉脉冲冲），经经导导通通的的2 2 管管，迫迫使使节节点点的的电电位位等等于于地

12、地电电位位，就就能能使使1 1 管管截截止止而而0 0 管管导导通通。写写入入1 1，只只需需使使写写1 1的的位位线线BSBS1 1 降降为为地地电电位位，经导通的经导通的T T3 3 管传给节点，迫使管传给节点，迫使T T0 0 管截止而管截止而T T1 1 管导通。管导通。写写入入过过程程是是字字线线上上的的字字脉脉冲冲和和位位线线上上的的位位脉脉冲冲相相重重合合的的操操作作过过程。程。计算机组成原理计算机组成原理静态MOS存储器基本存储元基本存储元66管静态管静态MOSMOS存储元存储元B B、存储元的工作原理、存储元的工作原理读操作。读操作。只只需需字字线线上上加加高高电电位位的的字

13、字脉脉冲冲，使使T T2 2 、T T3 3 管管导导通通，把把节节点点A A、B B分分别别连连到到位位线线。若若该该位位存存储储电电路路原原存存“0”“0”，节节点点是是低低电电位位，经经一一外外加加负负载载而而接接在在位位线线0 0 上上的的外外加加电电源源，就就会会产产生生一一个个流流入入BSBS0 0 线线的的小小电电流流（流流向向节节点点经经T T0 0 导导通通管管入入地地）。“0”“0”位位线线上上BSBS0 0 就就从从平平时时的的高高电电位位下下降降一一个个很很小小的的电电压压，经差动放大器检测出经差动放大器检测出“”信号。信号。若若该该位位原原存存“1”“1”，就就会会在

14、在“1”“1”位位线线BSBS1 1 中中流流入入电电流流，在在 BSBS1 1 位线上产生电压降，经差动放大器检测出读位线上产生电压降，经差动放大器检测出读“1”“1”信号。信号。读读出出过过程程中中，位位线线变变成成了了读读出出线线。读读取取信信息息不不影影响响触触发发器器原来状态，故读出是非破坏性的读出。原来状态，故读出是非破坏性的读出。若若字字线线不不加加正正脉脉冲冲，说说明明此此存存储储元元没没有有选选中中，T T2 2 ，T T3 3 管管截截止止，A A、B B结点与位读出线隔离，存储元存储并保存原存信息。结点与位读出线隔离，存储元存储并保存原存信息。计算机组成原理计算机组成原理

15、计算机组成原理计算机组成原理静态MOS存储器lRAMRAM结构与地址译码结构与地址译码字结构或单译码方式字结构或单译码方式（1 1）结构：）结构：(A)(A)存储容量存储容量=行行bb列；列；(B)(B)阵列的每一行对应一个字，有一根公用的字选择线；阵列的每一行对应一个字，有一根公用的字选择线；(C)(C)每一列对应字线中的一位，有两根公用的位线每一列对应字线中的一位，有两根公用的位线BSBS0 0 与与BSBS1 1 。(D)(D)存储器的地址不分组，只用一组地址译码器。存储器的地址不分组，只用一组地址译码器。（2 2）字字结结构构是是2 2度度存存储储器器：只只需需使使用用具具有有两两个个

16、功功能能端端的的基基本本存存储储电电路路：字字线和位线线和位线（3 3）优点：结构简单，速度快：适用于小容量）优点：结构简单，速度快：适用于小容量M M（4 4）缺点：外围电路多、成本昂贵，结构不合理结构。）缺点：外围电路多、成本昂贵，结构不合理结构。计算机组成原理计算机组成原理静态MOS存储器地址写选通b7读出写入读选通A3A2A1A0字线W15W1W0BS1BS0字结构或单译码方式的RAM16选 1地址译码器FFFFFFFFFFFFFFFFFF读写电路读写电路读写电路：b1读出写入b0读出写入计算机组成原理计算机组成原理静态MOS存储器lRAMRAM结构与地址译码结构与地址译码位结构或双译

17、码方式位结构或双译码方式l （1 1）结构：结构：(A)(A)容容量量：N N（字字）bb（位位）的的RAMRAM，把把每每个个字字的的同同一一位位组组织织在在一一个个存存储储片片上上，每每片片是是N1N1；再再把把b b 片片并并列列连连接接，组组成成一一个个NbNb的的存存储储体体，就就构成一个位结构的存储器。构成一个位结构的存储器。(B)(B)在在每每一一个个N1N1存存储储片片中中，字字数数被被当当作作基基本本存存储储电电路路的的个个数数。若若把把N Nn n 个个基基本本存存储储电电路路排排列列成成N Nx x行行与与N Ny y列列的的存存储储阵阵列列，把把CPUCPU送送来来的的

18、n n位位选选择择地地址址按按行行和和列列两两个个方方向向划划分分成成n nx x 和和n ny y 两两组组，经经行行和和列列方方 向向译译码码器器，分别选择驱动行线与列线。分别选择驱动行线与列线。(C)(C)采用双译码结构，可以减少选择线的数目。采用双译码结构，可以减少选择线的数目。（2 2）优：驱动电路节省，结构合理，适用于大容量存储器。）优：驱动电路节省，结构合理，适用于大容量存储器。计算机组成原理计算机组成原理静态MOS存储器Y1Y64X64X1A5A4A3A2A1A0位结构双译码方式的RAMX地址译码64,164,64 1,64 1,1 I/O Y地址译码A6A7A8A9A10A1

19、1计算机组成原理计算机组成原理静态MOS存储器l用静态用静态MOSMOS存储片组成存储片组成RAMRAM 位扩展法：位扩展法：例例如如：用用8 8的的RAMRAM存存储储芯芯片片，组组成成8K88K8位位的的存存储储器器，按按8 8位位m1m1的的关关系系来来确确定定位位扩扩展展所所需需要要的的芯芯片片数数。共共需需8 8片片，每每一一芯芯片片的的数数据据线线分别接到数据总线的相应位。分别接到数据总线的相应位。字扩展法：字扩展法：字字扩扩展展：字字向向扩扩展展而而位位数数不不变变，将将芯芯片片的的地地址址线线、数数据据线线、读读写写控控制制线并联，而由片选信号来区分各片地址。线并联，而由片选信

20、号来区分各片地址。例例如如：用用16k816k8位位的的芯芯片片采采用用字字扩扩展展法法组组成成64k864k8位位的的存存储储器器：4 4个个芯芯片。片。地地址址分分配配：地地址址总总线线低低位位地地址址A A0 0A A1313与与各各芯芯片片的的1414位位地地址址端端相相连连，而而高两位的地址高两位的地址A A1414、A A1515经经2 2：4 4译码器和译码器和4 4个芯片的片选端个芯片的片选端CECE相连。相连。计算机组成原理计算机组成原理静态MOS存储器l用静态用静态MOSMOS存储片组成存储片组成RAMRAMl字位同时扩展法：字位同时扩展法：一一个个存存储储器器的的容容量量

21、假假定定为为MNMN位位，若若使使用用lklk位位的的芯芯片片（l lM,kM,kN N）需需要要在在字字向向和和位位向向同同时时进进行行扩扩展展。此此时时共共需需要要（M Ml l）（N Nk k）个个存存储器芯片。储器芯片。其其中中，M Ml l表表示示把把MNMN的的空空间间分分成成（M Ml l）个个部部分分（称称为为页页或或区区），每页（每页（N Nk k）个芯片。）个芯片。地址分配：地址分配：（A A）用）用loglog2 2 l l位表示低位地址：用来选择访问页内的位表示低位地址：用来选择访问页内的l l个字个字 （B B）用用loglog2 2（M Ml l）位位表表示示高高位

22、位地地址址：用用来来经经片片选选译译码码器器产产生生片片选信号。选信号。CPUCPU对对存存储储器器进进行行读读/写写操操作作，首首先先由由地地址址总总线线给给出出地地址址信信号号，然然后后要要对对存存储储器器发发出出读读操操作作或或写写操操作作的的控控制制信信号号，最最后后在在数数据据总总线线上上进进行行信信息息交流。所以，存储器与交流。所以，存储器与CPUCPU之间，要完成之间，要完成:地址线的连接；地址线的连接；数据线的连接；数据线的连接；控制线的连接。控制线的连接。存存储储器器芯芯片片的的容容量量是是有有限限的的,为为了了满满足足实实际际存存储器的容量要求，需要对存储器进行扩展。储器的

23、容量要求，需要对存储器进行扩展。存储器与存储器与CPUCPU连接连接 8K18K1位扩展组成的位扩展组成的8K8 RAM8K8 RAM 8 7 6 5 4 3 2 8k1 中央中央处理器处理器 CPU A0 A12 D0 :D7位扩展法位扩展法：只加长每个存储单元的字长，：只加长每个存储单元的字长，而不增加存储单元的数量而不增加存储单元的数量演示演示 A15 A14CPU A0 A13 A13 WE D0D7 2:4译码器译码器 CE CE16K8WE CE16K8WE CE16K8WEWE CE16K8WE16K816K8字扩展法组成字扩展法组成64K8 RAM64K8 RAM1110010

24、0字扩展法字扩展法：仅增加存储单元的数量，而各：仅增加存储单元的数量，而各单元的位数不变单元的位数不变演示演示字位同时扩展：字位同时扩展：21142114存储芯片存储芯片1K41K4扩展成扩展成2K82K8存储器存储器 D4-D7 D3-D0 A0 A1 A9 WE CPU A10 2114CS R/W 2114CS R/W 2114CS R/W 2114CS R/W 字字位位同同时时扩扩展展法法：既既增增加加存存储储单单元元的的数数量量，也也加长各单元的位数加长各单元的位数存储器系统的存储容量：存储器系统的存储容量：MN MN位位使用芯片的存储容量：使用芯片的存储容量：LKLK位位(LM(L

25、M，KN)KN)需要存储器芯片个数：需要存储器芯片个数：(MN)/(LK)(MN)/(LK)例例：利利用用2K42K4位位的的存存储储芯芯片片，组组成成16K816K8位位的的存存储储器，共需要多少块芯片？器，共需要多少块芯片？解解：（：（16K816K8）/（2K42K4）82821616即：共需即：共需1616块芯片。块芯片。(既需要位扩展，又需要字扩展既需要位扩展，又需要字扩展）又又例例：利利用用1K41K4位位的的存存储储芯芯片片，组组成成2K82K8位位的的存存储储器，共需要芯片数：器，共需要芯片数：（2K82K8）/（1K41K4）=22=4=22=4字、位同时扩展法:计计算算机机

26、是是一一个个有有严严格格时时序序控控制制要要求求的的机机器器。与与CPUCPU连连接接时时,CPU,CPU的的控控制制信信号号与与存存储储器器的的读读、写写周周期期之之间间的的配配合问题是非常重要的。合问题是非常重要的。注意注意:读出时间与读周期是两个不同的概念。读出时间与读周期是两个不同的概念。读读出出时时间间：是是指指从从CPUCPU给给出出有有效效地地址址开开始始，到到外外部部数数据总线上稳定地出现所读出的数据信息所经历的时间。据总线上稳定地出现所读出的数据信息所经历的时间。读读周周期期时时间间：则则是是指指对对存存储储片片进进行行两两次次连连续续读读操操作作时所必须间隔的时间。时所必须

27、间隔的时间。显显然然总总有有：读读周周期期 读读出出时间时间存储器的读、写周期ACSDOUT地址有效地址有效地址失效地址失效片选失效片选失效数据有效数据有效数据稳定数据稳定高阻高阻 静态静态 RAM(2114)读读 时序时序 tAtCOtOHAtOTDtRC片选有效片选有效读周期读周期 t tRCRC 地址有效地址有效 下一次地址有效下一次地址有效读时间读时间 t tA A 地址有效地址有效数据稳定数据稳定 t tCOCO 片选有效片选有效数据稳定数据稳定t tOTDOTD 片选失效片选失效输出高阻输出高阻t tOHAOHA 地址失效后的地址失效后的 数据维持时间数据维持时间ACSWEDOUT

28、DIN静态静态 RAM(2114)写写 时序时序 tWCtWtAWtDWtDHtWR写周期写周期 t tWCWC 地址有效地址有效下一次地址有效下一次地址有效写时间写时间 t tW W 写命令写命令 WEWE 的有效时间的有效时间t tAWAW 地址有效地址有效片选有效的滞后时间片选有效的滞后时间t tWRWR 片选失效片选失效下一次地址有效下一次地址有效t tDW DW 数据稳定数据稳定 WE WE 失效失效t tDHDH WE WE 失效后的数据维持时间失效后的数据维持时间计算机组成原理计算机组成原理动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路在在6 6管管静静态态

29、存存储储元元电电路路中中，信信息息是是存存于于T T0 0，T T1 1管管的的栅栅极极电电容容上上，由由负负载载管管T T4 4 ，T T5 5 经经外外电电源源给给T T0 0 ，T T1 1 管管栅栅极极电电容容不不断断地地进进行行充充电电以以补补充充电电容容电电荷荷。维维持持原原有有信信息息所所需需要要的的电电荷荷量。量。由由于于MOSMOS的的栅栅极极电电阻阻很很高高，栅栅极极电电容容经经栅栅漏漏（或或栅栅源源）极极间间的的泄泄漏漏电电流流很很小小，在在一一定定的的时时间间内内（如如2ms2ms），存存储储的的信信息息电电荷荷可可以以维维持持住住。为为了了减减少少管管子子以以提提高高

30、集集成成度度。可可以以去去掉补充电荷的负载管和电源，变成掉补充电荷的负载管和电源，变成4 4管动态存储元：管动态存储元：计算机组成原理计算机组成原理动态MOS存储器预充预充VDCDCDVSVSVDDBT3C1C0T1T0T2ADBS1BS0字线选择4管动态存储电路计算机组成原理计算机组成原理动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路写写入入操操作作：当当写写入入时时，字字选选择择线线加加入入高高电电平平，打打开开T T2 2 、T T3 3 控控制制管管，将将BSBS0 0 ，BSBS1 1 上上的的信信息息存存储储在在T T0 0 、T T1 1 管管的的栅栅极极电

31、电容容上上。当当T T2 2 、T T3 3 管管截截止止时时，靠靠T T0 0 、T T1 1 管管栅栅极极电电容容的的存存储储作作用用，在在一一定定时时间间内内，（如如2ms2ms）可可以以保保留留所写入的信息。所写入的信息。读读出出操操作作：当当读读出出时时，先先给给出出预预充充信信号号，于于是是电电源源就就向向位位线线的的寄寄生生电电容容CD CD 充充电电，使使它它们们都都达达到到电电源源电电压压（C CD D V VD D ），当当字字选选择择线线使使T T2 2 、T T3 3 管管导导通通时时，存存储储的的信信息息通通过过A A、B B端端向向位位线线输输出出。若若原原存存信信

32、息息为为1 1，则则电电容容C C1 1 上上存存有有电电荷荷，T T1 1 管管导导通通而而T T0 0 管管截截止止，因因此此，位位线线BSBS1 1 的的预预充充电电荷荷经经T T1 1 管管泄泄漏漏，位位线线BSBS1 1 有有读读出出电电流流流流过过。经经读读出出放放大大电电路路鉴鉴别别输输出出。与与此此同同时时，BSBS0 0 上上的的预预充充电电荷荷C CD D 可可以以通通过过A A点点向向C C1 1 进进行行充充电电。故故读读出出过过程程也也是是刷刷新新过过程。程。再再生生操操作作：“再再生生”或或“刷刷新新”。由由于于4 4管管存存储储元元的的信信息息电电荷荷有有泄泄漏漏

33、，电电荷荷数数不不象象6 6管管存存储储元元电电路路由由电电源源经经负负载载管管源源源源不不断断地地补补充充，时时间间一一长长就就会会丢丢失失信信息息。必必须须设设法在外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷。法在外界按一定规律不断给栅极进行充电，按需要补足栅极的信息电荷。计算机组成原理计算机组成原理动态MOS存储器l4 4管动态管动态M0SM0S存储元电路存储元电路 刷刷新新过过程程：在在字字选选择择线线上上加加一一个个脉脉冲冲就就能能实实现现自自动动刷刷新新。显显然然，只只要要定定时时给给全全部部存存储储元元电电路路执执行行一一遍遍读读操操作作，而而信信息不向外输出，那么

34、就可以实现动态存储器的再生或刷新。息不向外输出，那么就可以实现动态存储器的再生或刷新。计算机组成原理计算机组成原理动态MOS存储器l单管动态存储元：单管动态存储元：为为了了进进一一步步缩缩小小存存储储器器体体积积，提提高高集集成成度度，在在大大容容量量动动态态存存储储器器中中都都采用单管动态存储元电路。如图采用单管动态存储元电路。如图6.206.20存储元由存储元由T T1 1和和C CS S构成。构成。写写入入时时，字字选选择择线线加加高高电电平平，使使T T1 1管管导导通通，写写入入信信息息由由数数据据线线D D（位位线）存入电容线）存入电容C CS S中。中。读读出出时时，首首先先要要

35、对对数数据据线线上上的的分分布布电电容容C CD D预预充充电电，再再加加入入字字脉脉冲冲，使使1 1管管导导通通，C CS S与与C CD D上上电电荷荷重重新新分分配配以以达达到到平平衡衡。根根据据动动态态平平衡衡的的电电荷荷数数多多少少来来判判断断原原存存信信息息是是或或，因因此此，每每次次读读出出后后，存存储储内内容容就就被被破破坏坏。是是破坏性读出，必须采取措施，以便再生原存信息。破坏性读出，必须采取措施，以便再生原存信息。动动态态MOSMOS随随机机存存储储芯芯片片的的组组成成大大体体与与静静态态MOSMOS随随机机芯芯片片相相似似，由由存存储储体体和外围电路组成，但外围电路由于再

36、生操作要复杂得多。和外围电路组成，但外围电路由于再生操作要复杂得多。计算机组成原理计算机组成原理动态MOS存储器DCDCST1数据线字选择线单管动态存储电路计算机组成原理计算机组成原理动态存储器的刷新（Refresh）刷新的定义和原因刷新的定义和原因1 1、定义、定义 定期向电容补充电荷定期向电容补充电荷原因：原因：动动态态存存储储器器依依靠靠电电容容电电荷荷存存储储信信息息。平平时时无无电电源源供供电电，时时间间一一长长电电容容电电荷荷会会泻泻放放，需需定定期期向向电电容容补补充充电电荷，以保持信息不变。荷，以保持信息不变。注意刷新与重写的区别注意刷新与重写的区别l重写：破坏性读出后重写，以

37、恢复原来的信息重写：破坏性读出后重写，以恢复原来的信息l刷新：非破坏性读出的动态刷新：非破坏性读出的动态M M，需补充电荷以保持原来的信息，需补充电荷以保持原来的信息v2 2、刷新周期、刷新周期从从上上次次对对整整个个存存储储器器刷刷新新结结束束时时刻刻，到到本本次次对对整个存储器完成全部刷新一遍为止的时间间隔整个存储器完成全部刷新一遍为止的时间间隔一般为一般为2ms2ms，4ms4ms或或8ms8msv3 3、刷新方式：、刷新方式：按行读；按行读；集中式集中式分散式分散式异步式异步式刷新方式3872周期周期(1936s)128周期周期(64s)4000周期周期存储系统周期存储系统周期t tc

38、 ct tc ct tc ct tc ct tc ct tc ct tc ct tc c在在刷刷新新间间隔隔内内，前前段段时时间间进进行行正正常常操操作作，不不刷刷新新；需需要刷新时，暂停读要刷新时，暂停读/写周期，集中刷新整个存储器写周期，集中刷新整个存储器由由于于刷刷新新集集中中进进行行，会会造造成成芯芯片片“死死时时间间”过过长长；因因为芯片在刷新过程中，禁止了正常的读为芯片在刷新过程中，禁止了正常的读/写操作写操作把把一一个个存存储储周周期期分分为为两两半半，前前半半段段时时间间用用来来读读/写写操操作或维持信息，后半段时间作为刷新操作时间作或维持信息，后半段时间作为刷新操作时间加长了

39、系统周期，刷新过于频繁加长了系统周期，刷新过于频繁v 前前两两种种方方式式的的结结合合，把把刷刷新新操操作作平平均均分分散散到到整整个个刷刷新周期（新周期（PC机采用的刷新方式）机采用的刷新方式）v 例如：将例如：将61166116芯片在芯片在2ms2ms内分散地把内分散地把128128行刷新一遍行刷新一遍20002000 s128=15.625 s128=15.625 s s 15.5 15.5 s s即每隔即每隔15.5 15.5 s s刷新一行刷新一行v 说说明明1M11M1位位(51220485122048)DRAMDRAM芯芯片片的的刷刷新新方方法法，刷新周期定为刷新周期定为8ms8

40、ms【解】【解】逐行进行刷新逐行进行刷新512行行，每每行行2048个个存存储储元元同同时时进进行行刷刷新新，整整个个芯片在芯片在8ms内进行内进行512次刷新操作次刷新操作v集中刷新集中刷新在在8ms中某个时间段，连续进行中某个时间段，连续进行512次刷新操作次刷新操作“死时间死时间”：t0=512T(T为存储器读写周期为存储器读写周期）v异步刷新异步刷新v8ms分分成成512个个时时间间段段，每每隔隔8ms51215.625s对芯片刷新一次对芯片刷新一次(一行一行)，消除长时间的，消除长时间的“死时间死时间”DRAMDRAM存存储储器器的的刷刷新新需需要要有有硬硬件件电电路路的的支支持持，

41、包包括括刷刷新新计计数数器器、刷刷新新/访访存存裁裁决决、刷刷新新控控制制逻逻辑辑等。这些控制线路形成等。这些控制线路形成DRAMDRAM控制器。控制器。存储器控制电路 1.EDRAM 1.EDRAM芯片芯片 EDRAMEDRAM芯芯片片又又称称增增强强型型DRAMDRAM芯芯片片，它它在在DRAMDRAM芯芯片片上上集集成成了了一一个个SRAMSRAM实实现现的的小小容容量量高高速速缓缓冲冲存存储储器器，从从而而使使DRAMDRAM芯片的性能得到显著改进芯片的性能得到显著改进 2.EDRAM 2.EDRAM内存条内存条 一一片片EDRAMEDRAM的的容容量量为为1M41M4位位，8 8片片

42、这这样样的的芯芯片片(位位扩展）可组成扩展）可组成1M321M32位的存储模块。位的存储模块。当当某某模模块块被被选选中中，此此模模块块的的8 8个个EDRAMEDRAM芯芯片片同同时时动动作作，8 8个个4 4位位数数据据端端口口D3D0D3D0同同时时与与3232位位数数据据总总线线交交换换数据，完成一次数据，完成一次3232位字的存取位字的存取3.2.4 高性能的主存储器计算机组成原理计算机组成原理l系统系统RAMRAM区区地址最低端的地址最低端的640KB640KB空间空间由由DOSDOS进行管理进行管理l显示显示RAMRAM区区128KB128KB主存空间保留给显示缓冲存储区主存空间

43、保留给显示缓冲存储区显示显示RAMRAM区并没有被完全使用区并没有被完全使用l扩展扩展ROMROM区区I/OI/O接口电路卡上的接口电路卡上的ROMROMl系统系统ROMROM区区ROM-BIOSROM-BIOS程序程序PC机最低1MB主存上位主存区上位主存区UMA常规主存常规主存示意图示意图计算机组成原理计算机组成原理计算机组成原理计算机组成原理ROM芯片的类型lMROMMROM（掩膜（掩膜ROMROM）掩膜工艺直接制作掩膜工艺直接制作lPROMPROM（一次性编程（一次性编程ROMROM）允许用户进行一次性编程允许用户进行一次性编程lEPROMEPROM（可擦除可编程（可擦除可编程ROMR

44、OM）紫外光擦除、并可重复编程的紫外光擦除、并可重复编程的ROMROMlEEPROMEEPROM（电擦除可编程（电擦除可编程ROMROM）擦除和编程（擦写）通过加电进行擦除和编程（擦写）通过加电进行lFlash MemoryFlash Memory（闪速存储器）（闪速存储器）新型的电擦除可编程新型的电擦除可编程ROMROM快速擦除整片或数据块快速擦除整片或数据块计算机组成原理计算机组成原理v 闪闪速速存存储储器器是是在在EPROMEPROM功功能能基基础础上上增增加加了了芯芯片的电擦除和重新编程能力片的电擦除和重新编程能力v 28F256A28F256A通通过过引引入入一一个个指指令令寄寄存存

45、器器来来实实现现这这种功能。其作用是种功能。其作用是(7(7条指令由条指令由CPUCPU提供）提供）(1)(1)保证保证TTLTTL电平的控制信号输入；电平的控制信号输入；(2)(2)在擦除和编程过程中稳定供电；在擦除和编程过程中稳定供电；(3)(3)最大限度地与最大限度地与EPROMEPROM兼容。兼容。v 28F256A28F256A是是256K(32k8)256K(32k8)容容量量，除除了了指指令令寄寄存存器器在在内内的的控控制制和和定定时时逻逻辑辑，其其余余部部分分与与一一般般半导体存储器的结构相似半导体存储器的结构相似闪速存储器的工作原理闪速存储器的工作原理28F256A工作模式V

46、ppA0A9CE*OE*WE*DQ0-DQ7只只读读读读VPPLA0A9001数据输出数据输出输出禁止输出禁止 VPPL011三态输出三态输出等待等待VPPL1三态输出三态输出厂家代码厂家代码 VPPL0V1D000数据数据=89H器件代码器件代码 VPPL1V1D000数据数据=B9H读读写写读读VPPHA0A90 01数据输出数据输出输出禁止输出禁止 VPPH011三态输出三态输出备用备用VPPH1三态输出三态输出写写VPPHA0A90 10数据输入数据输入计算机组成原理计算机组成原理Flash MemorylAT29C040AAT29C040Al存储结构：存储结构：512K8512K8l

47、有有1919个地址引脚个地址引脚A18A18A0A0l8 8个数据引脚个数据引脚I/O7I/O7I/O0I/O0l3 3个控制引脚个控制引脚片选片选CS*CS*输出允许输出允许OE*OE*写允许写允许WE*WE*l扇区（扇区（256256字节）擦写字节）擦写l查询擦写是否完成查询擦写是否完成计算机组成原理计算机组成原理3.4.1 3.4.1 双端口存储器双端口存储器 同一个存储器具有两组相互独立的读写控制线同一个存储器具有两组相互独立的读写控制线路路,提供了两个相互独立的端口，都可以对存储器中提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作任何位置上的数据进行独立的

48、存取操作3.4.2 3.4.2 多模块交叉存储器多模块交叉存储器 每个模块各自以等同的方式与每个模块各自以等同的方式与CPUCPU传送信息。传送信息。连续地址分布在相邻的模块，对连续字的成块连续地址分布在相邻的模块，对连续字的成块传送可以重叠进行实现流水线并行存取传送可以重叠进行实现流水线并行存取3.4.3 3.4.3 相联存储器相联存储器 按内容寻址的存储器按内容寻址的存储器 把存储单元所存内容的某一部分作为检索项，把存储单元所存内容的某一部分作为检索项，去检索该存储器，并对存储器中与该检索项符合的去检索该存储器，并对存储器中与该检索项符合的存储单元内容进行读出或写入存储单元内容进行读出或写

49、入多模块交叉存储器v方案一：顺序方式(a)主存地址被分成高n位和低m位，高位（n）表示模块号，低位（m位）表示块内地址；(b)在一个模块内，程序是从低位地址连续存放；(c)对连续单元存取，一般仅对一个模块操作(d)特点：多模块并行工作易扩充容量故障局部性。多模块交叉存储器数据总线 模块i 模块2 n-1 模块0 模块号 块内地址 MAR m 位 n 位 并行多模块存储器结构框图.多模块交叉存储器v方案二：交叉方式(a)主存地址被分成高n位和低m位，低位（m位）表示模块号，高位（n）表示块内地址；(b)各模块间采用多模块交叉编址；(c)对连续单元存取，则多个模块并行工作(d)特点：多模块并行工作

50、，速度快不易扩展故障全局性。多模块交叉存储器 模块i 模块2 n-1 模块0块内行地址 模块号 MAR n 位 m 位 多模块交叉存取存储器结构框图.数据总线3.4.1 3.4.1 双端口存储器双端口存储器 同一个存储器具有两组相互独立的读写控制线同一个存储器具有两组相互独立的读写控制线路路,提供了两个相互独立的端口，都可以对存储器中提供了两个相互独立的端口，都可以对存储器中任何位置上的数据进行独立的存取操作任何位置上的数据进行独立的存取操作3.4.2 3.4.2 多模块交叉存储器多模块交叉存储器 每个模块各自以等同的方式与每个模块各自以等同的方式与CPUCPU传送信息。传送信息。连续地址分布