计算机硬件技术基础(第二章).ppt

《计算机硬件技术基础(第二章).ppt》由会员分享，可在线阅读，更多相关《计算机硬件技术基础(第二章).ppt（21页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章第二章 计算机的逻辑部件计算机的逻辑部件 2.1 逻辑代数基础逻辑代数基础 2.4 时序逻辑电路时序逻辑电路 2.3 计算机中常用的组合逻辑电路计算机中常用的组合逻辑电路 2.2 逻辑函数的化简逻辑函数的化简2.5 可编程逻辑器件可编程逻辑器件PLD 2.1 逻辑代数基础逻辑代数基础一、基本逻辑运算一、基本逻辑运算 n基本的运算有三种：与运算、或运算和非基本的运算有三种：与运算、或运算和非运算。运算。n“与”逻辑操作：逻辑乘，符号“”。当且仅当A、B均为1时，其逻辑乘AB才为1，否则为0。“与”逻辑的含义是，只有当所有前提条件都成立时，结论才成立。有时为书写方便，常将中间点符号省去，记A

2、B为AB。n“或”逻辑操作：逻辑或，符号“+”。A、B中至少有一个为1时，其逻辑或A+B为1，A、B同时为0时，结果才为0。“或”逻辑的含义是，只要有一个条件成立，结论就成立。n“非”逻辑操作：逻辑非，符号“”。当A为0时，为1；当A为1时，为0。“非”逻辑反映了两个相互矛盾的命题的判断问题。一、基本逻辑运算一、基本逻辑运算 表表2.1 与逻辑真值表与逻辑真值表 表表2.2 或逻辑真值表或逻辑真值表 表表2.3 非逻辑真值表非逻辑真值表 A BYA BYAY0 00 11 01 100010 00 11 01 101110110 将三种基本的逻辑运算进行组合，可以得到各种形式的复合逻辑运算，其

3、中最常用的复合逻辑运算有“与非”运算、“或非”运算、“异或”运算等。二、逻辑函数及其表示方法二、逻辑函数及其表示方法 n逻辑函数的表示方法有逻辑函数式、逻辑真值表、卡诺逻辑函数的表示方法有逻辑函数式、逻辑真值表、卡诺图、逻辑图和波形图等。图、逻辑图和波形图等。n1)逻辑函数式逻辑函数式n将逻辑函数的输入与输出关系写成与、或、非等逻辑运算的组合形将逻辑函数的输入与输出关系写成与、或、非等逻辑运算的组合形式，即逻辑代数式。如有输入变量式，即逻辑代数式。如有输入变量A、B，其，其“与非与非”运算逻辑表运算逻辑表达式记为：达式记为：，“异或异或”运算记为：运算记为：。n2)逻辑真值表逻辑真值表n逻辑真

4、值表的列写方法是，将输入变量所有取值的组合与函数值的逻辑真值表的列写方法是，将输入变量所有取值的组合与函数值的对应关系以表格形式描述。前面提到的表对应关系以表格形式描述。前面提到的表2.1、表、表2.2和表和表2.3就是就是真值表。假设某一逻辑函数有真值表。假设某一逻辑函数有n个输入变量，由于每个输入变量只个输入变量，由于每个输入变量只有有0和和1二个可能取值，则输入变量所有不同的取值组合共有二个可能取值，则输入变量所有不同的取值组合共有 个。个。n0-1律：律：0A=0；1A=An 0+A=A；1+A=1n互补律：互补律：，n同一律：同一律：AA=A；A+A=An交换律：交换律：A B=B

5、A；A+B=B+An结合律：结合律：A(B C)=(A B)C；n (A+B)+C=A+(B+C)n分配律：分配律：A(B+C)=A B+A Cn A+BC=(A+B)(A+C)n吸收律：吸收律：A+A B=A；A(A+B)=An反演律：反演律：，三、逻辑代数的基本公式三、逻辑代数的基本公式 2.2 逻辑函数的化简逻辑函数的化简n代数化简法是指直接利用逻辑代数基本公式和规则消去代数化简法是指直接利用逻辑代数基本公式和规则消去多余的乘积项和乘积项中多余的因子，以求得函数式的多余的乘积项和乘积项中多余的因子，以求得函数式的最简形式。最简形式。n卡诺图方法是一种采用方格图来描述逻辑函数的方法。卡诺图

6、方法是一种采用方格图来描述逻辑函数的方法。n1.最小项最小项:在在n个变量逻辑函数中，如果个变量逻辑函数中，如果m为包含为包含n个变量因子的乘个变量因子的乘积项，而且积项，而且n个变量均以原变量或反变量的形式在个变量均以原变量或反变量的形式在m中出现一次，中出现一次，那么称那么称m为该组变量的最小项。为该组变量的最小项。n2.卡诺图化简法卡诺图化简法:将将n个变量的全部最小项各用一个小方块表示，个变量的全部最小项各用一个小方块表示，并使其具有逻辑相邻性的最小项在几何位置上相邻，将这些小方块并使其具有逻辑相邻性的最小项在几何位置上相邻，将这些小方块排列起来所得图形即为排列起来所得图形即为n变量的

7、卡诺图。通过相邻最小项合并，达变量的卡诺图。通过相邻最小项合并，达到函数化简的目的。到函数化简的目的。(a)二变量二变量A、B的卡诺图的卡诺图(b)三变量三变量A、B、C的卡诺图的卡诺图(c)四四变变量量A、B、C、D的卡的卡诺图诺图图图2.1 二变量、三变量和四变量的卡诺图画法二变量、三变量和四变量的卡诺图画法图图2.2 最小项合并规则最小项合并规则2.3 计算机中常用的组合逻辑电路计算机中常用的组合逻辑电路一、基本逻辑门电路一、基本逻辑门电路 n译码器有n个输入变量，2n个(或少于2n个)输出，每个输出是对应于n个输入变量的一个最小项。常见的译码器有2-4译码器、3-8译码器、4-16译码

8、器等。二、译码器二、译码器 表表2.9 2-4译码器功能表译码器功能表使能输 入输 出选择B AY0 Y1 Y2 Y310000 0 00 11 01 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0图图2.4 2-4译码器逻辑图译码器逻辑图 n数据选择器又称多路选择器、多路开关，常以MUX表示。常用的数据选择器有2选1、4选1和8选1等。三、数据选择器三、数据选择器 图图2.5 2.5 数据选择器示意图数据选择器示意图2.4时序逻辑电路时序逻辑电路n基本基本RS触发器触发器 n同步同步RS触发器触发器 n主从触发器主从触发器 n边沿触发器边沿触发器 一、触发器一、触发

9、器 二、寄存器和移位寄存器二、寄存器和移位寄存器 n1.寄存器n主要用于存储指令、暂存数据等。由于单个触发器只能存储一位二值代码，所以存储一组N位的寄存器需要N个触发器，即触发器堆（组）。图图2.11 D触发器构成的触发器构成的4位寄存器位寄存器二、寄存器和移位寄存器二、寄存器和移位寄存器 n2移位寄存器n移位寄存器具有数据寄存和移位两个功能。根据移位方向，移位寄存器可分成左移寄存器、右移寄存器和双向移位寄存器三种。图图2.12 D触发器构成的触发器构成的4位右向移位寄存器位右向移位寄存器 三、计数器三、计数器 n计数器不仅能用于对脉冲进行计数，还可以用于定时、分频、产生节拍脉冲及数字运算等。

10、n计数器的种类非常多。有同步计数器和异步计数器；加法计数器、减法计数器和可逆计数器；二进制计数器、十进制计数器、十六进制计数器等。图图2.14 十进制同步加法计数器十进制同步加法计数器假设计数器的初始状态为0000，将Q3Q2Q1Q0的16种取值组合代入状态方程可得状态转移如表：现态次态输出现态次态输出 Q3Q2Q1Q0C Q3Q2Q1Q0C0 0 0 00 0 0 101 0 0 01 0 0 100 0 0 10 0 1 001 0 0 10 0 0 010 0 1 00 0 1 101 0 1 01 0 1 100 0 1 10 1 0 001 0 1 10 0 1 010 1 0 00

11、 1 0 101 1 0 01 1 0 100 1 0 10 1 1 001 1 0 10 0 1 010 1 1 00 1 1 101 1 1 01 1 1 100 1 1 11 0 0 001 1 1 10 0 0 012.5 可编程逻辑器件可编程逻辑器件PLDnPLD的特点的特点 u可编程逻辑器件可编程逻辑器件(Programmable Logic Device，PLD)是一种通用型器件生产的半定制电路，用户可以通是一种通用型器件生产的半定制电路，用户可以通过对器件编程使之实现所需的逻辑功能。过对器件编程使之实现所需的逻辑功能。u u最早出现的PLD是PROM，它由全译码的与阵列和可编程

12、的或阵列组成。u可编程逻辑阵列(Programmable Logic Array，PLA)器件，它由可编程的与阵列和可编程的或阵列组成。u可编程阵列逻辑(Programmable Array Logic，PAL)器件，它由可编程的与阵列和不可编程的或阵列组成。u通用阵列逻辑(Generic Array Logic，GAL)是在PAL基础上发展起来的，使用更加灵活，有可擦除、重复编程、结构重新组合等优点。2.5 可编程逻辑器件可编程逻辑器件PLDnPLD器件基础器件基础 nPLD的基本结构四个部分组成。的基本结构四个部分组成。n输入电路由缓冲器组成，使输入信号具有足够的驱动能力，并产生输入电路由

13、缓冲器组成，使输入信号具有足够的驱动能力，并产生输入变量的原变量和反变量；输入变量的原变量和反变量；“与阵列与阵列”和和“或阵列或阵列”是电路的主是电路的主体，主要用来实现组合逻辑函数。体，主要用来实现组合逻辑函数。“与阵列与阵列”产生输入变量的乘积产生输入变量的乘积项，项，“或阵列或阵列”将将“与阵列与阵列”输出的乘积项有选择地进行或运算，输出的乘积项有选择地进行或运算，形成与或函数式；输出电路可以提供不同的输出方式，如直接输出形成与或函数式；输出电路可以提供不同的输出方式，如直接输出或通过寄存器输出。或通过寄存器输出。2.5 可编程逻辑器件可编程逻辑器件PLDn用用PLD实实现现逻逻辑辑函函数数的的基基本本原原理理是是基基于于函函数数的的与与或表达式，如有函数表达式：或表达式，如有函数表达式：n采用采用PLD实现的门阵列图如图实现的门阵列图如图2.19所示所示。图图2.19 函数阵列图函数阵列图