电路与电子技术基础第10章-触发器和时序逻辑电路课件.ppt

《电路与电子技术基础第10章-触发器和时序逻辑电路课件.ppt》由会员分享，可在线阅读，更多相关《电路与电子技术基础第10章-触发器和时序逻辑电路课件.ppt（79页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、本章要点本章要点 触发器触发器 时序逻辑电路的特点、描述方法和分析时序逻辑电路的特点、描述方法和分析 计数器和寄存器的功能和应用计数器和寄存器的功能和应用章章 节节 内内 容容10.1 触发器触发器10.2 时序逻辑电路时序逻辑电路 10.3 常用中规模时序逻辑电路常用中规模时序逻辑电路10.4 Multisim时序电路仿真分析时序电路仿真分析 在在在在时时时时序序序序电电电电路路路路中中中中必必必必须须须须包包包包含含含含存存存存储储储储电电电电路路路路，存存存存储储储储电电电电路路路路由由由由触触触触发发发发器器器器构构构构成成成成，一一一一个个个个触触触触发发发发器器器器可可可可以以以以

2、看看看看作作作作一一一一个个个个最最最最简简简简单单单单的的的的时时时时序序序序电电电电路路路路。在在在在数数数数字字字字电电电电路路路路中中中中，除除除除了了了了需需需需要要要要实实实实现现现现逻逻逻逻辑辑辑辑运运运运算算算算的的的的逻逻逻逻辑辑辑辑门门门门之之之之外外外外，还还还还需需需需要要要要有有有有能能能能够够够够保保保保存存存存信信信信息息息息的的的的逻逻逻逻辑辑辑辑器器器器件件件件，触触触触发发发发器器器器就就就就是是是是具具具具有有有有这这这这种种种种存存存存储储储储、记记记记忆忆忆忆功功功功能能能能的的的的基基基基本本本本逻逻逻逻辑辑辑辑单单单单元元元元。10.1 触发器触发

3、器 基本基本R-S触发器是直接触发器是直接复位（复位（Reset）、置位）、置位（Set）触发器的简称。电路简单，是触发器的简称。电路简单，是所有触发器所有触发器的基础的基础，它将输出信号反馈到输入，可以实现对，它将输出信号反馈到输入，可以实现对输出状态的锁定。输出状态的锁定。&SRQQ和和 为触发器的互补输出端；为触发器的互补输出端；R和和S为输入端。为输入端。R置置“0”端端或或复位端，复位端，S置置“1”端端或或置位置位端端 2、用、用与非门与非门构成的基本构成的基本R-S触发器触发器低电平有效低电平有效逻辑符号逻辑符号RSQQ 触发器输出与输入的逻辑关系触发器输出与输入的逻辑关系(1)

4、R=1，S=010101设触发器原设触发器原态为态为“0”态态。010翻转为翻转为“1”态态.&G1&G2.RSQQ分析工作原理：分析工作原理：分析工作原理：分析工作原理：(2)R=0，S=101设原态为设原态为“1”态态011100翻转为翻转为“0”态态.&G1&G2.RSQQ01设原态为设原态为“0”态态101100触发器保持触发器保持“0”态不态不变变 结论结论:不论不论 触发器原来触发器原来 为何种状态，为何种状态，当当 R=0，S=1时时，将使将使触发器触发器 置置“0”或称或称 为为复位复位。R称为复位端。称为复位端。复位复位.&G1&G2.RSQQ11设原态为设原态为“0”态态1

5、01100触发器保持触发器保持“0”态不态不变变 当当 R=1，S=1时，时，触发器触发器保持保持 原来的状态，原来的状态，即触发器具即触发器具 有有保持、记保持、记 忆功能忆功能。.&G1&G2.RSQQ1100111若先翻转若先翻转11001若若G1先翻转，则触发器为先翻转，则触发器为“1”态态“1”态态.&G1&G2.RSQQ当信号当信号R=S =0同时变为同时变为1时，由时，由于于与非门的翻转与非门的翻转时间不可能完全时间不可能完全相等相等，触发器状，触发器状态可能是态可能是“1”态，态，也可能是也可能是“0”态，态，不能根据输入信不能根据输入信号确定。号确定。特点：特点：当输入端当输

6、入端S连续出现多个连续出现多个置置 1 信号，或者输入端信号，或者输入端R连续出现多个连续出现多个置置 0 信号时，仅第一个信号使触发信号时，仅第一个信号使触发器翻转。器翻转。如图：如图：SQR可用来可用来消除毛刺消除毛刺（不希望出现的干扰尖脉冲）（不希望出现的干扰尖脉冲）（1）特性表）特性表 在输入信号作用下，为表明触发器的现态、次态在输入信号作用下，为表明触发器的现态、次态之间的转换关系，将触发器的输入信号、现态、次态之间的转换关系，将触发器的输入信号、现态、次态画成一张表，这样的表称为画成一张表，这样的表称为特性表特性表。与非门与非门构成的构成的基本基本R-S 触发触发器功能表器功能表S

7、RQn0 0 0 0 0 1 0 1 0 1 0 1 1 1 说明说明不确定不确定Qn+1置置1置置01 0 0 0 1 0 1 0 1 1 0 01 1 1 1保持保持 (2)特性方程特性方程 反映触发器次态反映触发器次态 Qn+1 与现态、输入之间关系的与现态、输入之间关系的逻辑表达式逻辑表达式。特性方程特性方程约束条件约束条件011 1 100011110SRQn (3)状态图状态图 反映了触发器两种状态反映了触发器两种状态 之间转移关系的之间转移关系的有向图有向图，也叫也叫状态转移图状态转移图。状态状态转移转移方向方向转移转移条件条件基本基本R-SR-S触发器的优缺点触发器的优缺点优点

8、：优点：结构简单，可独立使用，也可组成其他类型触发器。结构简单，可独立使用，也可组成其他类型触发器。缺点：缺点：输入输入R、S之间存在约束条件；之间存在约束条件；输出直接受输入直接输出直接受输入直接，无法控制其状态翻转时刻。，无法控制其状态翻转时刻。使用范围有限。使用范围有限。10.1.2 其他类型触发器其他类型触发器 基本触发器具有保持功能，输出与输入不象组合基本触发器具有保持功能，输出与输入不象组合电路那样一一对应，输入同为电路那样一一对应，输入同为1，输出可为状态，输出可为状态0，也，也可为状态可为状态 1。但基本触发器又与组合电路类似，但基本触发器又与组合电路类似，输入任意时刻输入任意

9、时刻发生变化，输出马上跟着改变发生变化，输出马上跟着改变。在时序电路中，常常希望在时序电路中，常常希望输入输入信号信号只作为只作为输出输出变变化的条件化的条件，何时开始，何时开始翻转翻转要要由由节拍器（节拍器（时钟时钟）来）来决定决定。显然基本触发器不具有这样的功能。显然基本触发器不具有这样的功能。钟控触发器钟控触发器具有按时钟拍节工作的特点。具有按时钟拍节工作的特点。1 1、钟控、钟控D触发器触发器 时钟脉冲作用期间（时钟脉冲作用期间（CP=1），将输入信号），将输入信号D转换成一转换成一对对互补信号互补信号送至基本送至基本R-S触发器，使基本触发器，使基本R-S触发器的输触发器的输入只可能

10、是入只可能是 01 或或10，从而消除了状态不确定的现象。，从而消除了状态不确定的现象。特性方程：特性方程：CPDQn 0 Qn Qn 1 0 0Qn+11 1 1钟控钟控D 触发器特性表触发器特性表钟控钟控D 触发器状态图触发器状态图01 1 101DQn电位触发方式的工作特性电位触发方式的工作特性 电位触发方式也叫电位触发方式也叫电平触发方式电平触发方式，钟控触发器钟控触发器采用采用的就是电位触发方式。的就是电位触发方式。很明显，当很明显，当 CP=1 时，触发器可以被输入信号触发，时，触发器可以被输入信号触发，改变（或保持）状态；改变（或保持）状态；当当 CP=0 时，触发器不能被输入信

11、号改变，时，触发器不能被输入信号改变，处于保持状态。处于保持状态。这种在某一电平下这种在某一电平下可以随时改变触发器状态可以随时改变触发器状态的触发的触发方式称为电位触发方式。方式称为电位触发方式。电位触发方式的电位触发方式的缺点缺点是是输出在一个时间段都可能改输出在一个时间段都可能改变，变，比如输入端存在干扰时，输出状态会来回翻转。抗比如输入端存在干扰时，输出状态会来回翻转。抗干扰能力不强。干扰能力不强。电位触发方式为了避免在一个触发周期之内，电位触发方式为了避免在一个触发周期之内，输出端发生多次翻转，要求输出端发生多次翻转，要求 CP=1 的时间满足：的时间满足：不能太短不能太短，要保证触

12、发器能可靠翻转（，要保证触发器能可靠翻转（2个个tpd)。不能太长不能太长，只够翻转一次，不能出现第二次翻转，只够翻转一次，不能出现第二次翻转（3个个tpd)显然，这对显然，这对CP来说来说要求太高了要求太高了。为了降低对为了降低对CP信号的要求，但还要保证输出不信号的要求，但还要保证输出不随意翻转，我们可以采用随意翻转，我们可以采用具有具有主从结构主从结构的触发器的触发器，它的特点是它的特点是状态转变只发生在状态转变只发生在某一时刻某一时刻，而不是某，而不是某一时段一时段。2、主从、主从JK触发器触发器 主、从触发器的时钟脉冲反相；主、从触发器的时钟脉冲反相；主触发器主触发器输入端为输入端为

13、J、K，其输出状态为从触发器的输，其输出状态为从触发器的输入信号，入信号，从触发器的状态为最终状态从触发器的状态为最终状态。CP=1时，时，G1、G2门打开，主触发器状态由门打开，主触发器状态由 JK 的输入决定。而对于从触发器，由于的输入决定。而对于从触发器，由于CP=0，G5、G6被封锁，从触发器状态不变。被封锁，从触发器状态不变。CP=0时，时，G1、G2门被封锁，主触发器状态不变。门被封锁，主触发器状态不变。而对于从触发器，由于而对于从触发器，由于CP=1，G5、G6打开，主触打开，主触发器状态作用于从触发器，且状态相同。发器状态作用于从触发器，且状态相同。主从主从JK触发器特性方程触

14、发器特性方程0 0 JK0 1 01 0 1 1 1 QnQn+1Qn主从主从 J-K特性表特性表功功 能能保持保持置置0置置1翻转翻转状态图状态图主从主从J-K 触发器的输出波形触发器的输出波形Q主主QJKCP 不过主从不过主从J-K触发器存在触发器存在“一次翻转一次翻转”现象。即受现象。即受到干扰以后，触发器输出错误的状态，且干扰消失以到干扰以后，触发器输出错误的状态，且干扰消失以后，无法恢复正常。这是不允许的！后，无法恢复正常。这是不允许的！为了使主从为了使主从J-K触发器能正常实现预定的逻辑功能，触发器能正常实现预定的逻辑功能，要求在要求在CP=1期间，期间，JK值不能变化值不能变化。

15、一般使用。一般使用窄脉冲窄脉冲作作为为触发触发脉冲，脉冲，降低了抗干扰能力降低了抗干扰能力。3 3 3 3、边沿触发器、边沿触发器、边沿触发器、边沿触发器&G1QQDCPSDRD&G2&G4&G3&G5&G6置置0维持线维持线置置1维持线维持线置置0阻塞线阻塞线置置1阻塞线阻塞线（1 1 1 1）维持）维持）维持）维持-阻塞阻塞阻塞阻塞D D D D触发器触发器触发器触发器DQQ CP逻辑符号逻辑符号总结：总结：维持阻塞型维持阻塞型D触发器只在触发器只在时钟上升沿时刻状时钟上升沿时刻状态发生变化态发生变化，其他时候均保持其他时候均保持。要求。要求D的有效值的有效值必须在必须在上升沿之前准备好上

16、升沿之前准备好。抗干扰能力增强。抗干扰能力增强。CPDQn+1 1 1 0 0 0 10 正边沿正边沿D 触发器特性表触发器特性表Qn+1QnQn3 3 3 3、边沿触发器、边沿触发器、边沿触发器、边沿触发器（2)2)2)2)利用传输延迟时间的利用传输延迟时间的利用传输延迟时间的利用传输延迟时间的JKJKJKJK触发器触发器触发器触发器QQJK CP逻辑符号逻辑符号J K CP说明说明Qn+10 0 负边沿负边沿JK 触发器特性表触发器特性表Qn+1QnQn保持保持0 1 1 0 0 11 1 1 0QnQn置置0置置1翻转翻转4 4 4 4、T T触发器和触发器和触发器和触发器和TT触发器触

17、发器触发器触发器 将将J-K触发器的输入触发器的输入端端J、K连接在一起用连接在一起用 T 表示构成表示构成 T 触发器触发器。由于由于J=K，所以，所以T触发触发器只具有器只具有J-K触发器的部触发器的部分功能：分功能：J=K=0时，保持；时，保持；J=K=1时，翻转。时，翻转。&G1&G2QQ&G4T&G3CP 0 T1Qn+1QT触发器特性表触发器特性表功能功能保持保持翻转翻转特性方程特性方程若若T1，则为，则为T触发器。触发器。每来一个时钟脉冲，触发器的状态就发每来一个时钟脉冲，触发器的状态就发生一次翻转，生一次翻转，Q端波形的频率为时钟频率的端波形的频率为时钟频率的一半，故这种触发器

18、可用作二分频器。一半，故这种触发器可用作二分频器。触发器的触发方式触发器的触发方式电平触发方式：电平触发方式：高、低电平触发高、低电平触发边沿触发方式：边沿触发方式：上升沿、下降沿触发上升沿、下降沿触发CP低电平低电平触发：触发：CP高电平高电平触发：触发：CP下降沿下降沿触发：触发：CP上升沿上升沿触发：触发：1010.2 时序逻辑电路时序逻辑电路 时序逻辑电路的特点是时序逻辑电路的特点是 任一时刻的输出不任一时刻的输出不仅与当前的输入有关，还与以前的状态有关。仅与当前的输入有关，还与以前的状态有关。时序电路与组合逻辑电路有着本质的区别，它除时序电路与组合逻辑电路有着本质的区别，它除包含包含

19、组合电路组合电路外，重要的是包含有由外，重要的是包含有由触发器触发器构成的构成的存存储电路储电路，存在输出到输入的反馈，存在输出到输入的反馈。10.2.1 10.2.1 时序逻辑电路概述时序逻辑电路概述时序逻辑电路概述时序逻辑电路概述时序电路的特点：时序电路的特点：（1）含有具有记忆元件（最常用的是触发器）。）含有具有记忆元件（最常用的是触发器）。（2）具有反馈通道。）具有反馈通道。组合电路组合电路X1XnY1Ym存储电路存储电路Z1ZrQ1QmQ1Qk时序逻辑电路结构框图时序逻辑电路结构框图 1、电路的触发方式：、电路的触发方式：同步时序逻辑电路：同步时序逻辑电路：电路中所有触发器的电路中所

20、有触发器的时钟时钟端是端是连在一连在一起的起的，存储电路的状态更新是在同一时刻同步进行的。，存储电路的状态更新是在同一时刻同步进行的。同步逻辑电路通常工作速度较快，电路相对复杂。同步逻辑电路通常工作速度较快，电路相对复杂。异步时序逻辑电路：异步时序逻辑电路：电路中各个触发器的电路中各个触发器的时钟端时钟端不是相连不是相连的，可能的，可能各不相同各不相同，也可能某一局部相同，各部分之间不，也可能某一局部相同，各部分之间不同。总之，存储状态的更新是在不同时刻异步进行的。同。总之，存储状态的更新是在不同时刻异步进行的。异步逻辑电路通常工作速度较慢，电路结构简单。异步逻辑电路通常工作速度较慢，电路结构

21、简单。时序电路的分类时序电路的分类时序电路的分类时序电路的分类2、电路的输出、电路的输出/输入关系：输入关系：Mealy型：型：电路输出是电路输入和电路状态的函数。即：电路输出是电路输入和电路状态的函数。即：存储电路的输出反馈到组合电路与组合电路的输入信存储电路的输出反馈到组合电路与组合电路的输入信号共同决定时序电路的输出号共同决定时序电路的输出。Moore型：型：电路输出仅为电路状态的函数。即：存储电电路输出仅为电路状态的函数。即：存储电路的输出就是时序电路的输出路的输出就是时序电路的输出，没有专门的外部输出，没有专门的外部输出信号。信号。时序电路的分类时序电路的分类时序电路的分类时序电路的

22、分类组合电路组合电路X1输出输出信号信号输入输入信号信号XnY1Ym存储电路存储电路触发器触发器输入信号输入信号触发器触发器输出信号输出信号Z1ZrQ1QmQ1Qk组合电路组合电路内部输入内部输入组合电路组合电路内部输出内部输出 把把状态变量状态变量按规定的次序排列起来构成的二进按规定的次序排列起来构成的二进制代码称为该时刻时序电路的制代码称为该时刻时序电路的状态状态。若状态变量个。若状态变量个数为数为n n，状态数为，状态数为M M，则，则M M2 2n n。10.2.2 10.2.2 时序逻辑电路功能的描述方法时序逻辑电路功能的描述方法时序逻辑电路功能的描述方法时序逻辑电路功能的描述方法

23、要完整地描述同步时序逻辑电路的结构和功能，须用要完整地描述同步时序逻辑电路的结构和功能，须用3组组方程：方程：描述输出变量与输入变量和状态变量之间关系的逻描述输出变量与输入变量和状态变量之间关系的逻辑表达式辑表达式。输出输出方程方程 描述驱动变量与输入变量、状态变量之间关系的逻描述驱动变量与输入变量、状态变量之间关系的逻辑表达式辑表达式。驱动（激励）驱动（激励）方程方程 描述次态与现态、驱动信号之间关系的逻辑表达式描述次态与现态、驱动信号之间关系的逻辑表达式。与触发器类型相关。与触发器类型相关。状态状态方程方程 上述上述3组方程确定后，电路的逻辑功能便确定。组方程确定后，电路的逻辑功能便确定。

24、时序电路的几个要素是：时序电路的几个要素是：输入信号（有时可以没有）输入信号（有时可以没有）时钟信号（是一种特殊的输入）时钟信号（是一种特殊的输入）存储状态：通常是触发器的输出存储状态：通常是触发器的输出Q。输出信号：通常是各触发器输出信号的逻辑组合，有输出信号：通常是各触发器输出信号的逻辑组合，有 时直接以触发器输出作为最终输出。时直接以触发器输出作为最终输出。所谓分析，就是根据给定电路，确定输入、触发器状所谓分析，就是根据给定电路，确定输入、触发器状态与最终输出之间的关系。态与最终输出之间的关系。10.2.3 10.2.3 同步时序逻辑电路分析举例同步时序逻辑电路分析举例同步时序逻辑电路分

25、析举例同步时序逻辑电路分析举例 描述时序逻辑电路可以用驱动方程、状态方程和输出描述时序逻辑电路可以用驱动方程、状态方程和输出方程，也可以用状态表、状态图与时序图方程，也可以用状态表、状态图与时序图。1、同步时序逻辑电路的描述、同步时序逻辑电路的描述状态图状态图 反映同步时序电路反映同步时序电路状态转移规律及相应输入状态转移规律及相应输入/输出取值输出取值关系关系的有向图。用图形的方式表示输入信号、现态、次态的有向图。用图形的方式表示输入信号、现态、次态以及输出信号之间的关系以及输出信号之间的关系。QQn+1X/Y状态表状态表 用表格反映同步时序电路的用表格反映同步时序电路的输出输出Y、次态、次

26、态Qn+1与与输入输入X和电路和电路现态现态 Q 之间关系。之间关系。现态现态次态次态输入输入第二种状态表第二种状态表 输出输出时序图是时序电路的时序图是时序电路的输入、状态和输出输入、状态和输出按时间顺序变化的按时间顺序变化的工作波形图，是以工作波形图，是以波形方式波形方式描述时序电路特性的一种方法描述时序电路特性的一种方法 时序图时序图Q Qn+1X Y现态现态次态次态/输出输出输入输入QQn+1/Y第一种状态表第一种状态表 X （1）写出）写出驱动方程驱动方程和和输出方程输出方程 分析时序电路的关键在于存储电路，所以要先写出分析时序电路的关键在于存储电路，所以要先写出存储电路的存储电路的

27、驱动方程。驱动方程。假设电路中的存储单元是假设电路中的存储单元是 J-K触发器，那我们就要看触发器，那我们就要看一看一看 J 端、端、K端与谁相连，并用表达式写出来。端与谁相连，并用表达式写出来。（2）根据触发器的类型，写出其根据触发器的类型，写出其特性方程特性方程，结合，结合驱动驱动方程方程，求得，求得状态方程状态方程。假设电路中使用的存储电路是假设电路中使用的存储电路是 J-K 触发器，则写出触发器，则写出 J-K 触发器的特征方程。触发器的特征方程。将第（将第（1）步得到的）步得到的J、K表达表达式代入即可。式代入即可。（3）根据已有的状态方程或驱动方程和输出方程，列根据已有的状态方程或

28、驱动方程和输出方程，列出出状态表状态表或画出或画出状态图状态图。（4）总结概括时序电路的逻辑功能，需要时可以总结概括时序电路的逻辑功能，需要时可以画出画出工作波形图工作波形图。2.2.同步时序逻辑电路分析同步时序逻辑电路分析同步时序逻辑电路分析同步时序逻辑电路分析 例例10.1 分析图示电路的逻辑功能分析图示电路的逻辑功能（1）写出驱动方程）写出驱动方程（2）结合）结合D触发器特性方程，写出状态方程触发器特性方程，写出状态方程。（3）列出转移状态表、画出转）列出转移状态表、画出转移图。移图。由状态转移表或状态转移图可以分析该电路的功能：由状态转移表或状态转移图可以分析该电路的功能：在在 6 个

29、状态之间循环往复个状态之间循环往复有两个状态游离于循环之外，如果误入这两个状态有两个状态游离于循环之外，如果误入这两个状态可以自动返回主循环。（游离于主循环的状态称为偏离可以自动返回主循环。（游离于主循环的状态称为偏离状态，进入任一偏离状态都可返回主循环时，称该电路状态，进入任一偏离状态都可返回主循环时，称该电路具有具有自启动自启动特性。）特性。）对于上述时序电路的分析，我们已经弄清了它的工对于上述时序电路的分析，我们已经弄清了它的工作规律，我们可以称该电路为作规律，我们可以称该电路为 具有自启动功能的、具有自启动功能的、模模6计数器。计数器。10.3.1 10.3.1 计计数器数器1 1什么

30、是什么是计计数器？数器？就常用的集成电路计数产品而言，可以对其定义如下：就常用的集成电路计数产品而言，可以对其定义如下：计数器计数器：是一种对输入脉冲进行计数的时序逻辑电路，是一种对输入脉冲进行计数的时序逻辑电路，被计数的脉冲信号称作被计数的脉冲信号称作“计数脉冲计数脉冲”。计计数数器器在在运运行行时时，所所经经历历的的状状态态是是周周期期性性的的，总总是是在在有有限限个个状状态态中中循循环环，通通常常将将一一次次循循环环所所包包含含的的状状态态总总数数称称为为计计数数器器的的“模模”。10.3 常用中规模时序逻辑电路常用中规模时序逻辑电路计数器的分类：计数器的分类：计数器计数器加法计数器加法

31、计数器减法计数器减法计数器可逆计数器可逆计数器 (按计数功能按计数功能)异步计数器异步计数器同步计数器同步计数器(按工作方式按工作方式)二二进制计数器进制计数器十十进制计数器进制计数器 N 进制计数器进制计数器(按进位制按进位制)计数器的作用：计数、定时、分频、产生节拍脉冲等计数器的作用：计数、定时、分频、产生节拍脉冲等1 1、同步计数器、同步计数器 四位二进制同步加法计数器四位二进制同步加法计数器 n位同步二进制加位同步二进制加法计数器的组成规法计数器的组成规律：当律：当Q0、Q1、Q2、Qn2都为都为1时，时，Qn1翻转。翻转。CP脉冲到来时，脉冲到来时，Q0就翻转一次；就翻转一次；当当Q

32、0为为1时，时，Q1才翻转一次；才翻转一次；当当Q0、Q1都为都为1时，时，Q2才翻转一次；才翻转一次；当当Q0、Q1、Q2都为都为1时，时，Q3才翻转一次。才翻转一次。二进制同步加法计数器二进制同步加法计数器2 2、异步计数器、异步计数器 异步十进制计数器异步十进制计数器由状态表，可知该电路是由状态表，可知该电路是8421码十进制异步计数器。码十进制异步计数器。3 3、集成计数器、集成计数器 （1）预置功能）预置功能 计数器的计数器的LD或或LOAD为预置端，当它为低电平时，可以使计为预置端，当它为低电平时，可以使计数器置数为预先设置的值，即数器置数为预先设置的值，即Q3Q2Q1Q0D3D2

33、D1D0。同步预置：同步预置：当当LD为低电平时，为低电平时，需要有时钟信号的参与需要有时钟信号的参与，才能，才能实现预置功能；实现预置功能；异步预置：异步预置：不需时钟信号的配合，当不需时钟信号的配合，当LD有效时马上实现预置。有效时马上实现预置。（2）清零功能）清零功能 清零功能是当清零功能是当CLR有效（为低电平）时，将触发器输出直接有效（为低电平）时，将触发器输出直接清零，即清零，即Q3Q2Q1Q00000。清零功能也分为同步清零和异步清零，。清零功能也分为同步清零和异步清零，其具体含义与同步预置、异步预置相同。其具体含义与同步预置、异步预置相同。3 3、集成计数器、集成计数器 （3）

34、可逆计数功能）可逆计数功能 可逆计数就是既可进行加法计数，也可进行减法计数，可逆计数就是既可进行加法计数，也可进行减法计数，计数加减控制有两种实现方法即计数加减控制有两种实现方法即加减控制方式加减控制方式和和双时钟方式。双时钟方式。（4）计数控制）计数控制 计数控制信号用来控制计数器是否进行正常的计数，只计数控制信号用来控制计数器是否进行正常的计数，只有当计数控制信号有效时，计数器才进行有效的计数。有当计数控制信号有效时，计数器才进行有效的计数。（5）进位输出）进位输出 计数器正常计数时，当计数达到最大计数状态，进位输计数器正常计数时，当计数达到最大计数状态，进位输出端会输出一个有效信号，该输

35、出端通常用于多片同步计数器出端会输出一个有效信号，该输出端通常用于多片同步计数器的的级联级联 常用中规模常用中规模同步计数器同步计数器型型 号号模模 式式预预 置置清清 零零工作频率工作频率74LS162十进制十进制同同 步步同同 步步25MHz74LS160十进制十进制同同 步步异异 步步25MHz74LS168十进制可逆十进制可逆同同 步步无无40MHz74LS190十进制可逆十进制可逆异异 步步无无20MHz74ALS568十进制可逆十进制可逆同同 步步同同 步步20MHz74LS1634位二进制位二进制同同 步步同同 步步25MHz74LS1614位二进制位二进制同同 步步异异 步步2

36、5MHz74LS1934位二进制可逆位二进制可逆异异 步步异异 步步25MHz74LS1914位二进制可逆位二进制可逆异异 步步无无20MHz74ALS5694位二进制可逆位二进制可逆同同 步步异异 步步20MHz74ALS8678位二进制位二进制同同 步步同同 步步115MHz74ALS8698位二进制位二进制异异 步步异异 步步115MHz 计数计数（1 1）74LS16174LS161四位同步二进制加法计数器四位同步二进制加法计数器 同步预置同步预置 异步清零异步清零 保持保持 进位输出进位输出41235671516CLK D0D1D2GNDQ3Q2Q1Vcc74161891011121

37、413CLR3DLDENPENTQ0RCO功能：功能：异步预置异步预置（2 2）74LS19074LS190可预置四位同步可逆十进制计数器可预置四位同步可逆十进制计数器 进位输出进位输出 加、减法计数加、减法计数 保持保持功能：功能：41235671516CLKD0D1D2GNDQ3Q2Q1Vcc74190891011121413CT3DLDMAX/MINQ0RCOD/U二二五五十进制异步加法计数器十进制异步加法计数器7429074290 74290包含一个独立的包含一个独立的1 1位二进制计数器位二进制计数器和一个和一个独立的独立的异步五进制计数器异步五进制计数器。（3 3）中规模集成异步计

38、数器）中规模集成异步计数器 7429074290的功能的功能：异步清零异步清零 异步置数（置异步置数（置9 9）计数计数4123567891011121314GNDVcc74LS29091NC92NC010210Q3Q0Q1Q2CPCPRRRR4 4、计数器的应用、计数器的应用1MN 已有计数器为已有计数器为N进制，要构成进制，要构成M进制计数器且进制计数器且N大于大于M时，必须从时，必须从N个计数状态中选取个计数状态中选取M个状态个状态作为有效计数状态，而去掉多余的作为有效计数状态，而去掉多余的NM个状态，个状态，可通过计数器的可通过计数器的清零和预置清零和预置功能实现。功能实现。（1）清零

39、法清零法：同步清零同步清零，要构成，要构成M进制计数器，应在进制计数器，应在M1状态状态将计数器清零。将计数器清零。异异步步清清零零，则则应应在在状状态态M清清零零，因因为为到到达达M状状态态时时，不不需需计计数数脉脉冲冲，清清零零立立即即实实现现，所所以以M不不是是有有效效计计数状态，它只出现瞬间。数状态，它只出现瞬间。构成任意进制的计数器构成任意进制的计数器 例例1:1:采采用用清清零零法法利利用用74LS163四四位位同同步步计计数数器器构构成成12进制计数器。（同步清零、同步预置）进制计数器。（同步清零、同步预置）当当 Q3Q2Q1Q0=1011 时，计数器清零。时，计数器清零。例例2

40、 2、用用7416174161构构成成模模1010加加法法计计数数器器。（异异步步清清零零、同步预置）同步预置）复位法复位法（清零清零功能）功能）当当 Q3Q2Q1Q0=1010 时，时，计数器清零。计数器清零。74161&1例例3 3、用、用7429074290构成模构成模7 7加法计数器。加法计数器。（异步清零）（异步清零）复位法复位法（清零清零功能）功能）当当 Q3Q2Q1Q0=0111 时，时，计数器清零。计数器清零。4 4、集成计数器的应用、集成计数器的应用1MN（2）置位法置位法(预置数法预置数法)：预置数法同样是使计数器计：预置数法同样是使计数器计数状态减少数状态减少NM个，但预

41、置数法个，但预置数法较清零法灵活较清零法灵活，可以在可以在N个状态中任意选取个状态中任意选取M个连续状态（个连续状态（MN）构成任意进制的计数器构成任意进制的计数器 同步置位同步置位，同步预置过程占用一个有效的计数脉冲，同步预置过程占用一个有效的计数脉冲，产生置数的状态是计数循环中的一个有效状态。产生置数的状态是计数循环中的一个有效状态。异步置位异步置位:异步预置过程不占用计数脉冲，所以异步预置过程不占用计数脉冲，所以产生产生置数的状态不应计入计数循环置数的状态不应计入计数循环，即不应作为一个有，即不应作为一个有效计数状态看待。效计数状态看待。置位法置位法（预置预置功能）功能）当当 Q3Q2Q

42、1Q0=1111 时，时，计数器预置数计数器预置数0110。设初始状态为设初始状态为 0110例例1 1、用、用7416174161构成模构成模1010加法计数器。（加法计数器。（同步预置）同步预置）法法1：741610 1 1 011置位法置位法（预置预置功能）功能）当当 Q3Q2Q1Q0=1101 时，时，计数器预置数计数器预置数0100。设初始状态为设初始状态为 0100 法法2：741610 0 1 01&例例2：用集成计数器：用集成计数器74160和与非门组成的和与非门组成的7进制计数器。进制计数器。（同步预置、异步清零）（同步预置、异步清零）从上面的例子可知，改变计数器容量从上面的

43、例子可知，改变计数器容量预置数法较清零预置数法较清零法更加灵活法更加灵活，能够根据需要截取计数状态，能够根据需要截取计数状态，既可以既可以在置入相同数据的情况下，选择不同的置数状态实在置入相同数据的情况下，选择不同的置数状态实现，也可以在相同的置数状态下，通过置入不同的现，也可以在相同的置数状态下，通过置入不同的数据来实现。数据来实现。组成任意进制计数器组成任意进制计数器练习：练习：1：采用：采用清零法，清零法，用集成计数器用集成计数器74161组成组成6进制计数器。进制计数器。74161同步预置、异步清零同步预置、异步清零2：采用：采用预置法，预置法，用集成计数器用集成计数器74290组成组

44、成7进制计数器。进制计数器。74290异步预置、异步清零异步预置、异步清零10.3.2 寄存器寄存器寄存器寄存器存储二进制数码的时序电路组件。存储二进制数码的时序电路组件。四位双向移位寄存器四位双向移位寄存器 74194：SL 和和SR分别是左移和右移串行输入分别是左移和右移串行输入D0、D1、D2 2和和D3是并行输入端是并行输入端Q0和和Q3分别是右移和左移时的串行输出端分别是右移和左移时的串行输出端Q0、Q1、Q2和和Q3为并行输出端。为并行输出端。LDRCO41235671516SRD0D1D2GNDQ3Q2Q1Vcc741948910111214133D SLCPQ0S0S1Rd74194的功能表：的功能表：移位寄存器功能：存储数据，数据的串移位寄存器功能：存储数据，数据的串-并或并并或并-串转换，乘、除运算、计数串转换，乘、除运算、计数/分频、序列信号发分频、序列信号发生器、数据检测、模数转换等。生器、数据检测、模数转换等。