数字逻辑考试题4.pdf

《数字逻辑考试题4.pdf》由会员分享，可在线阅读，更多相关《数字逻辑考试题4.pdf（49页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字逻辑考试题（,）一、填 空（每 空 1 分，共 1 7 分）1 .（1 0 1 1.1 1）广（）产（）H2 .（1 6 ）D-（）S 42 1 BC DH O3 .三态门的输出有 输出高电平、输出低电平一、输出高阻态 三种状态。4.试举出C M O S 三个电路的优点 _ _ _ _ _ _ _ _、_ _ _ _ _ _ _ _ _ _ _、_ _ _ _ _ _ _ _ _ _ _o5 .y =NB（B +C D”!IJ其过偶式 Y 为。6 .Y（A,B,C）=A B C +A B C +A B C 的最简式为 Y=。7 .由位寄存器组成的扭环型移位寄存器可以构成 进制计数器。8 .

2、半导体存储器对存储单元的寻址-一 般有 和矩阵译码两种方式。9.一片8 K X 8 位的R O M 存储器有 个字，字长为 位。1 0 .四位环型计数器初始状态是1 0 0 0,经过5个时钟后状态为。1 1 .在 R S、J K、T和 D 触发器中，触发器的逻辑功能最多。1 2 .设一个包围圈所包围的方格数目为S,消去的变量数目为N,那么S与 N的关系式应是_ _ _ _ _ _ _1 3 .在卡诺图化简逻辑函数时，圈 1 求得 的最简与或式，圈 0 求得 的最简与或式。二、选 择（5分）1 .丫 =A+B C 诲的反函数为7=（A.Y A B+C+D +EC.Y=A（B +C +D +E）2

3、.下列哪个元件是CMOS器 件（A.7 4S 0 0 B.7 4L S 0 03 .十进制数2 5 用 8 42 1 B CD 码表示为)_ _ _ _ _ _ _ _ _ _ _B.Y=A B+C+D+ED.Y=A(B +C +D +E)。C.7 4H C 0 0 D.7 4H 0 0()。A.1 0 1 0 1 B.0 0 1 0 0 1 0 1 C.1 0 0 1 0 1 D.1 0 1 0 14.若 用 1 表示高电平，0 表示低电平，则 是（）。A.正逻辑 B.负逻辑 C.正、负逻辑 D.任意逻辑5,下逻辑图的逻辑表达式为（）。A.Y A B B C A C B.C.Y=A B +A

4、 C+B C D.6 .三态门的逻辑值正确是指它有(A.1 个 B.2个 C.3个Y A B+A C+B CY=ABACBCD.4个7 .噪声容限越大，门电路抗干扰能力为（）。A.越弱 B.不变 C.越强 D.不确定8.C M O S 传 输 门()。A.只能传递数字信号B.只能传递模拟信号C.不能传递数字信号和模拟信号D.既能传递数字信号，又能传递模拟信号9.组合逻辑电路在电路结构上的特点下列不正确的是()。A.在结构上只能由各种门电路组成 B.电路中不包含记忆(存储)元件C.有输入到输出的通路 D.蟹出到输入的反馈回路1 0 .已知7 4L S 1 3 8 译码器的输入三个使能端(E i=

5、l,瓦7=&B=0)时，地址码AAA0=0 1 1,则输出匕匕 为()。A.1 1 1 1 1 1 0 1 B.1 0 1 1 1 1 1 1 C.1 1 1 1 0 1 1 1 D.1 1 1 1 1 1 1 1三、简 答 题(1 5 分，每题5分)1 .一个n 位无符号二进制整数能表示的十进制数范围有多大？表示个最大2 位十进制数至少需要多少二进制数？2 .将下列十进制数分别转换为二进制，并求出相应二进制对应的G r a y 码。(1)92 (2)7 73.写出下列十进制数的B C D 码。(1)65 2 1 (2)4 8 9.03四、计 算(2 0分)1 .用代数法化简下列各式(每小题3

6、分)(1)Y=A B(B C +A)(2)y =(A +B)(A 8)2 .用卡诺图法化简下式(5 分)Y=A B C D +D(B C D)+(A+C)B D+I(B+C)3 .将 下 式 转 换 成 与-或 形 式(5 分)y =4 C B O-Tf l4 .在某计数器的输出端观察到如下图所示的波形，试确定该计数器的模。(4 分)Qo _ _ _ _ _ _ I I I I ILQi|_ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _ _Q2i_L J_i_ _ _ _ _ _ _ _ _ _ r四、分析设计(3 5 分)1.十字路口的路况如下图所示。通 道 A (

7、含 A 1 和 A 2)为主干道，当通道A没有车辆行驶，而通道B 1 或 B 2 有车辆停留或等待时，则该处的车辆可以行驶；当通道A有车时，无论通道B的情况如何，通道A允许通行。试用逻辑门电路设计交通灯控制电路。(1 5 分)通道B i通 道A2-通 道A i通道B22.设计一个同步5 进制加法计数器。（2 0分）数字逻辑考试题仁）一、填 空（2 0分）1 .逻 辑 门 电 路 中 的 基 本 逻 辑 关 系 为、三种。2 .电平的高低一般用“1”和“0”两种状态区别，若规定,则称为正逻辑。3 .逻辑代数中的“0”和“1”并不表示数量的大小，而是表示两种相互对立的。4 .（A+B）（A+C）=

8、_ _ _ _ _ _ _ _ _ _ _ _ _ _ _5 .逻辑函数的表示方法有逻辑状态表、逻辑式、06.对于n个输入变量有 个最小项。7 .（1 3）D=（）B=（）H=（）8 4 2 1 B C D 码。8 .若一个存储器的存储单元的地址线线数为1 0,位线数为3 2,则此存储器的存储容量为 位。（字数用K表示）9.按照数据写入方式特点的不同，R OM 可分为掩膜R OM,。1 0.组合逻辑电路的竞争冒险是指1 个门电路有2个输入信号、由于2个信号达到门坎电平的 不同，在输出端 的现象。1 1 .一个存储器有地址线如、A w,M、A o,共 1 2 根，输出数据线有声D e、D o,共

9、 8根，则该存储器的存储容量为。二、单项选择题（1 0分）1 .半导体二极管截止时，外加电压u D 为（）。A.1.4 vB.l v C.0.7 v D.1 0.同步时序电路和异步时序电路比较，其差异在于后者()。A.没有触发器C.没有稳定状态B.没有统一的时钟脉冲控制D.输出只与内部状态有关三、用逻辑代数证明下列等式(每小题5 分，共 1 0 分)(1)A +A B =A+B(2)A B C +A B C +A B C =A B +A C四、化简题，将下列逻辑函数化成最小项。(每小题5 分，共 1 0 分)(1)F A +B C +A B +C(2)F A B +B C五、用 卡 诺 图 法

10、 化 列 逻 唾 数 1 每小题3 分，共 1 0 分)(1)F A B D +A B D +A C D +C D +B C(2)F(A,6,C,0 =6,8,9,1 1,1 2)+工火0,1 2 1 3,1 4,1 5)六、设 计(4 0 分)一 一1 .用与非门设计一个举重裁判表决电路。举重比赛有3个裁判，其中一个主裁判，两个副裁判。每一个裁判可操作自己的按钮来裁定选手是否成功举起杠铃。只有当两个或两个以上裁判判定成功举起，且其中有一个为主裁判时，画;型 功 举 起 的 指 示 灯 才 亮。(1 0 分)2 .试 用 4 选 1 数据选择器产生逻辑函数y =A 后 4+(1 5 分)D1

11、Da D 3AoAi七、设计个代码转换器，输入为4 位二进制代码，输出为4 位格雷码。(1 5 分)数字逻辑考试题e）一、填 空（每 空 1 分，共 2 0 分）1 .二值逻辑中，变量的取值不表示,而是指。2 .三态门电路的输出有1、和 三种状态。3 .十 进制数8 6 的 8 4 2 1 B C D 码为，余 3 码为4 .触发器是下降沿触发，而 触发器是上升沿触发。5 .在数字电路中，三极管主要工作在、两种稳定状态6 .山四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。7 .构成一个模6的同步计数器最少要 个触发器8 .（1 0 0 1 0 1 1 1）8 4 2 1 B C#-（）

12、1 0-（）2-（）89 .逻辑代数中的三种基本逻辑运算有、1 0 .凡是门输出产生不应有的负尖脉冲称为 冒险。1 1 .T触发器是在cp 操作下,具有保持和 功能的触发器。二、选 择 题（每 题 1 分，共 1 0 分）1 .下列四个数中与十进制（1 6 3）不相等的是（）。A.（4 3）1 6 B.（1 0 1 0 0 0 1 1）2C.（0 0 0 1 0 1 1 0 0 0 1 1）M 2ir a D.（1 0 0 1 0 0 0 0 1 1）82 .n个变量可以构成（）个最小项A.n B.2 n C.2 D.2n13 .如将T T L与非门作非门使用，则多余输入端应做（）处理。A.全

13、部接高电平 B.部分接高电平，部分接地C.全 邮 磔 D.部分接地，部分悬空4 .逻辑内,+入相等的式子是（）。A.A B C B.l+BC C.A D.A +B C5 .下列逻辑电路中为时序逻辑电路的是（）。A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器6 .G AL 是 指（）。A.专用集成电路C.通用集成电路7 .R AM 与 R O M 二者不同的是（B.可编程阵列逻辑D.通用阵列逻辑A.存储容量 B.输出位数 C.读操作 D.写操作8 .子程序的重载不包括以卜一（A.参数类型的重载C.函数返回类型的重载）类型的重载。B.参数目的的重载D.函数名称的重载9 .输入的T T

14、L或非门，在逻辑电路中使用时;其中5个输入端是多余的，多多余的输入端 将 作（）处理A.接地 B,悬空 C.直接连接工作电源 D.通过个电阻接工作电源1 0.对于钟控R S触发器，若要求其输出“0”状态不变，则输入的R S信号应为()。A.R S=X 0 B.R S=0 X C.R S=X 1 D.R S=1 X三、将下列十进制数转换为二进制数、八进制数、十六进制数和8 4 2 1 BCD码。(共1 0分,每小题5分)(1)4 3 (2)1 2 7四、化简题_串理事分，共2 5分)(1)+B C +B C+AB_(2)F=A B C D +A B D +B C D +A B C +B D +B

15、 C(3)F=A B D +A B D +A C D +A C D +BC(4)F(A,B,C,D)=Z机(2,3,5,6,7,8,9,1 2,1 3,1 5)(5)F(A,8,C,。)=Z机(3,6,8,9,1 1,1 2)+J(0,1,2,1 3,1 4,1 5)五、分析下图所示逻辑电路的功能。(1 0分)六、试 用2输入与非门和反相器设计一个4位的奇偶校验器，即当4位数中有奇数个1时输出为0,否则输出为1。(1 0分)七、设计一个将余3码变换成8 4 2 1 BCD码的组合逻辑电路。(1 0分)数字逻辑考试题四）一、填 空（每 空 1 分，共 1 5 分）1 .三态门的输出有、三种状态。

16、2 .将 个 包 含 1 6 3 8 4 个基本存储单元的存储电路设计成8位为一个字节的R O M,该 R O M有 个地址，有 个数据读出线。3 .由位寄存器组成的扭环型移位寄存器可以构成 进制计数器。4 .一片8 KX 8 位的R O M 存储器有 个字，字长为 位。5 .十 进制数8 6 的 8 4 2 1 BCD 码为,余 3 码为。6 .一个门电路的输出端所能连接的下一级门电路输入端的个数，称为该门电路的 一。7 .信息1 0 1 0 1 的奇校验位为,偶校验位为。8 .F=A+入B 可化简为。9 .构成一个模6的同步计数器最少要 个触发器。10.（10100.001）2=（）8=（

17、）1 61 1 .AB+AC+BC 的 最 简 与 或 表 达 式 为。=AB+（A +5）C=AB+A 5C=AB+C1 2 .对于共阴极显示器，可 以 用 输 出 的七段译码器7 4 4 8 来进行译码驱动。1 3 .将 特 定 的 信 息 表 示 成 二 进 制 代 码 的 过 程 称 为。二、选 择 题（每 题 1 分，共 1 0 分）1 .下列各门电路中，（）的输出端可直接相连，实现线与。A.一般T T L 与非门 B.集电极开路T T L 与非门C.一般C MOS与非门 D.一般的T T L 或非门2 .将十六进制数（4 E.C）w转换成十进制数是（）。A.5 4.1 2）i o

18、B.（5 4.7 5）C.（7 8.1 2）w D.（7 8.7 5）i o3 .标准与或式是由（）构成的逻辑表达式。A.与项相或 B.最小项相或C.最大项相与 _ _ D.或项相与4 .具有直接复位端和置位端入D 3D的触发器，当触发器处于受CP 脉冲控制的情况下工作时，这两端所加的信号为（）。A.0 1 B.1 1 C.0 0 D.1 05 .余 3 码 1 0 0 0 1 0 0 0 对应的2 4 2 1 码 为（）。A.0 1 0 1 0 1 0 1 B.1 0 0 0 0 1 0 1C.1 0 1 1 1 0 1 1 D.1 1 1 0 1 0 1 16.R AM 与 R O M 二

19、者不同的是（）。A.存储容量 B.输出位数 C.读操作 D.写操作7.输入的TTL 或非门，在逻辑电路中使用时，其中5个输入端是多余的，多多余的输入端 将 作（）处理。A.接地 B,悬空 C.直接连接工作电源 D.通过一个电阻接工作电源8.4 位集成数值比较器至少应有端口数()个。A.18 B.16 C.14 D.129.以下PLD中，与、或阵列均可编程的是()器件。A.PROM B.PAL C.PLA D.GAL10.构成移位寄存器不能采用的触发器为()。A.R-S型 B.J-K 型 C.主从型 D.同步型三、用代数法化简下列等式(每题5 分，共 20分)(1)AB(BC+A)(2)(A+B

20、)(AB)(3)ABC(B+C)(4)/I+ABC+A13C+CB+CB四、已知逻辑电路如图4.13示，试分析该电路的逻辑功能。(10分)五、用 曼 那 74蟠和适岂的逻辑门实现函数(10分)F=ABC+ABC+ABC+ABC六、数据选择器如下图所示，并行输入数据L L L LFIO IO,控制端X=0,AA的态序为00、01、10、1 1,试画出输出端L 的波形。(10分)七、分析时序电路(20分)CP数字逻辑考试题E)一、填 空 题(共 20分)1.数字信号的特点是在_ _ _ _ _ 上和 上都是断续变化的，其高电平和低电平常用和 来表示。2.常 用 的 BCD 码有、等，常用的可靠性代

21、码有、等。3.将十进制数45转换成8421码可得 o4.同步R S触发器的特性方程为Q/i=；约束方程为 o5.数字电路按照是否有记忆功能通常可分为两类：、o6.当数据选择器的数据输入端的个数为8 时，则其地址码选择端应有_ _ _ _ 位。7.能将模拟信号转换成数字信号的电路，称为;而将能把数字信号转换成模拟信号的电路称为。8.时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和时序电路。9.两片中规模集成电路10进制计数器串联后，最大计数容量为 位。二、单项选择题(共10分，每 题 1 分)1.对于四位二进制译码器，其 相 应 的 输 出 端 共 有。A.4 个 B.16 个 C.

22、8 个 D.10 个2.要实现触发器的J、K 取值应为。A.J=0,K=0 B.J=0,K=l C.J=l,K=0 D.J=1,K=13.下图所示是 触发器的状态图。A.SR B.D C.T D.T 4.在下列逻辑电路中，不 是 组 合 逻 辑 电 路 的 有。A.译码器 B.编码器 C.全加器 D,寄存器5.欲使D 触发器按Qn+,=Qn工作，应使输入D=。A.0 B.1 C.Q D.Q6.函数F(A,B,C)=AB+BC+AC的最小项表达式为：A.F(A,B,C)=Em(0,2,4)B,F(A,B,C)=Zm(3,5,6,7)C.F(A,B,C)=Em(0,2,3,4)D.F(A,B,C)

23、=Zm(2,4,6,7)7.N 个触发器可以构成最大计数长度(进制数)为 的计数器。A.N B.2N C.N2 D.2N8,随机存取存储器具有 功能。A.读/写 B.无读/写 C.只读 D.只写9.只读存储器ROM中的内容，当电源断掉后又接通，存储器中的内容A.全部改变B.全部为0C.不可预料 D.保持不变A.八 B.五 C.四 D.三三、化简下列逻辑函数，写出最简与或表达式（共 15分）1.F =A B D +A B D +A C D +A C D +B C2.F（A,B,C）=/M（0,1,2,5,6）3.尸见下图四、化筒下列逻辑函数，写出最简与或表达式（共 10分，每题5 分）（1）Yt

24、=A B +ACD+B+C+D（2）丫 2（48=2?（0,2,3,4,5,7）五、分析作图题（共 15分）设主从J K 触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的下降沿，已知输入 J、K的波形图如下图所示，（1）写出J K 触发器的特性方程式；（2）画出输出Q的波形图。六、设 计 题（15分）有一水箱由大、小两台水泵ML和 M s 供水，如图3.1所示，箱中设置了 3 个水位检测元件 A、B、Co水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时M s 单独工作；水位低于B点而高于A点时ML

25、单独工作；水位低于A点时ML和 Ms同时工作。试用门电路设计一个控制两台水泵的逻辑电路。七、用 V H D L 语言设计8 位相等比较器。（15分）数字逻辑考试题文)一、填 空 题(共 3 0 分，每 空 1 分)1,二进制数 A=1011010；B=10111,则 A-B=。2.把高电压作为逻辑1,低电平作为逻辑0 的赋值方法称作 逻辑赋值。一种电路若在正逻辑赋值时为与非门，则在负逻辑赋值时为.3.四位二进制编码器有 个输入端；个输出端。4.将卜进制数287转换成二进制数是；十六进制数是。5.根据触发器功能的不同，可将触发器分成四种，分别是 触发器、触发器、触发器和 触发器。7.将 BCD

26、码 翻 译 成 十 个 对 应 输 出 信 号 的 电 路 称 为，它有 个输入端，输出端。8.在 V H D L 中 主 要 有 两 种 形 式 的 重 载 对 象，一类是，另一类是o9.已知三态与非门输出表达式F=,则该三态门当控制信号C 为 电平时，输出为高阻态。二、选择题(共10分，每 题 1分)1.下列函数中，是最小项表达式形式的是 oA.Y=A+BC B.Y=ABC+ACDC.Y=AB C+ABC D.Y=A BC+ABC2.要 实 现=Q,JK触发器的J、K 取值应为A,J=0,K=0 B.J=0,K=l C.J=l,K=0 D.J=1,K=13.数值(375)io与 下 列 哪

27、 个 数 相 等。A.(111011101)2 B.(567)8 C.(11101110)BCD D.(1F5)I64.属于组合逻辑电路的是A.触发器 B.全加器 C.移位寄存器 D.计数器5.M 进制计数器状态转换的特点是：设定初态后，每来 个计数脉冲C P,计数器重新回到初态。A.M-l B.M+l C.M D.2M6.TTL与非门多余的输入端不应连接的为()A.低电平 B.高电平 C.与有用端并联 D.+Vcc7.在（）输入情况下，“与非”运算的结果是逻辑0。A.全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是18.任何带使能端的译码器都可以作（）使用。A.加法器 B.数

28、据分配器C.编码器 D.计数器9.组合逻辑电路产生竞争冒险的可能情况是（）A.2 个信号同时由0-1B.2 个信号同时由1-0C.I 个信号为0,另 1个由0-1D.1 个信号为0-1,另 1个 由 1-010.计数器可以由下列电路构成的有（）A.触发器和比较器 B.比较器和选择器C.门电路和触发器 D,加法器和选择器三、化简下列逻辑函数，写出最简与或表达式。（共 25分，每题5 分）（1）Yt=A B +BC+A B C +ABC（2）/2=n?（0,l,8,9,10,l 1）（3）Y3见如下卡诺图 C DA B 00011110000101011X1X1110001100114.X,3,5

29、,7,9）+（10,11,12,13,14,15）四、双四选一数据选择器如图所示，其功能表达式如下。现要实现八选一数据选择器的功 能（地址信号为A2A,AO,数据输入端信号为D?Do）,请画出电路连接图。（15分）X=（Z）0 A-4+）u A.4 +z）2 A A）+23AA）,Si匕=（。20A 4+。2 1 A|,4+02244）+023AA）.$2YiY2AoS|A）五、说明图示电路的功能。要求：（1）写出每个触发器的驱动方程、状态方程；（2）列出状态转换表；画出状态图；根据给定C P信号的波形画出各触发器输出端Qi、Q2 Q3的波形。（设各触发器的初始状态均为“0”）（20分）CPC

30、P J_I_I_I_I_I_I_I_I_L数字逻辑考试题生)一、填 空(每空1 分，共 20分)1.(11.25)w的二进制数为 十六进制数为2.已 知 逻 辑 函 数 F(A,B,C,D)=AD+BC它的最小项和式应为F(A,B,C,D)=-它的反函数的最简与或式为3.TTL与非门电压传输特性曲线分为饱和区、区、区、_ _ _ _ _ _区。4.如果对全班5 0 名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为,该 电 路 的 输 出 代 码 至 少 有 位5.把一组输入的二进制代码翻译成具有特定含义的输出信号称为 o6.正逻辑的或门可以是负逻辑的 门电路；正逻辑的与非门

31、可以是负逻辑的 门电路。7.集成度指的是每一个芯片中所包含的 的个数。8.对二进制译码器来说，若具有n 个输入端，则应有 个输入端。9.将一个包含16384个基本存储单元的存储电路设计成8 位为一个字节的ROM,该 R O M有 个 地 址，有 个数据读出线。10.数字电路按照是否有记忆功能通常可分为两类：、O11.随机存储器RAM的优点是，它的缺点是 o二、选 择 题(每 题 1分，共 10分)1、构成移位寄存器不能采用的触发器为()。A.R-S型 B.J-K型 C.主从型 D.同步型2.为实现将JK_触发器转换为D鲤发器，应 使()。A.J=D,K=D B.K=D,J=D C.J=K=D

32、D.J=K=R3.将十六进制数(4E.C)w转换成十进制数是()A.(54.12).o B.(54.75)K C.(78.12)1 0 D.(78.75)104.如将TTL与非门作非门使用，则多余输入端应做()处理A.全部接高电平 B.部分接高电平，部分接地C.全部接地 D.序 岸 地，部分悬空5.具有直接复位端和置位端(左”SD)的触发器，当触发器处于受CP脉冲控制的情况下工作时，这两端所加的信号为()A.01 B.11 C.00 D.106.下列关于异或运算的式子中，不 更 确 曜 ()。A.A A =0 B.A 7 -2C.A 0=A D.A 1=A7.RAM与 ROM二者不同的是()(

33、1,2,4,12,14)+J(5,6,7,8,9,10)(2)F(A,B,C,D)=Y M(24,6,10,11,12,13,14,15)(3)F=(AB+B)CD+(A+B)(C+B)五、试用两个半加器和一个构成一个全加器。(1 0 分)(1)写出逻辑表达式(2)画出逻辑图六、画出用3线-8 线译码器74 HC 1 3 8和门电路产生如下多输出逻辑函数的逻辑图。(1 0分)匕=也Y2 TBC+ABC+BCY3=BC+ABC88OHWZA.A2A0S.S2S3o-o-567YYY七、用 c a s e 语句实现多路四选一数据选择器。(1 5 分)数字逻辑考试题九）一、填 空（每 空 1 分，共

34、 2 0 分）1 .描 述 时 序 电 路 的 逻 辑 表 达 式 为、和驱动方程2 .用组合电路构成多位二进制数加法器有 和 二种类型。3 .已知R O M 有 2 4 位地址输入，8 位数据输出，该 R O M 能够存放 个 8 位数据；6 0 进制的计数器至少有 个状态输出端口。4 .逻辑函数F =A B +N5的对偶函数5 .一个门电路的输出端所能连接的下一级门电路输入端的个数，称为该门电路的6 .在一个C P 脉冲作用下，引 起 触 发 器 两 次 或 多 次 翻 转 的 现 象 称 为 触 发 器 的,触发方式为 式或 式的触发器不会出现这种现象。7.集成度指的是每一个芯片中所包含

35、的 的个数8.机器数有、和 三种类型。9.如果采用奇校验传送的数据部分为0 1 1 1 0 0 1,则所加的校验应为1 0 .正逻辑的或门可以是负逻辑的 门电路1 1 .半 导 体 存 储 器 的 结 构 有、和 等部分组成。二、选 择 题（每 题 1 分，共 1 0 分）1 .十进制数2 5 用 84 2 1 B C D 码表示为（）。A.1 0 1 0 1 B.0 0 1 0 0 1 0 1 C.1 0 0 1 0 1 D,1 0 1 0 12 .下列四个数中与十进制（1 6 3）i o 不相等的是（）oA.（4 3）6 B.（1 0 1 0 0 0 1 1）2C.（0 0 0 1 0 1

36、 1 0 0 0 1 1）D.（1 0 0 1 0 0 0 0 1 1）83 .n 个变量可以构成（）个最小项A.n B.2 n C.2 n D.2 n-l4 .与 C T4 0 0 0 系列相对应的国际通用标准型号为（）。A.CT7 4 S肖特基系列 B.CT7 4 L S低功耗肖特基系列C.CT7 4 L 低功耗系列 D.C T7 4 H 高速系列5 .一个触发器可记录一位二进制代码，它 有（）个稳态。A.O B.1 C.2 D.36 .标准与或式是由（）构成的逻辑表达式A.与 项 相 或 B,最 小 项 相 或 C.最大项相与 D.或项相与7.n位触发器构成的扭环形计数器，其无关状态数有

37、（）。D.2-1A.2-n B.2-2n C.2n8.9.八路数据分配器，其地址输入端有（）个。A.1 B.3 C.4下列关于异或运算的式手中,正确的是（）。A.A A =0 B.A A=l C.A 0=AD.8D.A 1=A10.在结构上与存储阵列和或存储阵列都能编程的器件是（)oA.PROM B.RAM C.PLA三、用代数法化简下列等 式(每 题 5分，共 20分)(1)A B +(A+B)(2)B+ABC +AC+AB(3)A B C D 4-A B D +B C D +A B C D +B CD.EPROM(4)A C +A B C+B C +A B C四、设主从J K 触发器的初始

38、状态为0,CP、J、K 信号如下所示，试画出触发器Q 端的波形。（10分）I-1-1 .五、设计同步二进制3 位（模 8、M=8）加法计数器（20分）六、用 V H D L 语言实现L E D 七段译码器。（20分）数字逻辑考试题中）一、填 空（每 空 1 分，共 20分）1.二值逻辑中，变量的取值不表示,而是指。2.在数字电路中，三极管主要工作在 两种稳定状态。3.对二进制译码器来说，若具有n 个输入端，则应有_ _ _个输入端。4.正逻辑的与非门可以是负逻辑的 门电路。5.如果对全班5 0 名同学各分配一个二进制代码，而该功能用一逻辑电路来实现，则该电路称为,该电路的输出代码至少有 位。6

39、.二进制数-0.1111的蟀为,反码为,补码为。7.逻辑函数F=AB+3 否的对偶函数。8.构成时序电路的基本单元是。9.已知逻辑函数F（A,B,C,D）=AD+BC它的最小项和式应为F（A,B,C,D）=。它 的 反 函 数 的 最 简 与 或 式 为 o10.用组合电路构成多位二进制数加法器有 和 二种类型。11.在二个变量A、B 中共有 个最小项。12.将一个包含32768个基本存储单元的存储电路设计成4096个字节的RAM,那么该R A M有一 根数据线，有一 根地址线。二、选 择 题（每 题 1分，共 10分）1.下列各门电路中，（）的输出端可直接相连，实现线与。A.一般TTL与非门

40、 B.集电极开路TTL与非门C.一般CMOS与非门 D.一般的TTL或非门2.n 位触发器构成的扭环形计数器，其无关状态数有（）。A.2-n B.2n-2n C.2n D.2n-l3.8 输入的TTL或非门，在逻辑电路中使用时，其 中 5 个输入端是多余的，多多余的输入端将作（）处理。A.接地 B.悬空 C.直接连接工作电源 D.通过一个电阻接工作电源4.要使TTL与非门工作在转折区，可使输入端对地外接电阻Ri（）。A.Ros B.ROFF C.ROFF R I ROFF5.对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为（）。A.RS=X0 B.RS=0X C.RS=X1

41、 D.RS=1X6.RAM与 ROM二者不同 的 是（）。A.存储容量 B.输出位数7.下列四个数中最大的是（）。A.（AF）16C.（10100000）28.8 位移位寄存器，串行输入时经（A.1 B.2C.读操作 D.写操作B.（001010000010）M2iD.（198）io）个脉冲后，8 位数码全部移入寄存器中C.4 D.89.用二进制异步计数器从0做加法，计到十进制数1 7 8,则最少需要()个触发器。A.2 B.6 C.7 D.8 E.1 01 0.一 个 1 6 选一的数据选择器，其地址输入(选择控制输入)端有()个。A.1 B.2 C.4 D.1 6三、用代数法化简下列等式(

42、每题 5 分,共 2 0 分)(1)A B +A B C +A(B+AB)(2)A C +A B C +B C+A B C(3)A B C D +A B C D +A B +A D +A B C(4)(AB+B D)C +B D(X c)+D(A+B)四、将下列逻辑函数化成最大项。(每题5分，共 1 0 分)(1)F=A(B +C)(2)F =A B +A C五、用输出高有效的3 线-8 线译码器实现逻辑函数尸(A,8,C)=工 6(0,2,3,6)。(1 0 分)六、分析下图所示的时序逻辑电路的功能。(1 5 分)1七、用 V H D L 语言实现双24译码器7 4 1 3 9。(1 5 分

43、)数字逻辑考试题答案及评分标准L)一、填 空(2 0 分)1.1 1.7 5 B.C2.0 0 0 1 0 1 1 03 .高电平 低电平 高阻状态4 .曳源电压范围宽 带负翅能力强 抗干扰能力强5 .A+B +B(C+D)或X +B6 .A B+A C7 .2 n8 .字译码9.8 1 9 2 81 0,0 1 0 01 1 .J K1 2 .S=2N1 3 .原函数 反函数二、选 择(1 0 分)每 题 1 分1.B 2.C 3.C 4.A 5.A 6.B 7.B 8.B 9.D 1 0.C三、简答题(1 5 分)l .n 位无符号二进制数的取值最小可以是全为0,最大是全为1,对应的十进制

44、数的范围是 0 2nT。最大的2位十进制数为9 9,由于夕 9 9 2 6,所以表示一个最大2位十进制数至少需要7位二进制数。2.(1)9 2 二进 制:0 1 0 1 1 1 0 0,Gr ay 码:0 1 1 1 0 0 1 0(2)7 7 二进制：0 1 0 0 1 1 0 1,Gr ay 码:0 1 1 0 1 0 1 13.(1)0 1 1 0 0 1 0 1 0 0 1 0 0 0 0 1 (2)0 1 0 0 1 0 0 0 1 0 0 1.0 0 0 0 0 0 1 1四、计 算(2 0 分)1.(1)A B(B C +A)=A B C +A B =A B(3 分)(2)(A+

45、B)(AB)=A B(3 分)2.(3 分)A B C D +D(B C D)+(A+C)B D+A(5+C)=A B C D +B C D +A B D +B C D +A B C=机口+团+机9+机 2+加14+小6+m4+m 4+机5=磷,4,5,6,9,11,12,14)BD+ACD+ABDc（1 分）（1 分）3 .(5 分)AC-BD-BC-AB=AC-BD+BC-AB=(A+C)(B+D)+(8+C)(A+8)=AB+BC+AD+CD+AB+AC+B+BC=B+AD+CD+AC4 .模为6 （4分）五、1.通道A 2当没有车辆行驶时，道路的状态设为0,有车辆行驶时，道路的状态为1

46、；通道允许行驶时的状态设为I,不允许行驶时的状态设为0。设 A表示通道A有无车辆的状态，B l、B 2 表示通道B l、B 2 有无车辆的情况，L A 表示通道 A的允许行驶状态，L B 表示通道B的允许行驶状态。由此列出。（5分）真 值 表（5 分）ABlB2LALB000100010101001011011XX10LA-A+A -B=A+B,BLB=LA=A+B B,=A（Bi+B2）（5 分）2.设计步骤如下：（1）根据设计要求，设定状态，画出状态转换图。由于是5 进制计数器，所以应有5 个不同的状态，分别用，、$、S 表示。在计数脉冲。M乍用下，5 个状态循环翻转，在状态 为 S 时，

47、进位输出片1。状态转换图如下图所示。（2 分）（2）状态化简。5 进制计数器应有5 个状态，不须化简。（3）状态分配，列状态转换编码表。由式2与 2 可知，应采用3 位二进制代码。该计数器选用三位自然二进制加法计数编码，即 S=000、$=001、S=100o山此可列出状态转换表如下表所示。（2 分）状态转换表现态次态进位输出状态转换顺序YQ2 0e r1。尸e r1S o0 0 00 0 10S0 0 10 1 00S0 1 00 1 10W0 1 11 0 00S1 0 00 0 01（4）选择JK触发器。（5）求各触发器的驱动方程和进位输出方程。列出JK触发器的驱动表如下所示。画出电路的

48、次态卡诺图，三个无效状态101、110、111作无关项处理。根据次态卡诺图和JK触发器的驱动表可得各触发器的驱动卡诺图。（2 分）JK触发器的驱动表K?二 1K（）=1再画H I 输出卡诺图如右图所示，可得电路的输出方程：y =q将各驱动方程与输出方程归纳如下：A=2?K=W=Q。KX=Q0J2=QOQ K2=y =(5 分)(6)根据驱动方程和输出方程，画出5 进制计数器的逻辑图如下图所示。(5分)逻辑图(7)检查能否自启动。电路如果进入无效状态101、110、111时在CP脉冲作用下，分别进入有效状态010、010、000,所以电路能够自启动。(4 分)数字逻辑考试题答案及评分标准C)一、

49、填 空 题(每 空 1 分，共 20分)1.与 或 非2.高电平为“1”，低电平为“0”3.逻辑状态4 .A+B C5.逻辑图、卡诺图6.27.(13)=(1101)B=(D)|(000100 1 1)8 4 2 1 B C D t,i8 .329 .可编程R O M 可擦除可编程R O M10.同时向相反的状态变化时间 可能产生干扰脉冲11.4 K X8二、选 择(共 10题，每 题 1 分)1.D 2.B 3.C 4.D 5.B 6.A 7.B 8.C 9.D 10、B三、证 明(共 10分，每小题5 分)(1)A +A B =A +B由交磐律 A+BC=(A+B)(A+C),得A+AB=

50、(A+A)(A+B)=A+B(2)ABC+ABC+ABC AB+ACABC+ABC+ABC=A(BC+BC+BC)=A(C+BC)=A(C+B)=AB+AC四、化简题，将下列逻辑函数化成最小项。(每小题5分，共10分)(1)F=A+BC+AB+C_=A,(B+C)+AB+C=XB+AC+AB+C_=咏+O 后还+B)+C(B+B)(A+A)=ABC+JBC+ABC+ABC+AB+ABC+m,+m3+m5+m7力(0,l,2,3；5,7)(2)F=AB+BCABC+ABC+ABC+ABC=4+in5+m6+m1=Z?(L5,6,7)五、用卡诺图法化简下列逻辑函数。（每小题5分，共10分）ABC