直接数字频率合成的FPGA实现毕业论文.doc

《直接数字频率合成的FPGA实现毕业论文.doc》由会员分享，可在线阅读，更多相关《直接数字频率合成的FPGA实现毕业论文.doc（90页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、山东科技大学学士学位论文 摘要学 士 学 位 论 文直接数字频率合成的FPGA实现作者姓名： 导师姓名： 专业名称：生物医学工程 所在学院：信息与电气工程学院 山 东 科 技 大 学2006年6月摘要直接数字频率(DDS)合成技术在通信、测控等领域中使用越来越广泛。本文介绍了一种基于FPGA芯片EP1C12Q240C8控制的DDS信号发生器。本文在详细介绍了直接数字频率合成技术的工作原理、电路结构、设计的思路和实现方法以及数字信号的调制原理的基础上。利用FPGA芯片及D/A 转换器, 使用FPGA开发软件Quartus II，采用直接数字频率(DDS)合成技术, 设计实现了一个频率1Hz10M

2、Hz步进可调、相位可控的正弦信号发生器，并在此基础上实现了AM、FM、FSK、ASK、PSK等多种信号发生。系统采用液晶显示并通过键盘进行设置各种信号功能及参数。经过设计和电路测试, 输出波形达到了技术要求, 控制灵活、性能较好, 也证明了基于FPGA的DDS设计的可靠性和可行性。关键字：直接数字频率合成（DDS），现场可编程门阵列（FPGA），数字调制，正弦波信号发生器ABSTRACTToday the technique of direct digital frequency synthesis is widely used in many fields ,such as communic

3、ation ,remote control etc .This text introduces a kind of Sine Wave generator which is controlled by the FPGA chip EP1C12Q240C8.This article describes the principle work, electric circuit structure of direct digital frequency synthesis , design thoughts , implement methods and principle of digital s

4、ignal modulate . We implement a Sine Wave generator which can be adjusted with a step of 1 Hz10MHz by using FPGA and D/A in Quartus II .It can be modulated by AM、FM、FSK、ASK、PSK .The modes and parameters can be settled by the keyboard , and also be shown on the LCD. The output waveform by testing ful

5、fill the requirements .The system is easily controlled and high performance. It is proved that the design based on FPGA with DDS is dependable and feasible.Keywords: Direct Digital Frequency Synthesis (DDS), Field Program able Gate Array (FPGA) ,Digital Modulate Technology, Sine Wave Generator山东科技大学

6、学士学位论文 目录目录1.绪论11.1 直接数字频率合成的发展11.2 DDS的基本原理21.3 设计任务42.方案论证.52.1 方案比较52.2 方案选择63.硬件设计93.1 DDS模块设计93.2 滤波器模块设计143.3 高速D/A转换模块设计163.4 电源模块设计183.5 液晶模块接口设计193.6 调制模块214.软件部分254.1 设计语言和设计环境254.2 软件编写284.3 调制304.4 键盘设定374.5液晶显示模块385.结论395.1 测试395.2 小结43参考文献44致谢词45附录46附录 1英文原文及翻译46附录 2软件程序671 绪论 随着电子技术的发

7、展，很多应用领域对信号频率的稳定性要求越来越高，而且不仅需要单一的固定频率，还需要多种频率。为了解决既要频率稳定、准确，又要频率能在较大范围内变化的问题，而产生了频率合成技术。 频率合成技术是在实际应用中产生，又是在实践中不断改进的。频率合成(FS)的方法很多，按其工作模式可以分为：模拟合成和数字合成两种；按其实现的手段可以大致分为：直接合成和锁相环合成两种。目前应用较多的频率合成方式主要有：直接模拟合成、锁相环合成(PLL，phase Locked Loop)和直接数字合成(DDS，Digital Direct Synthesis)。而直接数字频率合成(DDS)则是近年来随着数字集成电路和微

8、电子技术的快速发展而迅速兴起的一种新的频率合成技术。它将先进的数字信号处理(DSP，Digital Signal Processing)理论和方法引入到频率合成领域中，从而有效解决许多模拟合成技术无法解决的问题。直接数字频率合成的兴起也标志着第三代频率合成技术的形成。 随着数字信号处理和集成电路技术的发展，直接数字频率合成(DDS)应用也越来越广泛。DDS具有相对带宽大、相位和频率分辨率高、稳定度好、频率转换时间短、输出相位连续、可以实现多种数字与模拟调制的优点。由于模拟调相方法具有产生性差、调试不方便、调制控制不精确等缺点，因此采用数字方法实现各种模拟调制也越来越普遍。1.1 直接数字频率合

9、成的发展 数字技术的飞速发展，使频率合成技术也跃上了一个新的台阶。1971年，美国学者J.Tierney和B.Gold提出了以全数字技术从相位概念出发，直接合成所需波形的一种新的频率合成原理。限于当时的技术和器件水平，它的性能指标尚不能与已有的技术相比，故未受到重视。近年来，随着数字技术的发展以及器件制作工艺水平的提高，直接数字式频率合成(DDS)得到了飞速的发展，它在工作频率范围、频率转换速度、频率分辩力、相位连续性、正交输出以及易集成化方面的性能都超越了传统的频率合成器所能达到的水平，使频率合成技术大大地前进了一步。DDS是用数字控制方法从一个标准参考频率源产生多种频率的技术，它是把一系列

10、数字量形式的信号通过D/A转换形成模拟量形式的信号的合成技术。利用高速存储器作查寻表，然后通过高速D/A转换器产生已经用数字形式存入的正弦波(或其他任意波形)。DDS在相对带宽、频率转换时间、相位连续性，正交输出、分辨率以及集成化等一系列性能指标力一面远远超过了传统频率合成技术所能达到的水平，为各种电子系统提供了优于模拟信号源性能的高质量的频率源。目前它正朝着系统化，小型化、模块化和工程化的方向发展，性能越来越好，使用越来越方便，是目前应用最广泛的频率合成器之一。本次设计是研究DDS的实现及应用。1.2 DDS的基本原理直接数字频率合成(DDS)是采用数字化技术，通过控制频率控制字直接产生所需

11、的各种不同频率信号。DDS的基本原理是利用采样定理，通过查表法产生波形3。DDS的结构有很多种，其基本的电路组成主要由参考频率源、相位累加器、正弦ROM表、D/A转换器和滤波器等，基本的电路原理可用图1.1来表示。 参考时钟fs由一个高稳定的晶体振荡器产生，用它来驱动整个合成器的各个组成部分。相位累加器由N位加法器与N位累加寄存器级联构成，图1.1 DDS原理框图类似于一个简单的计数器。每来一个时钟脉冲fs，加法器将频率控制字k与累加寄存器输出的累加相位数据相加，把相加后的结果送至累加寄存器的数据输入端。累加寄存器将加法器在上一个时钟脉冲作用后所产生的新相位数据反馈到加法器的输入端，以便加法器

12、在下一个时钟脉冲的作用下继续与频率控制字相加。这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。由此可以看出，相位累加器在每一个时钟脉冲输入时，把频率控制字累加一次，相位累加器输出的数据就是合成信号的相位，频率控制字k和参考时钟的关系就决定了DDS的输出频率 4。DDS的工作过程如图1.2所示。在参考时钟fs的控制下，频率控制字图1.2 DDS基本工作流程图k送入相位累加器。用相位累加器的输出作为正弦查找表的查找地址对正弦ROM表进行查找。ROM表中的每个地址代表一个周期的正弦波的一个相位点，每个相位点对应一个量化振幅值。因此，这个查找表相当于一个相位/振幅变换器，它将相位累加器

13、的相位信息映射成数字振幅信息。查找后的数据再经过D/A转换器得到相应的阶梯波；最后通过低通滤波器对阶梯波进行平滑、滤波处理，即可得到由频率控制字决定的连续变化的输出正弦波5。1.3 设计任务 本次设计的任务是利用可编程逻辑器件PFGA完成一个可实现模拟信号数字化调制的DDS系统，实现了频率合成技术、频率调制、相位调制、幅度条制技术和FPGA编程技术的结合。 此设计利用AD转换，实现模拟信号的数字化，再利用该数字化的数据控制DDS系统的频率控制字，从而实现频率调制。另外，本次设计使用Altera公司的FPGA器件，利用其内嵌阵列块(EAB)实现ROM的功能。使用的FPGA开发软件是Quartus

14、 II， 在软件编程中解决不同的调制方式的选择和实现。系统频率实现1Hz10MHz可调，步进达到了1Hz；完成了调幅、调频、4PSK、4ASK、4FSK调制和正弦波输出的功能。85山东科技大学学士学位论文 方案论证2 方案论证设计任务要求：产生010MHz的正弦波，并在正弦波的基础上进行调制，输出相应的波形。2.1方案比较2.1.1 采用低频正弦波DDS单片电路的解决方案Micro Linear公司的电源管理事业部推出低频正弦波DDS单片电路ML2035以其价格低廉、使用简单得到广泛应用。ML2035特性：(1)输出频率为直流到25kHz，在时钟输入为12.352MHz时频率分辨率可达到1。5

15、Hz(-0.75+0.75Hz)，输出正弦波信号的峰-峰值为Vcc；(2)高度集成化，无需或仅需极少的外接元件支持，自带312MHz晶体振荡电路；(3)兼容的3线SPI串行输入口，带双缓冲，能方便地配合单片机使用；(4)增益误差和总谐波失真很低。2.1.2 使用专用DDS芯片专用DDS芯片是高度集成化的芯片，能产生和输出高稳定度的频率、相位、可编程的正弦、余弦信号，能用于频率合成器、可编程时钟发生器、雷达和扫频系统的扫频源以及有关的测试仪器等之中6。AD9857的主要技术特性包括： 最高为200MHz的内部时钟速度，并且集成了带有锁定指示器的420倍的时钟倍频，可以提供高精度的系统时钟；14b

16、的数据通道；80 dB窄带无杂散信号动态范围；4种可编程的、引脚可选的信号模式；单引脚节电功能；具有FSK调制功能；反SINC功能，在DAC变换之前恢复出理想的信号包络；32b的DDS；8b的输出增益控制；10MHz串口，2线或3线SPI 兼容；3.3V电源工作，工作温度为- 40+ 85。AD9854有五种工作模式，可通过对控制寄存器中三位模式位的设置来选择。这五种模式分别为单频模式(Single-Tone)，无过渡频移键控模式(Unramped FSK)，过渡频移键控模式(ramped FSK)，CHIRP和BPSK模式。采用单片机控制AD9854芯片，通过键盘控制，在液晶上显示参数。2.

17、1.3 使用FPGA编程实现DDS采用FPGA现场可编程逻辑门阵列进行软件编写用于实现直接数字频率合成。DDS技术的实现依赖于高速、高性能的数字器件。可编程逻辑器件以其速度高、规模大、可编程，以及有强大EDA软件支持等特性，十分适合实现DDS技术。Altera是著名的PLD生产厂商，多年来一直占据着行业领先的地位。Altera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP核、宏功能库等，因此Altera的产品获得了广泛的应用。Altera的产品有多个系列，按照推出的先后顺序依次为Classic系列、MAX(Multiple Array Matrix)

18、系列、FLEX(Flexible Logic Element Matrix)系列、APEX(Advanced Logic Element Matrix)系列、ACEX系列、Stratix系列以及Cyclone等14。2.2方案选择方案一中的ML2035生成的频率较低(025KHz)，一般应用于一些需产生的频率为工频和音频的场合。如用2片ML2035产生多频互控信号，并与AMS3104(多频接收芯片)或ML2031/ 2032(音频检波器)配合，制作通信系统中的收发电路等。 可编程正弦波发生器芯片ML2035设计巧妙，具有可编程、使用方便、价格低廉等优点，应用范围广泛。很适合需要低成本、高可靠性

19、的低频正弦波信号的场合。ML2037是新一代低频正弦波DDS单片电路，生成的最高频率可达500KHz。但是采用此芯片设计的输出频率低(025KHz)，远达不到设计要求的性能指标及功能。因此放弃使用方案一。方案二中虽然专用DDS芯片的功能比较多，但控制方式却是固定的，系统速度较低。而且专有芯片的频率固定，并不灵活。且价格较为昂贵，不能够满足我们这次设计所要达到的目的。因此放弃使用方案二。方案三是基于FPGA 实现的直接数字频率合成器。这种方法更具优点， 有着灵活的接口和控制方式、较短的转换时间、较宽的带宽、以及相位连续变化和频率分辨率较高等优点7。(1)输出频率相对带宽较宽输出频率带宽为50%

20、fs(理论值)。但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40% fs。 (2)频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。事实上，在DDS的频率控制字改变之后，需经过一个时钟周期之后按照新的相位增量累加，才能实现频率的转换。因此，频率转换的时间等于频率控制字的传输时间，也就是一个时钟周期的时间。时钟频率越高，转换时间越短。DDS的频率转换时间可达纳秒数量级，比使用其它的频率合成方法都要短数个数量级。(3)频率分辨率极高若时钟Fclk的频率不变，DDS的频率分辨率就由相位累加器的位数N决定。只要增加相位累

21、加器的位数N即可获得任意小的频率分辨率。目前，大多数DDS的分辨率在1Hz数量级，许多小于1Hz或者更小。(4)相位变化连续改变DDS输出频率，实际上改变的每一个时钟周期的相位增量，相位函数的曲线是连续的，只是在改变频率的瞬间其相位发生了突变，因而保持了信号相位的连续性。(5)输出波形的灵活性 只要在DDS内部加上相应控制如调频控制FM、调相控制PM和调幅控制AM，即可以方便灵活地实现调频、调相和调幅功能，从而很容易的进行FSK、PSK和ASK等调制。另外，只要在DDS的波形存储器存放不同波形数据，就可以实现各种波形输出，如三角波、锯齿波和矩形波甚至是任意的波形。当DDS的波形存储器分别存放正

22、弦和余弦函数表时，既可得到正交的两路输出。(6)其他优点由于DDS中几乎所有部件都属于数字电路，易于集成，功耗低、体积小、重量轻、可靠性高，且易于程控，使用相当灵活，因此性价比极高。根据设计要求通过比较，应当采用第三种方案，基于FPGA实现DDS(直接数字频率合成)，与单片机相配合，实现本次设计要求。山东科技大学学士学位论文 硬件设计3 硬件设计整个为系统分为主控模块FPGA模块、高速D/A转换模块、滤波电路、液晶显示、键盘、电源等几部分。系统结构如图3.1所示： 图3.1 系统结构图3.1 DDS模块设计3.1.1 FPGA的结构与特性 FPGA是英文Field ProgrammableGa

23、teArray的缩写，即现场可编程门阵列，它是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物8。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。 FPGA采用了逻辑单元阵列LCA(LogicCellArray)这样一个新概念，内部包括可配置逻辑模块CLB(ConfigurableLogicBlock)、输出输入模块IOB(InputOutputBlock)和内部连线(Interconnect)三个部分8。FPGA的基本特点主要有： (1) 采用FPGA设计ASIC电路，用户不需要芯片生产，就能得到

24、专用的芯片。(2) FPGA可做成其它全定制或半定制ASIC电路的中试样片。(3) FPGA内部有丰富的触发器和I/O引脚。(4) FPGA设计周期最短、开发费用最低、风险最小的器件。(5) FPGA采用高速CHMOS工艺，功耗低，可与CMOS等电平兼容。FPGA是由存放在片内RAM中的程序和键盘共同来设置其工作状态的，因此，工作时需要对片内的RAM进行编程。用户可以根据不同的配置模式，采用不同的编程方式。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。FPGA的编程无须专用

25、的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需要修改FPGA功能时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。因此，FPGA的使用非常灵活。FPGA有多种配置模式：并行主模式为一片FPGA加一片EPROM的方式；主从模式可以支持一片PROM编程多片FPGA；串行模式可以采用串行PROM编程FPGA；外设模式可以将FPGA作为微处理器的外设，由微处理器对其编程。Altera是著名的PLD生产厂商，多年来一直占据着行业领先的地位。Altera的PLD具有高性能、高集成度和高性价比的优点，此外它还提供了功能全面的开发工具和丰富的IP核

26、、宏功能库等，因此Altera的产品获得了广泛的应用。Altera的产品有多个系列，按照推出的先后顺序依次为Classic系列、MAX(Multiple Array Matrix)系列、FLEX(Flexible Logic Element Matrix)系列、APEX(Advanced Logic Element Matrix)系列、ACEX系列、Stratix系列以及Cyclone等。设计采用Cyclone系列的FPGA芯片(EP1C12Q240C8)设计DDS电路。Altera公司推出的Cyclone系列芯片为基于1.5 V，0.33mm，SRAM工艺的现场可编程门阵列，其逻辑资源丰富，

27、逻辑单元数量最大可达20060个， 内置M4K存储块，最大RAM可达288 KB。高性能Cyclone器件采用四输入查找表(LUT) 和嵌入式阵列块(EAB) 相结合的结构，特别适合用于实现复杂逻辑功能和存储功能。灵活的内部连接快速、可预测连线延时的快速通道(fast track) 连续式布线结构；实现快速加法器、计数器和比较器的专用进位链；实现高速、多输入逻辑函数的专用级联链。FPGA内部结构如图3.2所示。 图3.2 内部结构图3.1.2 基于FPGA设计的DDS系统DDS电路一般包括系统时钟、相位累加器、相位调制器、ROM查找表、D/A 转换器和低通滤波器(LPF)。输入的频率控制字(X

28、) 称为相位步进量，简称步长，作为相位累加器的增量；输入的相位控制字通过相位调制器来设置正弦波的初始相位；系统时钟则对相位累加器、相位调制器和D/A 转换器提供时序控制。结构图如图3.3所示。图3.3 结构图相位累加器是DDS系统的核心。相位累加器由N位全加器和N位累加寄存器级联而成，对频率控制字的2进制代码进行累加运算，是典型的反馈电路。在每个系统时钟沿Fclk 的控制下，N位加法器将频率控制字X与累加寄存器输出的相位数据相加，把相加后的结果再送至累加寄存器，累加寄存器中新的相位数据既反馈到加法器的输入端，以使加法器在下一Fclk时钟周期中继续与频率控制字X 相加，同时累加寄存器的高M位数值

29、作为查找ROM表中取样数据的地址值。为了充分发挥DDS的优越性，一般累加器的位数都比较大，频率字可控制DDS的输出频率，可根据需要来设定。寄存器的作用是保证当颇率字改变时不会干扰相位累加器的工作，并且使输出的地址值相对稳定。ROM 查找表中储存着一个完整周期的正弦波幅度信息， 通过取得的采样地址值进行查表，从ROM表中输出相应的波形采样数据(Fout)，送入D/A 转换器，DAC 输出阶梯波形，再通过低通滤波器将波形数据转换成符合要求的模拟波形。在利用FPGA设计DDS电路时，累加器是决定DDS性能的关键部分。在累加器的设计中，要解决的主要难题是设法提高工作速度，尽管在Cyclone 芯片的宏

30、单元库中包括了1632位的加法器，用它们可容易实现高达32位的相位累加，但当工作频率较高时，这种方法是不可取的，因为其较大的延时不能满足速度要求。因此，在设计累加器时，一方面，小的累加器利用器件本身的进位得到快速、高效的电路；另一方面，采用先进的流水线技术，通过把一个时钟周期内完成的逻辑操作分成几步小的操作，并插入几个时钟周期来提高系统的数据通过率。本电路的核心是一个正弦查找表，正弦查找表主要完成相位序列(相位码)向幅度序列(幅度码)的转换。这里，用ROM构造一个查找表。如果把相位码作为ROM的地址，只要在该地址中存储相应的正弦波幅度作为数据，就可通过相位码寻址ROM，输出正弦函数。ROM的地

31、址位数address和数据位数q越长，输出的精度就越高。其中步长的概念即为对数字波形查表的相位增量，由累加器对相位增量进行累加，每个时钟周期产生的累加器的高M位数值作为查表地址值， 两个查表周期之间就存在一个相位增量，当相位累加器加满时就会产生一次溢出，即相位寄存器每经过2N/X个Fclk时钟周期后回到初始状态，相应的ROM 查找表经过一个循环回到初始位置，整个DDS系统输出一个正弦波，这样就完成了一个波形采样值的查表和输出，这个周期就是DDS产生波形的一个频率周期。3.2 滤波器模块设计3.2.1 10MHz低通滤波使用芯片LT6600-10设计10MHz的滤波器9。可通过两个外部电阻来设置

32、差分增益：可调输出共模电压；采用3伏、5伏电压；具有10MHz的截止频率的0.5dB波纹四阶低通滤波器；低失真；全差分输入和输出。IN-和IN+(引脚1、8)：输入引脚。VOCM (引脚2)：用于二阶滤波器的DC共模基准电压。V+和V-(引脚3、6)：电源引脚。OUT和OUT(引脚4、5)输出引脚。VMID(引脚7)：在内部给引脚施加大小为电源电压一半的偏电压。图3.4 滤波电路图图3.4为这次设计使用的滤波电路，把需要滤波信号耦合到 LT6600-10中，输入位单端信号，AC耦合允许对具有任意共模电平的单端或差分信号进行处理。0.1F的耦合电容器和402的增益设置电阻器形成了一个高通滤波器，

33、衰减4KHz一下的信号。从输入端输入一个正弦波进入芯片，经过滤波后波形更加平滑，减少毛刺。理论上波形滤波对比如图3.5所示：图3.5 滤波前后对比图3.2.2 1MHz/500KHz的滤波器使用芯片LCT1560-1设计的滤波电路16。LCT1560-1芯片具有开关选择，可以在1MHz或者500KHz中进行选择；信噪比为75dB；通频带纹波误差微正负0.3dB；不需要外部结构器件。采用的滤波电路图如图3.6所示 图3.6 滤波电路原理图 FPGA输出的波形送入选择电路，如果波形的频率小于1MHz，自动从芯片LTC1560-1的输入端进入滤波电路。滤波电路自动判断，如果是小于1MHz大于500K

34、Hz的频率，选择开关自动打到负5伏电源上；如果频率小于500KHz大于100KHz，开关自动选择连接正5伏电源。然后通过滤波电路进行滤波。3.2.3 100KHz 滤波电路使用芯片LTC1064-4设计100KHz的滤波电路。LTC1064-4芯片为双列14引脚的封装；80dB或者更高的衰减率；50：1的时钟频率与输出频率比值，100：1的时钟频率与输出频率比值；工作电压在-8伏到8伏之间。INVC，COMP1，INVA，COMP2 (1、6、7、13引脚)：在输入波形频率大于20MHz时，为了获得最小和中断频率的响应，应当加频率补偿。VIN，VOUT(2、9引脚)：引脚2要求加一个12千欧的

35、电阻用于使输入电流取反。引脚9为输出引脚，输出或接收电压负载3毫安或1安的基本电流。AGND(3、5引脚)：接地。V+和V-(4、12引脚)：输入电压。设计的滤波电路为图3.7所示：图3.7 滤波电路图3.3高速D/A 转换模块设计THS5651A是一个10位的数字模拟转换器，尤其是对有线、无线系统的传输达到最优化。这个10位低功耗CMOS数模转换器是一系列高速通讯数模转换器的一种。THS5651A工作在4.5V到5.5V的电压范围内。其固有低功耗只需175 兆瓦，适用于便携式产品和低功耗设计。芯片边缘触发采用输入闭环和1.2V的温度补偿，以提供一种完整的DAC单片集成电路解决方案，支持3 V

36、和5.5V的CMOS逻辑门阵。极小的数据输入设定和持续时间，提供了一个简单的接口与外在逻辑连接。THS5651支持一个直接二进制和双字格式输入，可以灵活的与数字信号处理器连接。THS5651A提供名义上的全方位的微分输出电流20 mA和大于300毫瓦的输出阻抗，同时支持单一和微分应用。在不严重影响工作效果的状态下，芯片上的可调基准控制放大器可以允许用户把输出电流在2mA到20mA内调整。这样可以降低系统的功率消耗，并且可以提供20dB的控制增益。作为选择，外部引用电压和控制放大器可以被应用为DAC乘法器。输出电压的范围是1.25V。当转换数率可高达每秒125 M时，THS5651A可具有非常好

37、的AC和DC转换的特性。高速D/A 转换的设计电路如图3.9所示图3.9 高速D/A转换3.4电源模块设计电源设计采用降压型开关稳压器芯片LM257610，具有非常小的电压调整率和电流调整率，且能够提供3A的负载驱动。LM2576系列有3.3V、5V、12V三种固定输出电压版本和一个输出电压可调(ADJ)的版本。 LM2576系列的外围元件少，应用简单，内置频率补偿电路和固定频率振荡器。LM2576系列的开关频率为52KHz，可以使用小尺寸的滤波元件。在规定输入电压和输出负载的条件下，LM2576系列的输出电压容差为4，振荡频率的容差为15。 LM2576系列的待机电流为75A(典型值)，内置

38、两级过流保护电路和过热保护电路。设计使用的电路如图3.8所示。图3.8 电源原理图3.5 液晶模块接口设计液晶采用240128A的一种图形点阵液晶显示器，它由控制器T6963C、行驱动器/ 列驱动器及240128全点阵液晶显示器组成。可完成图形显示，也可以显示158个(1616点阵)汉字。其主要技术参数和性能如下：电源：VDD：+5V10%；模块内可自带-10V负压，用于LCD的驱动电压；模块可带LED或EL背光；背光电流100mA 显示内容：240(列)128(行)点；全屏幕点阵；带8K外部数据存储器(其地址由软件设定)；其接口适配8080系列和Z80系列MPU的控制时序；驱动方式：1/12

39、8 DUTY，1/9BIAS；工作温度：-20+70，存储温度：-30+80；液晶的内部控制电路如图3.10所示图3.10 内部控制电路液晶模块的外部接口：使用的液晶有21个引脚。引脚功能： 1 FG：结构地 2 Vss：接地 3 VDD：接电源 4 VO：接背光电源5 /WR：写信号6 /RD：读信号7 /CE：使能信号8 C/D：高电平为指令代码，低电平为数据信号9 /RESET：复位健1017 DB0DB7：为数据输送引脚18 FS：字形选择，高电平为58；低电平为8819 VOUT：液晶的工作电压，接-10伏2021 LED+ LED-：液晶背光灯，接直流+5伏和地T6963C是用也控

40、制液晶、驱动液晶工作、驱动激光快门影像传感器和显示存储数据的液晶控制器。T6963C有着八位并行数据端，通过单片机的一个接口控制读写状态。T6963C通过一个可编程的输入控制显示屏，可以在文本模式或者绘图模式中显示字符。设计连接电路如图3.11所示：本次设计采用FPGA给单片机AT89S52发送控制信号，然后再通过单片机来控制液晶显示。其实液晶的主要是由控制芯片T6963来控制。单片机是通过给T6963发送信号，对整个液晶块进行控制，显示屏在T6963的控制下显示图形。设计显示为图形显示，对每个显示的字符提取字模以绘图的形式进行显示。根据设计每次显示根据显示波形出现对应的参数。整个过程中起主要

41、控制的还是FPGA电路，所有的控制信号都有FPGA 发出，单片机只是在接收到信号后，启动液晶显示，开始接收FPGA发出的各个参数的显示数据。图3.11 液晶连接图8位数据端与单片机的P0口相连，控制端口中写端口与P2.0连接、读端口与P2.1相连、指令数据判断口同P2.2连接。3.6 调制模块根据载波的不同参数可以把调制分为幅度调制、频率调制和相位调制三种；幅度调制是使载波的振幅随调制信号的变化规律而变化：特点是调幅波的变化周期和调制信号的周期相同，而振幅则与调制信号的振幅成正比；频率调制和相位调制就是载波的瞬时频率或瞬时相位随调制信号的变化规律而变化，这变化的大小与调制信号的强度成线性关系，

42、变化的周期有调制信号的频率所决定；特点是己调波的振幅保持不变，抗干扰能力强，主要应用于调频广播、广播电视、通信及遥测等；调制还可分为模拟调制和数字调制，两种调制方式的基本原理一样：模拟调制：对载波信号的参量进行连续调制，在接收端对载波信号的调制参量连续的估值；常见的正弦模拟调制方式有幅度调制、相位调制和角度调制。幅度调制有振幅调制(AM)、双边带调制(DSB)、单边带调制(SSB)和残余边带调制(VSB)等。频率调制(FM)和相位调制(PM)就是载波的瞬时频率或瞬时相位随调制信号的变化规律而变化，这变化的大小与调制信号的强度成线性关系，变化的周期有调制信号的频率所决定；特点是已调波的振幅保持不

43、变，抗干扰能力强，主要应用于调频广播、广播电视、通信及遥测等；数字调制：用数字信号离散取值的特点去键控载波，从而实现数字调制。称为键控法，如对载波的振幅、频率、相位进行键控，可得到振幅键控(ASK)移频键控(FSK)和移相键控(PSK)。目前常用的数字调制技有：2ASK，2FSK，2PSK和2DPSK；还有最小移频键控(MSK)调制、4PSK以及与相位结合的多进制调制11。3.6.1 ASK调制数字信号对载波振幅调制成为振幅键控，即ASK(Amplitude Shift Keying)。ASK有两种实现方法：乘法器实现方法和键控法。这次设计主要是用的键控法。二元制ASK的实现方法是用一个二选一

44、的选择器来控制载波振荡器的输出而获得。多进制数字振幅调制又称为多电平振幅调制，它用高频在博得多种振幅去代表数字信息。这次设计设计的是四进制振幅调制，即四电平振幅调制。实现MASK的原理同实现ASK的原理十分相似。不同之处在于发信号输入端增加了2-M电平变换，相应在接收端应有M-2电平变换。M进制ASK调制的信息速率是二进制的2倍，但是M进制振幅调制的误码率远大于二进制误码率。3.6.2 FSK调制数字信号对载波频率调制称为频移键控，即FSK(Frequency-Shift Keying)。频移键控适用不同频率的载波来传送数字信号，用数字基带信号控制载波信号的频率。二进制频移键控室用两个不同频率的载波来代表数字信号的两种电平。接收端收到不同的载波信号再进行逆变换成为数字信号，完成信息传输过程。 多进制数字频率调制(MFSK)也称为多元调频或多频制。M频制有M个不同的载波频率与M种数字信息对应，即用多个频率不同的正弦波分别代表不同的数字信号，在某