数字系统设计实验--流水线MIPS微处理器设计(完整版)资料.doc

《数字系统设计实验--流水线MIPS微处理器设计(完整版)资料.doc》由会员分享，可在线阅读，更多相关《数字系统设计实验--流水线MIPS微处理器设计(完整版)资料.doc（61页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字系统设计实验-流水线MIPS微处理器设计（完整版）资料(可以直接使用，可编辑 优秀版资料，欢迎下载）一、实验目的（1）了解提高CPU性能的方法。（2）理解数据冒险、控制冒险的概念以及流水线冲突的解决方法。（3）掌握流水线MIPS微处理器的工作原理。（4）掌握流水线MIPS微处理器的测试方法。二、实验任务设计一个32位流水线MIPS微处理器,具体要求如下设计要求：（1）至少执行下列MIPS32指令。 算数运算指令：ADD ADDU SUB SUBU ADDI ADDU 逻辑运算指令：AND OR NOR XOR ANDI ORI XORI SLT SLTI SLTU SLTIU 移位指令：S

2、LL SLLV SRL SRLV SRA 条件分支指令：BEQ BNE BGEZ BGTZ BLEZ BLTZ 无条件跳转指令：J JR 数据传输指令：LW SW 空指令：NOP（2）在用5级流水线技术，对数据冒险实现转发或阻塞功能。（3）在XUP Vietex-II Pro开发系统中实现MIPS微处理器，要求CPU的运行速度大于25MHz.三、实验原理1.流水线MIPS CPU总体设计流水线是数字系统中一种提高系统稳定性和工作速度的方法，广泛应用在高档CPU的构建中。根据MIPS处理器指令的特点，将整体的处理过程分为取指令（IF）、指令译码、执行、存储器访问和寄存器写回五级，对应多周期CPU

3、的五个处理阶段。如图1所示，一个指令的执行需要五个时钟周期，每个时钟周期上升沿来临时，此指令所代表的一系列数据和控制信息转移到下一级处理。图1 流水线流水作业示意图一条MIPS指令分为五个处理步骤，即五级流水线，的具体执行过程如图2所示。图2 五级流水线MIPS CPU初步原理框图流水线寄存器：为了在其它四级流水线中各条指令保持各自的值，从指令存储器中读出的指令必须保存在寄存器中。同样的方法应用到每个流水线步骤中，需要在上图中各级之间加入寄存器，如图3所示。图3.在各级分割线添加寄存器后的框图由于在流水线中，数据和控制信息将在时钟上升沿转移到下一级，所以规定流水线转移的变量命名遵守如下格式：名

4、称_流水线级名称。例如，在ID级指令译码电路（DECODE）产生的寄存器写允许信号RegWrite在ID级、EX级、MEM级和WB级上的命名分别为RegWrite_id、RegWrite_ex、RegWrite_men和RegWrite_wb。在顶层文件中，类似的变量名称有近百个，这样的命名方式起到了很好的识别作用。1MIPS指令格式：R型指令格式 本实验需要实现的R型指令有：I)算术逻辑运算指令： ADD、ADDU、SUB、SUBU、AND、OR、NOR、 XOR 、SLT、SLTUII)移位指令：SLLV、SRLV、SRAV、SLL、SRL、SRAIII)寄存器跳转指令：JRI型指令格式本

5、实验需要实现的I型指令有：I)存储器访问指令：LW、SWII)立即数算术逻辑运算指令：ADDI、ADDIU、ANDI、ORI、XORI、SLTI、SLTIUIII)分支指令：BEQ、BNE、BGEZ、BGTZ、BLEZ、BLTZ分支地址为：PC+4+(sign-extend(Imm)2)J型指令格式本实验需要实现的J型指令只有：无条件跳转指令：J跳转地址为：PC31:28,IR25:0,2b00特别注意：1、 寄存器跳转指令JR不是J型指令，而是R型指令，其指令格式为：跳转地址为：$ra，寄存器号为rs2、 移位指令SLL、SRL、SRA只有rt一个源操作数：3、取字指令的操作过程：rt =

6、Memrs+sign_extend(imm) 存字指令的操作过程： Memrs+sign_extend(imm) =0)5d12BGTZ_opxxxxx5d0Z=(A0)5d13BLEZ_opxxxxx5d0Z=(A=1)5d14BLTZ_opxxxxx5d0Z=(A0)5d15R_type_opADD_functxxxxx加5d0ADDU_functxxxxxAND_functxxxxx与5d1XOR_functxxxxx异或5d2OR_functxxxxx或5d3NOR_functxxxxx或非5d4SUB_functxxxxx减5d5SUBU_functxxxxxSLT_OP_funct

7、xxxxxAB? 1:05d19SLTU_OP_functxxxxxAA5d16SLLV_funct5、TCP/IP协议参考模型共分了_4_层，其中3、4层是_传输层_、_运用层_。xxxxx6、电子邮件系统提供的是一种_存储转发式_服务，WWW服务模式为_B/S_。SRL_functxxxxxBA主程序的输出结果:5d18ARAV_funct32、SMTPxxxxxADDI_opxxxxxxxxxx加5d0ADDIU_opxxxxxxxxxxANDI_opxxxxxxxxxx与5d1XORI_opxxxxxxxxxx异或5d2ORI_opxxxxxxxxxx或5d3SLTI_opxxxxxx

8、xxxxAB? 1:05d19SLTIU_opxxxxxxxxxxAB? 1:0（无符号数）5d20SW_opxxxxxxxxxx加（计算地址）5d0LW_opxxxxxxxxxx(2) 分支检测（Branch Test）电路的设计Zero检测电路主要用于判断Branch指令的分支条件是否成立，其中BEQ、BNE两个操作数为RsData与RtData，而BGEZ、BGTZ、BLEZ和BLTZ指令则为RsData与常数0比较，所以输出信号Z的表达式为：RsData31 | (| RsData31: 0) ； ALUCode=alu _blezRsData31 ； ALUCode=alu _blt

9、z RsData31 & (| RsData31: 0) ； ALUCode=alu _bgtzZ= RsData31； ALUCode=alu _bgez| ( RsData31: 0 RtData31: 0) ； ALUCode=alu_bne& ( RsData31: 0 RtData31: 0 )； ALUCode=alu_beq0； ALUCode=OTHER(3) 寄存器堆（Registers）子模块的设计寄存器堆由32个32位寄存器组成，这些寄存器通过寄存器号进行读写存取。寄存器堆的原理框图如下图所示。因为读取寄存器不会更改其内容，故只需提供寄存号即可读出该寄存器内容。读取端口采

10、用数据选择器即可实现读取功能。应注意“0”号寄存器为常数0.对于往寄存器里写数据，需要目标寄存器号（WriteRegister）、待写入数据（WriteData）、写允许信号（RegWrite）三个变量。图3.13中5位二进制译码器完成地址译码，其输出控制目标寄存器的写使能信号EN，决定将数据WriteData写入哪个寄存器。在流水线CPU设计中，寄存器堆设计还应解决三阶数据相关的数据转发问题。当满足三阶数据相关条件时，寄存器具有Read after Write的特性。为实现该功能，在寄存器堆的基础上加一转发电路。如下图所示。图中转发检测电路的输出表达式为RsSel=RegWrite_wb&(

11、RegWriteAddr_wb=0)&(RegWriteAddr_wb=RsAddr_id)RtSel=RegWrite_wb&(RegWriteAddr_wb=0)&(RegWriteAddr_wb=RtAddr_id)(4) 冒险检测功能电路（Hazard Deterctor）的设计冒险成立的条件为： 上一条指令是LW指令，即MemRead_ex=1； 在EX级的LW指令与在ID级的指令读写的是同一个寄存器，即RegWriteAddr_ex=RsAddr_id 或 RegWriteAddr_ex=RtAddr_id解决冒险的方法为： 插入一个流水线气泡Stall清空ID/EX寄存器并且阻塞

12、流水线ID级、IF级流水线，有：Stall=(RegWriteAddr_ex=RsAddr_id)|(RegWriteAddr_ex=RtAddr_id)&MemRead_ex 保持PC寄存器和IF/ID流水线寄存器不变，有：PC_IFWrite=Stall(5) 其它单元电路的设计 Branch指令分支地址的计算电路：BranchAddr=NextPC_id+(sign-extend(Imm_id)2) JR指令跳转地址的计算电路：JRAddr=RsData_id J指令跳转地址的计算电路：Jaddr=NextPC_id31:28,IR_id25:0,2b00 符号扩展的方法针对有符号数 如

13、果最高位（即符号位）是0，则要扩展的高位用0补齐；如果最高位是1，则用1补齐。 例： 8位的+1，表示为二进制为，扩展成16 0扩展的方法针对无符号数 要扩展的高位用0补齐。 例：16位二进制0xFFFF, 0扩展成32位为0x0000FFFF。3、执行模块（EX）的设计执行模块主要有ALU子模块、转发电路Forwarding以及若干数据选择器组成。这行模块的接口信息如下表所示：引脚名称方向说 明RegDst_exInput决定Register回写时采用的地址（rt/rd）ALUCode_ex4:0决定ALU采用何种运算ALUSrcA_ex决定ALU的A操作数的来源（rs/Sa）ALUSrcB

14、_ex决定ALU的B操作数的来源（rt/Imm）Imm_ex31:0立即数Sa_ex31:0移位位数RsAddr_ex4:0Rs寄存器地址，即Instruction_id25:21RtAddr_ex4:0Rt寄存器地址，即Instruction_id20:16RdAddr_ex4:0Rd寄存器地址，即Instruction_id15:11RsData_ex31:0Rs寄存器数据RtData_ex31:0Rt寄存器数据RegWriteData_wb31:0写入寄存器的数据ALUResult_mem31:0ALU输出数据RegWriteAddr_wb4:0寄存器的写地址RegWriteAddr_m

15、em4:0RegWrite_wb寄存器写允许信号RegWrite_memRegWriteAddr_ex4:0Output寄存器的写地址ALUResult_ex31:0ALU运算结果MemWriteData_ex31:0寄存器的回写数据ALU_A31:0ALU操作数，测试时使用ALU_B31:0(1) ALU子模块的设计ALU是提供CPU基本运算能力的重要电路。ALU执行何种运算，由控制单元中的ALU控制器输出的ALUCode信号决定。ALU功能见下表：为了提高运算速度，可将各种运算同时执行，得到的运算结果由ALUCode信号进行挑选。ALU的基本结构如下图所示。 加、减电路的设计考虑减法、比较

16、（SLT、SLTI）均可用加法器和必要的辅助电路来实现。上图中的Binvert信号控制加减运算：Binvert=(ALUCode=alu_add)对ALU来说，它的两个操作数输入时都已经是补码形式，当要完成两个操作数的 减法时，即A补-B补，可将减法转换为加法，利用加法器来实现：A补-B补= A补+(-B补)= A补+(B补)补= A补+（B补）反+1 加法器完成的功能为：sum=A+B32Binvert+Binvert当Binvert=0时，sum=A+B0+0= A+B；当Binvert=1时，sum=A+B32b1+1= A-B；（B32b1即对B按位取反）即可完成加减运算。由于32位加法器的运算速度