基于FPGA的数字电子时钟设计与实现【实用文档】doc.doc

《基于FPGA的数字电子时钟设计与实现【实用文档】doc.doc》由会员分享，可在线阅读，更多相关《基于FPGA的数字电子时钟设计与实现【实用文档】doc.doc（106页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于FPGA的数字电子时钟设计与实现【实用文档】doc文档可直接使用可编辑，欢迎下载数字电子技术课程设计设计题目:基于FP的数字电子时钟设计与实现系 部：电子与信息工程系 专业班级：电子信息工程8秋（1）班 小组成员：胡修远学 号：031145指导教师 ：陶亚雄 周丽婕 完成日期：201年 1 月目录一、所用设备与器材211仪器设备二.系统方案22.设计思想22。11课题背景1.2 QuatsII软件.2工作原理及系统框图9三.软件方案1031程序流程图1031.1 4进制103.1.2 0进制流程图13.1。3 6进制123。1。4 0进制123。15 fromo9133。1.6分频模块13

2、3。7 总流程图3. 程序清单1532.1头文件copleeclck程序5.2。2 conter24程序633 coter60程序163.。4 fo0t程序17.25 couter程序13.26cnr10程序13.2。7 分频程序18。2。8 校时模块程序19四.调试及结果14。1 模块仿真14。1 coune10模块仿真194.12 cunr24模块仿真204。1. ounter6模块仿真04.4 分频模块仿真21。5 topcock计时模块仿真14.2程序下载214。3分析运行结果22. 设计总结243。 心得体会3.3.3 致谢4一、所用设备与器材1仪器设备使用仪器设备有PA D270开

3、发板、P机、信号发生器。图 FPGA DE7开发板图二.系统方案.1设计思想利用数字电子技术、EDA设计方法、FPGA等技术，设计、仿真并实现一个基于FGA的数字电子时钟基本功能， 其基本组成框图如图1所示，振荡器采用LR的DE270实验板的50MHz输出,分频器将5z的方波进行分频进而得到1Hz的标准秒脉冲,时、分、秒计时模块分别由二十四进制时计数器、六十进制分计数器和六十进制秒计数器完成，校时模块完成时和分的校正.扩展功能设计为倒计时功能,从59分5秒至59分5秒，每秒亮一盏灯报时。2。1.1课题背景20世纪末,电子技术获得了飞速的发展，在其推动下,现代电子产品几乎渗透了社会的各个领域，有

4、力的推动了社会生产力的发展和社会信息化程度的提高，同时也使现代电子产品性能更进一步，产品更新换代的节奏也越来越快。世纪80年代末,出现了GA(Fd rogrommable Gate ry），CAE和CAD技术的应用更为广泛，它们在PC设计的原理图输入，自动布局布线及CB分析,以及逻辑设计,逻辑仿真布尔综合和化简等方面担任了重要的角色,为电子设计自动化必须解决的电路建模，标准文档及仿真测试奠定了基础。硬件描述语言是EA技术的重要组成部分，HDL是作为电子设计主流硬件的描述语言.本论文就是应用VL语言来实现秒表的电路设计。VHD语言是标准硬件描述语言，它的特点就是能形式化抽样表示电路结构及行为，支

5、持逻辑设计中层次领域的描述，借用了高级语言的精巧结构简化电路描述，具有电路模拟与验证及保证设计的正确性，支持电路由高层向底层的综合变换，便于文档管理,易于理解和设计重用。EDA技术是在电子AD技术基础上发展起来的计算机软件系统，是指以计算机为工作平台，融合了应用电子技术、计算机技术、信息处理及智能化技术的最新成果，进行电子产品的自动设计。利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或CB版图的整个过程在计算机上自动处理完成.现在对EDA的概念或范畴用得很宽。包括在机械、电子、通信、航空航天、

6、化工、矿产、生物、医学、军事等各个领域，都有EDA的应用。目前EDA 技术已在各大公司、企事业单位和科研教学部门广泛使用.例如在飞机制造过程中，从设计、性能测试及特性分析直到飞行模拟，都可能涉及到EDA技术。本文所指的EDA技术,主要针对电子电路设计、PB设计和IC设计.ED 设计可分为系统级、电路级和物理实现级。用VL语言开发的流程:（1）文本编辑：用任何文本编辑器都可以进行，也可以用专用的HDL编辑环境。通常VDL文件保存为.vhd文件。(）功能仿真：将文件调入HDL仿真软件进行功能仿真，检查逻辑功能是否正确（也叫前仿真，对简单的设计可以跳过这一步,只在布线完成以后，进行时序仿真)。（3）

7、逻辑综合:将源文件调入逻辑综合软件进行综合,即把语言综合成最简的布尔表达式和信号的连接关系.逻辑综合软件会生成ed（edif)的DA工业标准文件。(4）布局布线：将。ed文件调入P厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内。（5)编程下载：确认仿真无误后,将文件下载到芯片中。本设计为一个多功能的数字钟,具有时、分、秒计数显示功能，以2小时的循环计数：具有校对功能。本设计采用EA技术，以硬件描述语言VHL为系统逻辑描述手段设计文件，在Qutus工具软件下,采用自顶向下的设计方式，由各个基本模块共同构建了一个基本FGA的数字钟。系统主芯片采用EPC7F8C6，有时钟模块、控

8、制模块、计时模块、数据译码模块、显示以及报时模块组成。经编译和仿真所设计的程序，在可编程逻辑器件上下载验证，本系统能够完成时、分、秒的分别显示,由按键输入进行数字钟的校时、清零、启停功能.随着电子技术的发展，数字电路朝着速度快、容量大、体积小、重量轻的方向发展。人们对时间计量的精度要求越来越高，钟表的数字化给人们生产生活带来了极大的方便。数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性,且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。本次设计以数字电子为主,实现对时、分、秒数字显示的计时装置，周期为2小时，显示满刻度为23时59分59秒，并

9、具有校时功能和报时功能的数字电子钟。课程设计所采用的开发平台：QaI是可编程片上系统的综合性设计环境，它支持CLD和GA器件的开发。FPGA（Fi Programmable Gate Array)现场可编程门阵列，内部主要由许多可编程逻辑模块组成,靠纵横交错的分布式可编程互连线连接起来，可构成极其复杂的逻辑电路。本次课程设计所采用的FPA芯片 Cyclne II系列的E2C70F8C6。21。 Quartus II软件urtus I是Atea公司的综合性PLD开发软件，支持原理图、VHDL、VerilogHL以及A（Alera Hardware Decripon Languge）等多种设计输入

10、形式,内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计程.QrusII可以在XP、Linux以及nix上使用，除了可以使用Tl脚本完成设计流程外,提供了完善的用户图形界面设计方式.具有运行速度快，界面统一，功能集中,易学易用等特点. Quatus II支持Altera的IP核，包含了LMMegauncto宏功能模块库，使用户可以充分利用成熟的模块，简化了设计的复杂性、加快了设计速度.对第三方E工具的良好支持也使用户可以在设计流程的各个阶段使用熟悉的第三方DA工具.artu II使用基本流程如下：1打开Qartus II软件，创建工程a.点击工具栏ie,利用创建工程向导（

11、Ne rojet Wiard）创建新工程。 图 新建工程图b.工程目录为c:lter7sp1quatus(路径中不能包含中文，不能建立在桌面上），工程名称以及顶层设计实体为counter10（以英文字母开头）。 图3 创建路径图c。选择与开发板上芯片型号对应的器件。硬件选cyloneEC70FC6。图4 芯片选择图d.进入第三方EDA工具选择窗口,在此可以选择使用第三方的E工具,如一些布局布线、综合、仿真软件。 e.确认无误后，单击Fnsh完成工程创建.。工程创建成功后,在【Pject Navgator】（资源管理窗口)显示当前工程的层次、文件和设计单元。g.执行FileNewDeigilev

12、erilog HDL ile，建立原理图文件.图5原理图文件建立图h完成后点击File -av as，保存到c：altera71squtu目录下。使用文本编辑器输入源码，完成原理图编译.编译工程,执行Prcessig-tartstat AalsisElaboatio进行编译，分析检查输入文件是否有错误.2创建仿真波形文件。点击wector Wae File-avs图6 新建仿真波形文件图b.在Na框图中右击鼠标，IsertInsrt Nodeor BNFnder在Filt中选择Pnns:ll，点击list,点击“”将左侧列表中的内容移动到右侧列表中。 图7 插入管脚图c在C上右击选择value

13、,选择时钟脉冲信号coc（周期可自行设置).EN和都选择高电平(Forcng Hg）。图8 输入信号赋值d.选择Asignmens-Setigs设置-siulateretngs模式mod选择功能型Fnctionale。选择Poessiggneae functionalsimulation nelist生成功能网表图 生成功能网表图f.点击波形仿真的快捷键，进行波形的仿真。g.分别给E和nR不同的电平信号,观察分析波形的变化。图1 EN=1 nCR=1图11E0nCR=1图12 N=1 nR0图1 EN= nCR0图1 脉冲 R=12.2工作原理及系统框图利用数字电子技术、EDA设计方法、FGA

14、等技术，设计、仿真并实现一个基于PGA的数字电子时钟基本功能，其基本组成框图如图1所示，振荡器采用ATEA的E20实验板的50MHz输出，分频器将H的方波进行分频进而得到Hz的标准秒脉冲，时、分、秒计时模块分别由二十四进制时计数器、六十进制分计数器和六十进制秒计数器完成,校时模块完成时和分的校正。电子时钟扩展功能为倒计时流水灯。数字电子钟的电路组成框图片如下图:图 系统框图1。数字钟电路系统由主体电路和扩展电路两大部分所组成.主体电路主体电路2 数字电子时钟电路具有时、分、秒计时，秒计数器计满60后向分计数器进位,分计数器计满60后向小时计数器进位,小时计数器按照“2进制”规律计数。3 准确计

15、时,以数字形式显示时、分、秒的时间，计数器的输出经译码器送显示器。具有分、时校正功能,校正输入脉冲频率为1Hz5. 复位功能,时、分、秒计时清零。6扩展功能为：具有仿广播电台整点报时的功能，即每逢59分51秒、52秒、53秒、4秒、秒及57秒，LED绿灯依此点亮,5分59秒时,LED红灯亮，形成倒计时流水灯报时。三软件方案31程序流程图3.。1 24进制小时采用24进制计时，当CP,EN和nCR为高电平时计数，计数范围为0，23，使能信号E等于0时，计时器保持.当高位大于2或高位等于且低位大于时，计时器清零,否则继续计时。流程图见下图。图16 4进制程序流程图3。1 1进制流程图当P，EN和C

16、R为高电平时计数,计数范围为0,9，使能信号E等于0时，计时器保持。当计时到9的时候，计时器清零，否则继续计时。流程图见下图.图17 0进制流程图1。3 6进制当P,EN和为高电平时计数，计数范围为0，5,使能信号E等于0时，计时器保持。当计时到5的时候，计时器清零，否则继续计时.流程图见下图.图1 6进制流程图14 60进制分、秒采用60进制计时，当CP，EN和nCR为高电平时计数，计数范围为，9，使能信号N等于0时，计时器保持.当个位等于9时向十位进位；当个位等于9十位等于,计时器清零,否则继续计时。流程图见下图。图19 60进制流程图3。1.5 from0to数码管有7段组成，分共阳极和

17、共阴极，本次设计采用共阳极数码管.当输入为低电平时，数码管显示;当输入为高电平时，数码管不显示.用这样的方法输入不同的高低信号控制数码管的显示。图20fr0to9流程图3.16 分频模块图21分频模块流程图3.1。7 总流程图图22总流程图32 程序清单3。21头文件comptloc程序module compte_lock（HX0,HEX1,HEX2，HEX3，HE，HE5，_50Mz，_Hz,50Hz，_5H,_00Kz，AdjMine,AdjHrky,CR，Alam，D，L1，D3，ED4,LED，LD6,LED，LED8,D9)； utput ：0HX0,HX1,EX2，HEX3，HEX

18、4，HX5;utput Aam，_1Hz,50z,_KHz,5H;uput LD0；outLED1；outut LED3;utput LED4；otp LED；otput D6;outu ED7;outuLED8；utputLED；wire ：0 HEX0,HEX1，HEX2，E3,X4，HEX5;iptCR，_50MzIn；wir_1Hz,50H,Hz,_50KH;wir LD；wreLED10；wie LD；wire E4；wreED5；wire E;wrLD; wireED8;e ED9;inpu AdjMiney,AdHke;wi7：0 econd,Minute，Hour;Divide

19、dreuecy C(_5KHz,_5Hz,nR,_50MIn)；/调用分频模块,输入5M的频率，经两次分频后变为5KHziided_Feuen 0（1H，50Hz,nC，_5KH）；/调用分频模块，输入5KHz的频率，经 两次分频后变为1H top_lock（Hou，Minute,Scon，_1H,nCR，djinkey，Adjke）；调用校时模块， 对时、分模块进行校时 basi U2(Aarm_Ring，Mnte,Second，50Hz，_KHz）；assin Alam=Arm_Rng;assig E0=(inute，Scond=6h595)；定义LE0为9分1秒时灯亮ssign LD0=

20、（Mit，Seco=165952）;定义LE0为59分5秒时灯亮as D3=（Miute,Secd=6h93)；/定义LED3为5分3秒时灯亮asig LED4=（Mite，Seod=6h954)；/定义LE4为9分4秒时灯亮sign LE5=（Minute，Send=16h95）；/定义5为59分55秒时灯亮assigLD（Mite,Scond16h5956）;/定义LED6为5分秒时灯亮assignE7=（int，Sond=6h595)；/定义LED7为59分5秒时灯亮assign LE8(Miute,Secon=h5958)；/定义E8为59分8秒时灯亮asignLED9=（Mnute,

21、Seod=h59);/定义LD为9分5秒时灯亮from0t U10（HEX0,S3：0）； /个位秒调用译码from0o9 U9（HEX1,econd：）; /十位秒调用译码romo93（HEX2,iue3：0）； /个位分调用译码fromo U4（EX3，Mnute7：4); /个位分调用译码from09 U5（EX，or3：0)； 个位时调用译码rom0o9 U6（EX5,our7:4); /十位时调用译码endmdul2。2 couter24程序moule cnter24(CntH，CtL，nC,EN,C）;inutCP，nC,EN;otput 3：0 Cn，nt；rg ：0 Cn,Cn

22、t；always （posedge CPor ngege nC)bgin if(nCR） CntH，CtL=h00;/当nR=0时，计时器清零 elsei(E) ntH，L2)|(CnH9)（Cnt=）&（CnL3)）) CntH，CtL8h0; lse if（ntH=2)&（ntL3) bgi Cnt=CtH；nt=L+b1；end els if(n） begn Cnt=ntb;CnL=4b0000；en ee egi ntH=CntH；CntL=Cnt1b;eddEnmdule3。3cut6程序mdle counte60（Q1,Q2,3，Q4,Q5,Q6,Cn，t1,Cnt24，R，EN,

23、CP,ED,ED1，LED2）;nput P，CR,EN;outut 7：0 Cn；outp：0 nt1；otput 7：0nt24;output 6:0 Q1；output6：0 Q2;outut 6:0 Q3；ouput 6：Q4;ouut ：0Q5;output6： Q；outpLE;output LED1；oput LD;wir ： Ct;wie 7:0 Cnt1；wir : Cnt24;wire6：0 1；wire 6：0 Q2;wir 6:03；wire 6:0 4；wr 6:0 Q5；i 6：0 ；wrLE；wir LD1；wireE2；ire EN；ire NP1；wireNP

24、;wire EP;counter1 UC(t3：0，nCR,EN，）；cuter U1（nt7:4，nCR,ENP,P）；cunter10 U2(nt13:0,nCR,1，CP）；contr6 UC3(Cnt17：，nCR,EN2,CP)；couner24（:4,Cnt23:，nCR,ENP3,C）；assgnENP=（Cnt3：=4h9）;aig EP1=(Cnt=8）；assig EN2（Ct3:0=49）&（Cnt=h59)）;assign EN3=(C1=89）&(Cn8h59）；assin LED=CP；assgLED1=C;asn ED=CP；fom09 UC(，nt：0)；fro

25、mto9 UC6(Q，Cnt：);frm0to9 UC7（Q3，C3:0)；fom0o C8(Q4,Cnt1:）;frto UC9（5，Cnt4：0）;rom0to9 U1（6,Cn4：）;Endmode.24 rom0to程序mdule om0to9(HE，）；ouput :0 E;input 3：0D;reg6:0HEX；alwas (D） bgincase（D)4d0：HEX，HEX1,HE，H，HEX,HEX5，HE67b000001;4d1：HEX0，HE，HX2，H3，HEX，HX5，E6=7b101111；4d2：HEX，HEX,HX2,HX3,HEX4,EX5，HEX6=7b0

26、001；4d3：HEX0,E1,HX2，HE3,HX，HEX5，E67b00010;d4:HE0，HEX1,EX2,HX3,HE4，HEX5,HX6=710110；4d5：HX0,X，HX2,HX，EX,HEX5，HEX6=b0010;4d6：HE0,HEX1，HE2，HE，HEX4，HE5,HX6=7b01000;d：HX0,HEX，HEX,HEX，EX4,HEX5,HEX6=b0011；4d8：HE0，HEX1，H2,HEX3，EX4，HEX5，HEX6=7b000000；49:HEX0，HEX1,HX2，HE3,HX4,EX5，HEX6=7b0000;defu：HEX,H1,H2，E3，

27、HEX4，HEX5，EX6=7b11111;endcsenemod3。5 cunt程序modleunte(Q，nC,E,CP)；npC,nCR,EN;utut 3: Q；reg :0 Q；wa （posdge CP ornegedgenCR)bgiif(nC）Qb000;/当nR=0时，计时器清零 es if(E） Q=Q；/当N0时，停止计时，保持 else if（Q=4b0101） Q=4b0；elseQQ+11;/计时器正常计时nEndmodue3。2。6 couter0程序odule coner10（Q，nR，EN，CP）；inut CP，nC,E;ouu：0 Q；reg3: ;alw

28、ays （poede r negede nCR）begni（CR） Q=b0000；/当nCR=0时,计时器清零 elseif(E） Q;/当EN=0时，停止计时，保持else if（Q=4b0） Q=4b000；lse QQ+1b1；/计时器正常计时edndmodue327 分频程序modueDvidd_Feqency(_1HzOu，nC，_5kHzN);nput kHI，nCR;outut _Ou;spply Vdd；/定义 Vdd是高电平wre 15:0 Q；/计时器的输出信号(中间变量）wire N1,EN2，N3;/计时器的使能信号（中间变量 ）ontr0 DU（Q3：0，nCR,d

29、,_5kHz）；/调用十进制counte10 D（Q：4，nC,EN1,_5kHzIN);cn10D2(Q11:8，nC,E2,5kHIN）；coune DU3（Q15:12,C，E，_5kzI）；assn E=（Q：0=h）;asign EN2=（Q7:4=4h9)(Q3：0=h9)；assignEN=(1：=4h)(7：449）&(Q3:0=h9）；asign _1HutQ15;/assin500HzO0；enmoul32.8校时模块程序module opclok(Snd，inute,Hour,1z，nC,AdjMinKey，AdjHrky）；input 1,nC，AdjMiKey，Adj

30、Hey；outpu7： ecod，Mnte，Hor；wire7：0 Hou，inue，Secon;supplydd；wire CP,HrCP；couer60 UT1(Secnd，nC,Vd，_1Hz);/调用cunt6，对秒计时conter60 UT2(Minte,nC，Vdd，MinC）；/ 调用ouner60，对分校时cue2 UT3(Hour：4，H3:，nCR，Vdd，HP)；/调用couter24，对时校时assn MinPAdjiKey ?_1z：（Second=8h59）；/当MinC=AdjiKey时，执行校时, 当MinCAdjinKe时,秒计时至5 时向分进位asgnHrC

31、PAjHkey？_1z:(Minute，Second=16h599)；当HrP=Adjrkey时,执 行校时，当HrCPAdHrke时，分 秒计时至5分59秒时向时进位 ndmodule四调试及结果。1 模块仿真.1.coter模块仿真CP为时钟脉冲;当,E和C为高电平时计数;的计数范围为，9图23uer10仿真波形图4。1。2coute24模块仿真CP为时钟脉冲；当CP，和nCR为高电平时Q计数；Q的计数范围为0,3图4 counter2仿真波形图41.3 oune60模块仿真CP为时钟脉冲；当CP,EN和nCR为高电平时Q计数；的计数范围为,5图25 counr60仿真波形图4.1。分频模

32、块仿真分频器是将输入的基本时钟信号分频为其他模块需要的5Z 和HZ 的信号。 其中K输入为5kHZ ， L2 输出1H 信号，分频实际也是用了计数器的原理.图6分频模块仿真波形图4。.5to_clok计时模块仿真当秒计时到59时，向分进一位,当秒计时到59且分计时到59时向时进一位。当时分秒计时到235959时,计时器清零。图2 top_cloc计时模块仿真波形图4。 程序下载图28时测试校时，时至23 图9 时测试校时，时进位至 图3 分测试校时分至59 图31 分测试校时，分进位至00图32 59分52秒,LED1亮 图33 分5秒,EDG4亮 图349分秒，LEDG6亮 图35 5分秒，

33、R0亮43分析运行结果3。1 设计总结本次大型作业我们所研究的课题是基于PGA的数字电子时钟的设计与实现。时钟设计的方法是通过计时模块、分频模块、校时模块、译码显示模块和倒计时报时模块来构成该电子时钟。计时模块为时分秒计时，采用2进制计时。因此该模块中调用了24进制和60进制两个程序，其中0进制采用的是调用6进制和1进制的方法来实现。分频模块输入一频率为50Hz的信号,经过四次102分频，将信号逐次分为500KHz、KHz、50Hz直至.5z。计时模块就由分频器分频出来的标准秒脉冲进行计时，时、分、秒计时模块分别由二十四进制时计数器、六十进制分计数器和六十进制秒计数器完成，校时模块完成时和分的

34、校正。我们还进行了扩展功能设计倒计时流水灯功能，从59分55秒至9分59秒,每秒亮一盏灯报时,5秒至58秒,依此亮绿灯，59秒亮红灯. 通过这两周的课程设计,我们熟悉了基于FPA的数字电子时钟的设计与实现的整个流程，文本编辑，功能仿真,逻辑综合，布局布线,编程下载，每一步刚开始或多或少有些问题，但在我们不断努力学习补充修改后，最终圆满完成数字电子时钟的时、分、秒的计时和校时功能，复位功能，还设计实现了倒计时流水灯扩展功能。 心得体会为期两周的大型作业，我们组顺利完成了基于FPA的数字电子时钟设计与实现的课程设计。从刚开始对Verog语言非常陌生，到最后接近熟练地掌握Verilg语言的程度,期间

35、花费不少时间和精力,同时也收获了很多，学会了使用Verilo语言编程仿真电路实验，掌握了可编程逻辑器件的应用开发技术，熟悉了一种EDA软件使用,掌握了erilg设计方法，即分模块分层次的设计方法。在设计的过程中,因为刚刚接触这种编程语言，我们也遇到了很多问题。但是我们没有放弃过,不断检查纠正错误。Verlog源程序的编写很容易出现错误,这就需要耐心的调试.因为很多情况下,一长串的错误往往是由一个不经意的小错误引起的。有时程序一直出错找不到原因的时候，我们也会去虚心向别的组的同学请教,或者和他们一起讨论问题，从中得到一些启发. 由于设备和时间的限制，我们还有一部分扩展内容没能够完成,即数字钟的整

36、点蜂鸣报时功能。但本次设计实验已使我们对Verlog语言产生了浓厚的兴趣,在以后的学习生活中会主动去了解更多有关这方面的知识及其在实践中的应用。这次大型作业，不仅让我们又掌握了一些新的知识，也提高了我们的动手能力和科学严谨的精神。其次也培养了我们自学的能力,遇到不明白的地方可以通过思考、查资料、与同学交流多种方式解决问题.这些对于我们以后的学习和工作都有极大的帮助。4。. 致谢最后，我们要感谢系里提供这一次的机会让我们学到更多知识,并且提供了这么好的学习条件，设备、学习环境、师资等方面都非常好。同时也要感谢周丽婕老师和陶亚雄老师两周以来耐心的指导，在我们遇到问题的时候,是她们悉心的指导帮助和不

37、厌其烦的讲解下我们才得以顺利的完成这次的设计，我们再次表示由衷的感谢！目录一、设计功能1二、系统设计思路2三、详细设计31、硬件设计32、软件设计4四、调试结果与分析6附录7参考文献19一、设计功能时钟，自从它发明的那天起,就成为人类的朋友，但随着时间的推移,科学技术的不断发展，人们对时间计量的精度要求越来越高,应用越来越广.怎样让时钟更好的为人民服务，怎样让我们的老朋友焕发青春呢?这就要求人们不断设计出新型时钟。现今,高精度的计时工具大多数都使用了石英晶体振荡器，由于电子钟,石英表,石英钟都采用了石英技术,因此走时精度高，稳定性好，使用方便,不需要经常调校，数字式电子钟用集成电路计时时，译码

38、代替机械式传动，用LED显示器代替显示器代替指针显示进而显示时间，减小了计时误差,这种表具有时,分，秒显示时间的功能，还可以进行时和分的校对，片选的灵活性好。时钟电路在计算机系统中起着非常重要的作用,是保证系统正常工作的基础。在一个单片机应用系统中,时钟有两方面的含义:一是指为保障系统正常工作的基准振荡定时信号，主要由晶振和外围电路组成，晶振频率的大小决定了单片机系统工作的快慢;二是指系统的标准定时时钟，即定时时间，它通常有两种实现方法：一是用软件实现,即用单片机内部的可编程定时计数器来实现，但误差很大，主要用在对时间精度要求不高的场合；二是用专门的时钟芯片实现,在对时间精度要求很高的情况下，通常采用这种方法,典型的时钟芯片有:D1