数字电路-总11章.ppt

《数字电路-总11章.ppt》由会员分享，可在线阅读，更多相关《数字电路-总11章.ppt（175页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第 一 章数制和码制数制和码制数码为：数码为：0 09 9；基数是基数是1010。用字母。用字母D D表示表示运算规律：逢十进一，即：运算规律：逢十进一，即：9 91 11010。十进制数的权展开式：十进制数的权展开式：Dki10i十进制 (143.75)D =1102+4101+3100+710-1+510-2 若在数字电路中采用十进制必须要有十个电路若在数字电路中采用十进制必须要有十个电路状态与十个计数码相对应。将在技术上带来许多困状态与十个计数码相对应。将在技术上带来许多困难，很不经济难，很不经济。数码为：数码为：0 0、1 1；基数是基数是2 2。用字母。用字母B B表示表示运算规律：

2、逢二进一，即：运算规律：逢二进一，即：1 11 11010。二进制二进制数的权展开式：二进制数的权展开式：D D k ki i22i i(101.11)(101.11)B B 12122 2 02021 112120 012121 112122 2 (5.75)(5.75)D D各数位的权是的幂各数位的权是的幂数码为：数码为：0 07 7；基数是；基数是8 8。用字母。用字母O O表示表示运算规律：逢八进一，即：运算规律：逢八进一，即：7 71 11010。八进制数的权展开式：八进制数的权展开式：Dki8i八进制(207.04)O 282 0817800814 82 (135.0625)D各数

3、位的权是各数位的权是8 8的幂的幂数码为：数码为：0 09 9、A AF F；基数是；基数是1616。用字母用字母H H来表示来表示运算规律：逢十六进一，即：运算规律：逢十六进一，即：F F1 11010。十六进制数的权展开式：十六进制数的权展开式：Dki16i十六进制(2A.7F)(2A.7F)H H 2162161 1101610160 07167161 11516162 2(42.4960937)(42.4960937)D D各数位的权是各数位的权是1616的幂的幂二十转换二十转换方法：方法：将二进制数按权展开再相加，即可以转换为十进制数。将二进制数按权展开再相加，即可以转换为十进制数。

4、不同数制间的转换（1011.01）2 1 23 022 121120021122 （11.25）10十二转换十二转换方法方法 基数连除、连乘法基数连除、连乘法将整数部分和小数部分分别进行转换。整数部分-基数连除取余;小数部分-基数连乘取整。合并合并整数部分整数部分:基数连除，基数连除，取余数自下而上取余数自下而上.小数部分小数部分:基数连乘，基数连乘，取整数自上而下取整数自上而下.所以：所以：(44.375)(44.375)D D(101100.011)(101100.011)B B采用基数连除、连乘法采用基数连除、连乘法 可将十进制数转换为任意的可将十进制数转换为任意的N N进制数。进制数。

5、二十六转换二十六转换 将二进制数由小数点开始，整数部分向左将二进制数由小数点开始，整数部分向左,小小数部分向右，数部分向右，每每4 4位分成一组位分成一组，不够，不够4 4位补位补 零，则每组二进制数便是一位十六进制数。零，则每组二进制数便是一位十六进制数。(1 0 1 1 1 1 0.1 0 1 1 0 0 1 )200=(5E.B2)16=(1000 1111 1010.1100 0110)2 十六十六二二转换转换方法：将每位十六进制数用方法：将每位十六进制数用4 4位二进制数表示。位二进制数表示。(8 F A .C 6)16二进制算术运算二进制算术运算的特点二进制算术运算的特点 1 0

6、0 1 0 1 0 1 1 1 1 0 1 0 0 1 0 1 0 1 0 1 0 0加法运算加法运算减法运算减法运算 二进制算术运算和十进制算术运算规则基本二进制算术运算和十进制算术运算规则基本相同，区别是相同，区别是“逢二进一逢二进一”。1 0 0 1 0 1 0 1 1 0 0 1 0 0 0 0 1 0 0 10 0 0 0 0 1 0 1 1 0 1 乘法运算乘法运算除法运算除法运算01010 1 0 1 1 0 0 0 0 1 0 1 0 1 1 0 0 1 0 1 0 0 1 0 1.1 1反码、补码和补码运算反码、补码和补码运算原码最高位作为符号位,正数为0,负数为1.补码最高

7、位作为符号位,正数为0,负数为1.正数的补码和它的原码相同;负数的补码需先将其原码数值逐位求反,然后在最低位加1.舍去计算(1001)2-(0101)2 1 0 0 1 0 1 0 1 0 1 0 0 补码 补码 0 1 0 0 1 1 1 0 1 1 1 0 0 1 0 0二进制加、减、乘、除都可以用加法运算来实现。减法变加法例例第 二 章逻辑代数基础 在数字电路中，主要研究的是电路的输入输出之间的逻辑关系，因此数字电路又称逻辑电路，其研究工具是逻辑代数（布尔代数或开关代数）。逻辑变量：逻辑变量：用字母表示，取值只有0和1。此时，0和1不再表示数量的大小，只代表两种不同的状态。概述与逻辑（与

8、运算）与逻辑（与运算）与逻辑：与逻辑：仅当决定事件（仅当决定事件（Y Y）发生的所有条件（）发生的所有条件（A A，B B，C C，）均满足时，事件（）均满足时，事件（Y Y）才能发生。表达）才能发生。表达式为：式为：例：开关例：开关A A，B B串联控制灯泡串联控制灯泡Y YA A、B B都断开，灯不亮。都断开，灯不亮。A A断开、断开、B B接通，灯不亮。接通，灯不亮。A A接通、接通、B B断开，灯不亮。断开，灯不亮。逻辑代数中的三种基本运算A A、B B都接通，灯亮。都接通，灯亮。功能表功能表 将开关接通记作将开关接通记作1 1，断开记作，断开记作0 0；灯亮记作；灯亮记作1 1，灯，

9、灯灭记作灭记作0 0。可以作出如下表格来描述与逻辑关系。可以作出如下表格来描述与逻辑关系：真真值值表表两个开关均接通时，灯才会两个开关均接通时，灯才会亮。逻辑表达式为：亮。逻辑表达式为：实现与逻辑的电路称为实现与逻辑的电路称为与门与门。与门的逻辑符号：与门的逻辑符号：或逻辑（或运算）或逻辑（或运算）或逻辑：或逻辑：当决定事件（当决定事件（Y Y）发生的各种条件）发生的各种条件A A，B B，C C，)中，只要有一个或多个条件具备，事件（中，只要有一个或多个条件具备，事件（Y Y）就发生。表达式为：就发生。表达式为：两个开关只要有一个接通，灯两个开关只要有一个接通，灯就会亮。逻辑表达式为：就会亮

10、。逻辑表达式为：功能表功能表真值表真值表+实现或逻辑的电路称为实现或逻辑的电路称为或门或门。或门的逻辑符号：或门的逻辑符号：Y=A+B非逻辑（非运算）非逻辑（非运算）非逻辑：非逻辑：指的是逻辑的否定。当决定事件（指的是逻辑的否定。当决定事件（Y Y）发生的）发生的条件（条件（A A）满足时，事件不发生；条件不满足，事件反）满足时，事件不发生；条件不满足，事件反而发生。表达式为：而发生。表达式为：Y YA A功能表功能表真值表真值表实现非逻辑的电路称为实现非逻辑的电路称为非门非门。非门的逻辑符号：非门的逻辑符号：YA常用的逻辑运算常用的逻辑运算与非运算：与非运算：逻辑表达式为：逻辑表达式为：或非

11、运算：或非运算：逻辑表达式为：逻辑表达式为：异或运算：逻辑表达式为：异或运算：逻辑表达式为：异或逻辑的运算规则：00=001=110=1011=A0=A1=AA=AA=AA10同或运算：逻辑表达式为：同或运算：逻辑表达式为：AB异或和同或互为反运算异或和同或互为反运算同或逻辑的运算规则：0 0=10 1=01 0=011 1=A 0=A 1=A A=A A=AA10与或非运算：逻辑表达式为：与或非运算：逻辑表达式为：逻辑代数的基本公式和常用公式基本公式基本公式请特别注意与普请特别注意与普通代数不同之处通代数不同之处常量之间的关系常量之间的关系 基本公式基本公式分别令分别令A=0及及A=1代入这

12、些代入这些公式，即可证公式，即可证明它们的正确明它们的正确性。性。亦称亦称 非非律非非律 基本定理基本定理利用真值表很容易证利用真值表很容易证明这些公式的正确性。明这些公式的正确性。如证明如证明AB=BA：常用公式常用公式1.A+AB=2.A+AB=A+AB=A(A+B)=A(A+B)=注注:红色变量被吸收红色变量被吸收掉！统称掉！统称 吸收律吸收律注注:红色变量被吸收红色变量被吸收掉！统称掉！统称 吸收律吸收律AA+BA+BABAB3.AB+AB=4.A(A+B)=(A+B)(A+B)=注注:红色变量被吸收红色变量被吸收掉！也称掉！也称 吸收律吸收律AAA5.AB+AC+BC=AB+AC+B

13、CD=AB+ACAB+AC冗余定律冗余定律或或多余项定理多余项定理或或包含律包含律(A+B)(A+C)(B+C)=(A+B)(A+C)(A+B)(A+C)(B+C+D)=(A+B)(A+C)冗余定律冗余定律或或多余项定理多余项定理的其他形式的其他形式同理：此多余项可以同理：此多余项可以扩展成其他形式扩展成其他形式代入定理代入定理 任任何何一一个个含含有有变变量量A的的等等式式，如如果果将将所所有有出出现现A的的位位置置都都用用同同一一个个逻逻辑辑函函数数代代替替，则则等等式式仍仍然成立。这个规则称为代入定理。然成立。这个规则称为代入定理。例如，已知等式例如，已知等式 ，用函数，用函数Y=BC代

14、代替等式中的替等式中的B，根据代入定理，等式仍然成立，即有：，根据代入定理，等式仍然成立，即有：逻辑代数的基本定理(规则)反演定理反演定理对于任何一个逻辑表达式对于任何一个逻辑表达式Y，如果将表达式中，如果将表达式中的所有的所有“”换成换成“”，“”换成换成“”，“0”换成换成“1”，“1”换成换成“0”，原变量换成反变量，原变量换成反变量，反变量换成原变量反变量换成原变量，那么所得到的表达式就是函，那么所得到的表达式就是函数数Y的反函数的反函数Y（或称补函数）。这个规则称为反（或称补函数）。这个规则称为反演定理。演定理。对偶定理对偶定理 对对于于任任何何一一个个逻逻辑辑表表达达式式Y，如如果

15、果将将表表达达式式中中的的所所有有“”换换成成“”，“”换换成成“”，“0”换换成成“1”，“1”换换成成“0”，而而变变量量保保持持不不变变，则则可可得得到到的的一一个个新新的的函函数数表表达达式式 YD,YD称称为为Y的对偶式。的对偶式。对对偶偶定定理理：如如果果两两个个逻逻辑辑式式相相等等，则则它它们们的的对对偶偶式式也相等。也相等。利用对偶规则利用对偶规则,可以使要证明及要记忆的公式可以使要证明及要记忆的公式数目减少一半。数目减少一半。逻辑函数及其表示方法逻辑函数 如果以逻辑变量作为输入，以运算结果作为输出，当输入变量的取值确定之后，输出的取值便随之而定。输出与输入之间的函数关系称为逻

16、辑函数。Y=F(A,B,C,)逻辑函数表示方法 常用逻辑函数的表示方法有：逻辑真值表（真值表）、逻辑函数式（逻辑式或函数式）、逻辑图、波形图、卡诺图及硬件描述语言。它们之间可以相互转换。最小项:在在n变量逻辑函数中，若变量逻辑函数中，若m为包含为包含n个因子的乘个因子的乘积项，而且这积项，而且这n个变量都以原变量或反变量的形式在个变量都以原变量或反变量的形式在m 中中出现出现，且仅出现且仅出现一次一次，则这个乘积项，则这个乘积项m称为该称为该函数的一个标准积项，通常称为最小项。函数的一个标准积项，通常称为最小项。3个变量个变量A、B、C可组成可组成 8(23)个最小项：个最小项：4个变量可组成

17、个变量可组成 16(24)个最小项个最小项,记作记作m0m15。逻辑函数的两种标准形式逻辑函数的两种标准形式 在在n变量逻辑函数中，若变量逻辑函数中，若M为包含为包含n个因子个因子的的和项，和项，而且这而且这n个变量都以原变量或反变量的形个变量都以原变量或反变量的形式在式在M 中中出现出现，且仅出现且仅出现一次一次，则这个和项，则这个和项M称称为该函数的一个标准和项，通常称为最大项。为该函数的一个标准和项，通常称为最大项。n个变量有个变量有2n个最大项，记作个最大项，记作i最大项的性质：在输入变量的任何取值下必有一个最大项且仅有一个最大项的值为0；全体最大项之积为0；即 任意两个最大项之和为1

18、；只有一个变量不同的两个最大项的乘积等于各相同变量之和。最大项:最小项与最大项的关系最小项与最大项的关系 相同编号的最小项和最大项存在互补关系相同编号的最小项和最大项存在互补关系即即:mi=Mi=若若干干个个最最小小项项之之和和表表示示的的表表达达式式Y，其其反反函函数数Y可可用用等等同同个个与与这这些些最最小小项项相相对对应应的的最最大大项项之之积积表表示。示。例：例：=m7m3m5m1Mimi逻辑函数的化简方法 公式化简法公式化简法并项法：并项法：吸收法：吸收法：A+AB=A消项法：消项法：消因子法：消因子法：配项法：配项法：AB+AB=AAB+A C+BC=AB+A CA+A B=A+B

19、A+A=A A+A=1逻辑函数的卡诺图表示法 将n变量的全部最小项各用一个小方块表示，并使具有逻辑相邻性逻辑相邻性的最小项在几何位置上相邻几何位置上相邻排列，得到的图形叫做n变量最小项的卡诺图。卡诺图的定义：卡诺图化简法卡诺图化简法卡诺图的表示：1、一变量全部最小项的卡诺图、一变量全部最小项的卡诺图一变量Y=F（A），YA01AYA01m0m1全部最小项：A，A卡诺图：下面我们根据逻辑函数变量数目的不同分别介绍一下：AABY0101m0m1m2m3YAB00011110A BABABA B00011110YABm0m1m3m2YABC0100011110m0m1m4m5m3m2m7m62、二变

20、量全部最小项的卡诺图、二变量全部最小项的卡诺图Y=F（A、B）YABC0001111001m0m1m4m5m3m2m7m63、三变量全部最小项的卡诺图、三变量全部最小项的卡诺图 Y=F（A、B、C）YABCD0001111000011110m0m1m4m5m3m2m7m6m12m13m8m9m15m14m11m10YABCD00000101101010010111111001m0m1m3m2m4m5m7m6m8m9m11m10m12m13m15m144、四变量全部最小项的卡诺图、四变量全部最小项的卡诺图Y=F（A、B、C、D）注意：注意：左右、上下；在卡诺图中，每一行的首尾；每一列的首尾；的最

21、小项都是逻辑相邻的。1、把已知逻辑函数式化为最小项之和形式。2、将函数式中包含的最小项在卡诺图对应 的方格中填 1，其余方格中填 0。方法一：方法一：根据函数式直接填卡诺图方法二：方法二：用卡诺图表示逻辑函数：化简依据化简依据：逻辑相邻性的最小项可以合并，并消去因子。化简规则化简规则：能够合并在一起的最小项是2 n 个如何最简如何最简：圈的数目越少越简；圈内的最小项越多越简。特别注意特别注意：卡诺图中所有的 1 都必须圈到，不能合并的 1 必须单独画 圈。YABC010001111011111001 1 1 上两式的内容不相同，但函数值一定相同。YABC010001111011111001 1

22、 1 Y1=BC+BA+ACY1=CA+BCA+B将Y1=AC+AC+BC+BC 化简为最简与或式。此例说明，一逻辑函数的化简结果可能不唯一。例：例：（画矩形圈）。用卡诺图化简逻辑函数合并最小项的原则利用 AB+AB=A2个最小项合并，消去1个变量；4个最小项合并，消去2个变量；8个最小项合并，消去3个变量；2n个最小项合并，消去n个变量；卡诺图化简法的步骤 画出变量的卡诺图;作出函数的卡诺图;画圈;写出最简与或表达式。画圈的原则 合并个数为2n；圈尽可能大-乘积项中含因子数最少；圈尽可能少-乘积项个数最少；每个圈中至少有一个最小项仅被圈过一次，以免出现多余项。具有无关项的逻辑函数化简约束项、

23、任意项和逻辑函数式中的无关项无 关 项约束项:当限制某些输入变量的取值不能出现时，用它们对应的最小项恒等于0来表示。任意项:在输入变量的某些取值下函数值是1还是0皆可，并不影响电路的功能。在这些变量的取值下，其值等于1的那些最小项称为任意项。在卡诺图中用符号在卡诺图中用符号“”、“”或或“d”表示无关项。表示无关项。在化简函数时即可以认为它是在化简函数时即可以认为它是1，也可以认为它是，也可以认为它是0。第 四 章组合逻辑电路组合逻辑电路的分析和设计方法组合逻辑电路的分析和设计方法组合逻辑电路的分析方法 组合逻辑电路图组合逻辑电路图写出逻辑表达式写出逻辑表达式分析方法步骤：分析方法步骤：化简化

24、简说明功能说明功能列真值表列真值表已知逻辑电路已知逻辑电路说明逻辑功能说明逻辑功能分分 析析形式变换形式变换写出表达式写出表达式并简化并简化组合逻辑电路的设计方法 根据实际逻辑问题根据实际逻辑问题最简单逻辑电路最简单逻辑电路设设 计计步骤：步骤：确定输入、输出确定输入、输出列出真值表列出真值表根据设根据设计要求计要求根据设计所用根据设计所用芯片要求芯片要求画逻辑电路图画逻辑电路图选择所需选择所需门电路门电路若干常用的组合逻辑电路若干常用的组合逻辑电路编码器编码编码：用二进制代码来表示某一信息（文：用二进制代码来表示某一信息（文字、数字、符号）的过程。字、数字、符号）的过程。实现编码操作的电路称

25、为实现编码操作的电路称为编码器编码器。编编码码器器高？低高？低？码？码？普普通通编编码码器器3位二进制（位二进制（8线线3线）编码器真值表线）编码器真值表任何时刻只允许输入一个编码信号，否则输出将发生混乱。任何时刻只允许输入一个编码信号，否则输出将发生混乱。二进制编码器二进制编码器输入端：输入端：2n输出端：输出端：n高电平有效高电平有效优先编码器优先编码器 在优先编码器电路中，允许同时输入两个以在优先编码器电路中，允许同时输入两个以上编码信号。编码时只对上编码信号。编码时只对优先权优先权最高的进行编码。最高的进行编码。8线线3线优先编码器线优先编码器74LS148逻辑图（图）。逻辑图（图）。

26、选通输入端选通输入端选通输出端选通输出端扩展端扩展端输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效低电平表示低电平表示“电路工电路工作，但无编码输入作，但无编码输入”低电平表示低电平表示“电路工电路工作，且有编码输入作，且有编码输入”译码器译码译码：将二进制代码翻译成对应的输出信：将二进制代码翻译成对应的输出信号的过程号的过程.译码是编码的逆过程译码是编码的逆过程.实现译码操作的电路称为实现译码操作的电路称为译码器译码器。常用的译码器有常用的译码器有:二进制译码器二进制译码器、二二十进制译码器十进制译码器、显示译码器显示译码器三类。三类

27、。二进制译码器二进制译码器 输入端：输入端：n 输出端：输出端：2n 二进制译码器的输入端为二进制译码器的输入端为n n个，则输出端为个，则输出端为2 2n n个，个，且对应于输入代码的每一种状态，且对应于输入代码的每一种状态，2 2n n个输出中只有个输出中只有一个为一个为1 1（或为（或为0 0），其余全为），其余全为0 0（或为（或为1 1）。）。3 3位二进制译码器位二进制译码器(3(3线线-8-8线译码器线译码器)输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号（高电平有效）个互斥的信号（高电平有效）74HC138集成译码器集成译码器S=1,译码器正常工作译码器正常工作1

28、00片选输入端片选输入端（使能端）（使能端）输出低电平有效输出低电平有效地址输入端地址输入端3线线8线译码器线译码器74HC138功能表功能表显示译码器显示译码器 用来驱动各种显示器件，从而将用二进制代用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为形式直观地显示出来的电路，称为显示译码器显示译码器。数字、文字、数字、文字、符号代码符号代码译码器译码器显示器显示器 半导体数码管半导体数码管显示器件显示器件：常用的是常用的是七段显示器件七段显示器件abcdefg BCD BCD七段显示译码器七段显

29、示译码器A A3 3-A-A0 0:输入数据输入数据要设计的七段显示译码器要设计的七段显示译码器a aYaYaYbYbYcYcYdYdYeYeYfYfYgYg译译 码码 器器A A3 3A A2 2A A1 1A A0 0b bc cd de ef fg g数据分配器与数据选择器定义定义：将公共数据线上的信号根据需要送到多个：将公共数据线上的信号根据需要送到多个 不同通道上去的逻辑电路。不同通道上去的逻辑电路。数据分配器数据分配器框图：框图：输入端输入端:1个个输出端输出端:2n个个由由74HC138构成的构成的1 1路路-8-8路数据分配器路数据分配器数据输入端数据输入端地址输入端地址输入端

30、数数据据输输出出端端数据选择器数据选择器 定义定义：根据需要将多路信号中选择一路送到公共：根据需要将多路信号中选择一路送到公共数据线上的逻辑电路数据线上的逻辑电路(又称又称多路开关多路开关).n位通道选择信号位通道选择信号数据选择器数据选择器D0D1D2D2n-1Y输入端：输入端：2n个个输出端：输出端：1个个真值表真值表地地址址变变量量输输入入数数据据由地址码决定从路输入中由地址码决定从路输入中选择哪路输出。选择哪路输出。4 4选选1 1数据选择器数据选择器型号型号:74HC153 双双4 4选选1 1数据选择器数据选择器集成电路数据选择器集成电路数据选择器输出输出输入输入A1A0Y11 1

31、0 00 0 00 0 00 1 00 1 01 0 01 0 01 1 01 1 0D10D11D12D13集成集成8 8选选1 1数据选择数据选择器器74HC15174HC151的的真真值值表表触触 发发 器器第第 五五 章章概述概述触发器触发器.概念：概念：能够存储位二值信号的基本单元电路。能够存储位二值信号的基本单元电路。.特点：特点：（）有两个稳定的状态：和。（）有两个稳定的状态：和。（）（）在适当输入信号作用下，可从一种状态翻在适当输入信号作用下，可从一种状态翻转到另一种状态；转到另一种状态；在输入信号取消后，能将获得在输入信号取消后，能将获得的新状态保存下来。的新状态保存下来。触

32、发器的现态和次态触发器的现态和次态现态：次态：现态：次态：*触发器逻辑功能描述方法触发器逻辑功能描述方法 功能表（特性表）、特性方程、功能表（特性表）、特性方程、状态图、波形图状态图、波形图按按结结构构可可分分为为SR锁存器锁存器边沿触发触发器边沿触发触发器电平触发的触发器电平触发的触发器脉冲触发的触发器脉冲触发的触发器触发器分类触发器分类按按逻逻辑辑功功能能可可分分为为SR触发器触发器 JK触发器触发器 D触发器触发器 T和和T触发器触发器 触发器的电路结构与动作特点触发器的电路结构与动作特点SR锁存器锁存器或非门构成或非门构成RD Reset直接复位端直接复位端(置置0端）端）SD Set

33、直接置位端直接置位端(置置1端）端）（基本（基本RS触发器）触发器）或非门组成的基本或非门组成的基本RS触发器的特性表触发器的特性表当当SD、RD同时撤去时，输出端同时撤去时，输出端Q和和Q状态不定。状态不定。设计电路时此种情况应避免设计电路时此种情况应避免与非门构成与非门构成与非门组成的基本与非门组成的基本RS触发器的特性表触发器的特性表当当SD、RD同时撤去时，输出端同时撤去时，输出端Q和和Q状态不定。状态不定。设计电路时此种情况应避免设计电路时此种情况应避免特性方程：特性方程：基本基本RS触发器动作特点触发器动作特点:输入信号在全部作用时间内都直接改变输入信号在全部作用时间内都直接改变输

34、出端输出端Q和和Q的状态。的状态。电平触发的触发器电平触发的触发器电平触发电平触发SR触发器触发器（同步触发器）（同步触发器）同步同步SR触发器的特性表触发器的特性表特性方程：特性方程：脉冲触发的触发器脉冲触发的触发器主从主从SR触发器触发器（主从触发器）（主从触发器）（1 1）接接收收输输入信号过程入信号过程CLK=1=1期间：期间：主触发器控主触发器控制门制门G G7 7、G G8 8打打开，接收输开，接收输入信号入信号S S、R R,从触发器控从触发器控制门制门G G3 3、G G4 4封封锁，其状态锁，其状态保持不变。保持不变。1011（2 2）输输 出出信号过程信号过程CLK下下降降

35、沿沿到到来来时时，主主触触发发器器封封锁锁，从从触触发发器器按按照照主主触触发发器器的状态改变。的状态改变。0111CLK下降沿到来时有效下降沿到来时有效特性特性方程方程主从主从JK触发器触发器主从主从JKJK触发器没有约束。触发器没有约束。JK触发器的特性表触发器的特性表脉冲触发方式的动作特点脉冲触发方式的动作特点:（1）触发器翻转分）触发器翻转分两步动作两步动作：第一步，在：第一步，在 CLK1期间主触发器接收输入端信号，被置成期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；第二步，相应的状态，从触发器不变；第二步，CLK下降下降沿到来时从触发器按照主触发器的状态翻转，输沿到来

36、时从触发器按照主触发器的状态翻转，输出端出端Q和和Q的状态改变发生在的状态改变发生在CLK下降沿。下降沿。（2）在）在CLK=1的全部时间里输入信号都将对主的全部时间里输入信号都将对主触发器起控制作用。触发器起控制作用。在在Q=0Q=0时，时，J J端出现正向干扰端出现正向干扰，在在Q=1Q=1时，时，K K端出端出现正向干扰现正向干扰，触发器的状态只能根据输入端的信号，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现（正向干扰信号）改变一次的现象称为一次变化现象。象。一次变化现象降低了主从一次变化现象降低了主从JKJK触发器的抗干扰触发器的抗干扰能力。能力。主从主

37、从JKJK触发器在使用时要求触发器在使用时要求J J、K K信号在信号在CLKCLK上上升沿前加入，升沿前加入，CLK=1CLK=1期间保持不变，期间保持不变，CLKCLK下降沿下降沿时触发器状态发生改变。时触发器状态发生改变。一次变化现象：一次变化现象：边沿触发的触发器边沿触发的触发器 用两个电平触发用两个电平触发D触发器组成的边沿触发器触发器组成的边沿触发器逻辑符号逻辑符号带异步置位带异步置位、复位端的、复位端的CMOS边沿触发边沿触发D触发器触发器上升沿触发上升沿触发异步置位端（高异步置位端（高电平有效）电平有效）异步复位端（高异步复位端（高电平有效）电平有效）下降沿触发下降沿触发特性表

38、特性表边沿触发器动作特点边沿触发器动作特点:触发器的次态仅仅取决于时钟信号的上触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器在这以前或以后，输入信号的变化对触发器输出的状态没有影响。输出的状态没有影响。边沿触发器有效地提高了触发器的边沿触发器有效地提高了触发器的抗干扰能力抗干扰能力，因而也提高了电路的工作因而也提高了电路的工作可靠性可靠性。触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法按按逻逻辑辑功功能能可可分分为为SR触发器触发器T和和T触发器触发器JK触发器触发器D触发器触发器触

39、发器按逻辑功能的分类触发器按逻辑功能的分类 SR触发器触发器特性表特性表特性方程特性方程状态转换图状态转换图01S=1 R=0S=0 R=1S=0 R=S=R=0(约束条件)RS触发器的特性方程为 JK触发器触发器特性表特性表特性方程特性方程状态转换图状态转换图01J=1 K=J=K=1J=0 K=J=K=0JK触发器的特性方程为 T触发器触发器特性表特性表特性方程特性方程状态转换图状态转换图01T=1 T=1T=0 T=0当当T=1时，称为时，称为T触触发发器。器。D触发器触发器特性表特性表特性方程特性方程状态转换图状态转换图01D=1 D=0D=0 D=1不同逻辑功能触发器之间的相互转换

40、利用已有触发器和待求触发器的特性方程利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。发器的驱动方程。关键：关键：找出被转换触发器的激励条件。找出被转换触发器的激励条件。转换步骤转换步骤：（1）写出已有触发器和待求触发器的特性方程。）写出已有触发器和待求触发器的特性方程。（2）变变换换待待求求触触发发器器的的特特性性方方程程，使使之之形形式式与与已已有有触发器的特性方程一致。触发器的特性方程一致。（3）比比较较已已有有和和待待求求触触发发器器的的特特性性方方程程，根根据据两两个个方程相等的原则求出转换逻辑。方程相等的

41、原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。）根据转换逻辑画出逻辑电路图。第 六 章时 序 逻 辑 电 路概述概述组合电路与时序电路的区别组合电路与时序电路的区别1.组合电路：组合电路：电路的输出只与电路的输入有关，电路的输出只与电路的输入有关，与电路的与电路的前一时刻前一时刻的状态无关。的状态无关。2.时序电路：时序电路：电路在某一给定时刻的输出电路在某一给定时刻的输出取决于该时刻电路的输入取决于该时刻电路的输入还取决于还取决于前一时刻电路的状态前一时刻电路的状态由触发器保存由触发器保存时序电路：时序电路：组合电路组合电路+触发器触发器电路的状态与电路的状态与时间时间顺序有关顺序有关

42、 时序逻辑电路的分类：时序逻辑电路的分类：按按动动作作特特点点可可分分为为同步时序逻辑电路同步时序逻辑电路异步时序逻辑电路异步时序逻辑电路所有触发器状态的变化都是在所有触发器状态的变化都是在同一时钟信号同一时钟信号操作下操作下同时同时发生。发生。触发器状态的变化触发器状态的变化不是同时不是同时发生。发生。按按输输出出特特点点可可分分为为米利型时序逻辑电路米利型时序逻辑电路穆尔型时序逻辑电路穆尔型时序逻辑电路输出不仅取决于存储电路的状态，而且还输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。决定于电路当前的输入。输出仅决定于存储电路的状态，与电路输出仅决定于存储电路的状态，与电路当前的

43、输入无关。当前的输入无关。时序逻辑电路的功能描述方法时序逻辑电路的功能描述方法 逻辑方程组逻辑方程组状态表状态表卡诺图卡诺图状态图状态图时序图时序图逻辑图逻辑图 特性方程：描述触发器逻辑功能的逻辑表达式。特性方程：描述触发器逻辑功能的逻辑表达式。驱动方程驱动方程：（激励方程）触发器输入信号的逻辑：（激励方程）触发器输入信号的逻辑 表达式。表达式。时钟方程时钟方程：控制时钟：控制时钟CLK的逻辑表达式。的逻辑表达式。状态方程状态方程：（次态方程）次态输出的逻辑表达式。：（次态方程）次态输出的逻辑表达式。驱动方程代入特性方程得状态方程。驱动方程代入特性方程得状态方程。输出方程输出方程：输出变量的逻

44、辑表达式。：输出变量的逻辑表达式。逻辑方程组逻辑方程组 状态表状态表反映输出Z、次态Q*与输入X、现态Q之间关系的表格。状态图状态图反映时序电路状态转换规律，及相应输入、输出取值关系的图形。箭尾：现态箭头：次态标注：输入输出 时序图时序图 时序图又叫时序图又叫工作波形图工作波形图，它用波形的形式形，它用波形的形式形象地表达了输入信号、输出信号、电路的状态等象地表达了输入信号、输出信号、电路的状态等的取值在时间上的对应关系。的取值在时间上的对应关系。这四种方法从不同侧面突出了时序电路逻这四种方法从不同侧面突出了时序电路逻辑功能的特点，它们在本质上是相同的，可以辑功能的特点，它们在本质上是相同的，

45、可以互相转换。互相转换。电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表状态表时序图时序图15时序电路的分析步骤：时序电路的分析步骤：4时序逻辑电路的分析方法时序逻辑电路的分析方法2将驱动方程代入特性方程判断电路逻判断电路逻辑功能辑功能,检查检查自启动自启动3计算若干常用的时序逻辑电路若干常用的时序逻辑电路寄存器和移位寄存器寄存器和移位寄存器 寄存器寄存器 在数字电路中，用来存放二进制数据或代码在数字电路中，用来存放二进制数据或代码的电路称为的电路称为寄存器寄存器。寄寄存存器器是是由由具具有有存存储储功功能能的的触触发发器器组组合合起起

46、来来构构成成的的。一一个个触触发发器器可可以以存存储储1 1位位二二进进制制代代码码，存存放放n位位二二进进制制代码的寄存器，需用代码的寄存器，需用n个个触发器来构成。触发器来构成。移位寄存器移位寄存器单向移位寄存器单向移位寄存器 经过经过4个个CLK信号以后，串行输入的信号以后，串行输入的4位代码全部移入寄位代码全部移入寄存器中，同时在存器中，同时在4个触发器输出端得到并行输出代码。个触发器输出端得到并行输出代码。首先将首先将4位数据并行置入移位寄存器的位数据并行置入移位寄存器的4个触发器中，经过个触发器中，经过4个个CP,4位代码将从串行输出端依次输出，实现数据的并行位代码将从串行输出端依

47、次输出，实现数据的并行串行转换。串行转换。双向移位寄存器双向移位寄存器计计数数器器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器加法计数器加法计数器同步计数器同步计数器异步计数器异步计数器减法计数器减法计数器可逆计数器可逆计数器加法计数器加法计数器减法计数器减法计数器可逆计数器可逆计数器二进制计数器二进制计数器十进制计数器十进制计数器N进制计数器进制计数器计数器计数器 任意进制计数器的构成方法任意进制计数器的构成方法 利利用用现现有有的的N N进进制制计计数数器器构构成成任任意意进进制制（M M）计计数数器器时时，如如果果MNMNMN，则要多片，则要多片N N进制计数器

48、。进制计数器。实现方法实现方法置零法（复位法）置零法（复位法）置数法（置位法）置数法（置位法）置零法：置零法：适用于有清零输入端的集成计数器。原适用于有清零输入端的集成计数器。原理是不管输出处于哪一状态，只要在清零输入端理是不管输出处于哪一状态，只要在清零输入端加一有效电平电压，输出会立即从那个状态回到加一有效电平电压，输出会立即从那个状态回到00000000状态，清零信号消失后，计数器又可以从状态，清零信号消失后，计数器又可以从00000000开始重新计数。开始重新计数。置置数数法法：适适用用于于具具有有预预置置功功能能的的集集成成计计数数器器。对对于于具具有有预预置置数数功功能能的的计计数

49、数器器而而言言，在在其其计计数数过过程程中中，可可以以将将它它输输出出的的任任意意一一个个状状态态通通过过译译码码，产产生生一一个个预预置置数数控控制制信信号号反反馈馈至至预预置置数数控控制制端端，在在下下一一个个CLK脉脉冲冲作作用用后后，计计数数器器会会把把预预置置数数输输入入端端D0D1D2D3的的状状态态置置入入输输出出端端。预预置置数数控控制制信信号号消消失失后后，计计数数器器就就从从被被置置入入的的状状态态开开始始重重新新计数。计数。当当MN时，需用多片时，需用多片N进制计数器组合实现进制计数器组合实现串行进位方式、并行进位方式、串行进位方式、并行进位方式、整体置零方式、整体置数方

50、式整体置零方式、整体置数方式 若若M可分解为可分解为M=N1N2(N1、N2均小于均小于N），），可采用连接方式有：可采用连接方式有：若若M为大于为大于N的素数，不可分解，则其连接的素数，不可分解，则其连接方式只有：方式只有：整体置零方式、整体置数方式整体置零方式、整体置数方式串行进位方式：串行进位方式：以低位片的进位信号作为高位片以低位片的进位信号作为高位片的时钟输入信号。的时钟输入信号。并行进位方式：并行进位方式：以低位片的进位信号作为高位片以低位片的进位信号作为高位片的工作状态控制信号。的工作状态控制信号。整体置零方式：整体置零方式：首先将两片首先将两片N进制计数器按最简进制计数器按最简