数字逻辑教学课件 数字电路.ppt

《数字逻辑教学课件 数字电路.ppt》由会员分享，可在线阅读，更多相关《数字逻辑教学课件 数字电路.ppt（31页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第六章第六章 数字系统数字系统6.1 6.1 数字系统的基本概念数字系统的基本概念1.1.数字系统数字系统1)1)定义：定义：具有存储、传输、处理信息能力的逻辑系统集合。具有存储、传输、处理信息能力的逻辑系统集合。由由“数据通路数据通路+控制逻辑控制逻辑”构成，其工作具有构成，其工作具有周期性周期性。2 2）数字系统的基本构成数字系统的基本构成由五大部件组成。由五大部件组成。输输入入设设备备控制器控制器输输出出设设备备 CPU 存储器存储器运算器运算器逻辑系统逻辑系统五大部件通过总线和接口连接。五大部件通过总线和接口连接。数数字字系系统统控制部件控制部件执行部件执行部件算术逻辑单元算术逻辑单元

2、 ALUALU寄存器寄存器存储器存储器运算器运算器累加寄存器累加寄存器通用寄存器通用寄存器状态寄存器状态寄存器数据通路结构数据通路结构1 1）运算器运算器对信息进行加工处理（算术、逻辑、传输）。对信息进行加工处理（算术、逻辑、传输）。全部操作都全部操作都是由控制器发出的控制信号来指挥的。是由控制器发出的控制信号来指挥的。2.2.基本子系统基本子系统运算器运算器算术逻辑单元算术逻辑单元累加寄存器累加寄存器状态寄存器状态寄存器通用寄存器通用寄存器运算运算暂存操作数和运算结果。暂存操作数和运算结果。存放算术逻辑单元在工存放算术逻辑单元在工作中产生的状态信息。作中产生的状态信息。暂存操作数或数据地址。

3、减暂存操作数或数据地址。减少访问内存，提高速度。少访问内存，提高速度。状状态态标标志志寄寄存存器器累加寄存器累加寄存器累加寄存器累加寄存器ALUALUB BA A结果结果C=A+BC=A+B标志标志每位对应一个特征每位对应一个特征算术逻辑运算部件算术逻辑运算部件ALU ALU（Arithmetical Logic UnitArithmetical Logic Unit）2 2）控制器控制器数字系统与逻辑功能部件的区别：有无控制器。数字系统与逻辑功能部件的区别：有无控制器。发出控制命令，指挥、控制各部件协调工作的中心部件。发出控制命令，指挥、控制各部件协调工作的中心部件。发出控制命令，指挥、控制

4、各部件协调工作的中心部件。发出控制命令，指挥、控制各部件协调工作的中心部件。实现方法：实现方法：全硬件控制器、微程序控制器。全硬件控制器、微程序控制器。控制命令控制命令电位型电位型脉冲型脉冲型控制门电路控制门电路控制数据打入寄存器控制数据打入寄存器6.2 6.2 数据通路数据通路由控制器完成在各寄存器之间建立数据通路。由控制器完成在各寄存器之间建立数据通路。数据通路：数据通路：数据信号、控制信号。数据信号、控制信号。在各部件之间传送信息的公共通路，称为在各部件之间传送信息的公共通路，称为数据通路数据通路。由由总线总线连接的连接的运算单元（组合电路）运算单元（组合电路）和和存储单元存储单元构成。

5、构成。用来分时地发送与接收各部件信息的公共传送线路。用来分时地发送与接收各部件信息的公共传送线路。特点：特点：多源、分时多源、分时1.1.总线总线 总线的逻辑结构总线的逻辑结构总总线线单向总线：选择器方式单向总线：选择器方式双向总线：三态门方式双向总线：三态门方式 选择器方式：选择器方式：Register ARegister BRegister CRegister D MUX 1 MUX 2 AdderA1A0S3S2Register ARegister BRegister CRegister D Adder MUX 1 MUX 2A1A0S3S2LDLDA ALDLDB BLDLDC CLD

6、LDD D 三态门方式：三态门方式：2.2.数据通路实例数据通路实例寄存器控制信号：寄存器控制信号：接受方：打入脉冲；接受方：打入脉冲；发送方：三态门。发送方：三态门。从寄存器到寄存从寄存器到寄存器的操作器的操作R RA A R RB B R RB BRDARDB A 16个个 B 通用寄存器通用寄存器（写入）（写入）RA RBALUALULALBEnB RCLCWRBADD双总线通路双总线通路RDB A 16个个 B 通用寄存器通用寄存器（写入）（写入）RA RBALUALULALBEnB RCLCWRBADD单总线通路单总线通路 从寄存器到存储从寄存器到存储器的操作器的操作R RB B R

7、AM RAMRDB A 16个个 B 通用寄存器通用寄存器（写入）（写入）RA RBALULBEn RAMMWREn A 16个个 B 通用寄存器通用寄存器（写入）（写入）RA RBALULB RAM 从存储器到寄存从存储器到寄存器的操作器的操作WRBRAMRAM R RB BMRD6.3 6.3 数字系统的设计方法数字系统的设计方法一一.设计步骤设计步骤自顶向下方法自顶向下方法（from top to down from top to down）：）：步骤：步骤：1.1.划分子系统、模块划分子系统、模块数据处理器、控制器；数据处理器、控制器；基本方法：是将规模较大的系统从逻辑上划分为基本方法

8、：是将规模较大的系统从逻辑上划分为控制电路控制电路受控电路。受控电路。2.2.数据通路数据通路（不唯一）（不唯一）4.4.设计控制器设计控制器 硬布线控制器、微程序控制器。硬布线控制器、微程序控制器。5.5.设计数据处理器设计数据处理器 ASMASM图图（A Arithmetic rithmetic S State tate M Machine Flowchart achine Flowchart）；）；MDSMDS图图（M Mnemonic nemonic D Documented ocumented S State tate）。3.3.用数学语言用数学语言(工具工具)，描述控制器的控制过程

9、，描述控制器的控制过程特点：特点：描述控制器的控制状态及其转换关系；描述控制器的控制状态及其转换关系；可精确地表示状态转换的时间关系可精确地表示状态转换的时间关系。ASMASM图：图：用状态框、判断框、条件输出框和文字来描述用状态框、判断框、条件输出框和文字来描述数字系统控制器，在不同时间内完成的操作。数字系统控制器，在不同时间内完成的操作。二二.算法状态机算法状态机1.ASM 1.ASM 流程图流程图000（P）001（Q）010（R）框内：控制命令框内：控制命令1)1)状态框状态框代表系统一个状态的矩形框。代表系统一个状态的矩形框。在规定数量脉冲作用下实现状态转在规定数量脉冲作用下实现状态

10、转换。换。LDA2)2)条件判断框条件判断框对控制器输入信号的判断。对控制器输入信号的判断。框内：检测条件框内：检测条件在给定的状态下，判断条在给定的状态下，判断条件满足时才发生的输出。件满足时才发生的输出。入口：判断框的输出入口：判断框的输出出口：指向状态框出口：指向状态框3)3)条件输出框条件输出框框内：控制命令框内：控制命令和状态框相连的判断框、条件输出框都属于该状态框，它和状态框相连的判断框、条件输出框都属于该状态框，它们的操作是在同一状态周期下完成的。们的操作是在同一状态周期下完成的。A A状态周期状态周期C C状态周期状态周期B B状态周期状态周期状态改变状态改变TT1打入命令打入

11、命令T2状态周期状态周期：每一个状态所经历的时间。：每一个状态所经历的时间。状态状态单元单元2.MDS2.MDS图和图和ASMASM图的转换：图的转换：S1XZ101S2X01S3X01例：将四位二进制数例：将四位二进制数X X，Y Y分别存入寄存器分别存入寄存器A A和和B B中，然后比中，然后比较两数大小，使大数存入寄存器较两数大小，使大数存入寄存器A A，设计控制器的，设计控制器的ASMASM图。图。逻辑划分逻辑划分控制器、执行部件（寄存器、比较器）：控制器、执行部件（寄存器、比较器）：2 2个四位寄存器：个四位寄存器：A A（X X），），B(YB(Y）；）；四位比较器：四位比较器：C

12、 C1 1（ABAB）；）；一个控制器。一个控制器。比较器 RA RB 数据通路数据通路控控制制器器比较器 RA RBLBLACAPAB逻辑流程图：逻辑流程图：系统的工作过程系统的工作过程ABNY X送B （B)送（A)Y送B比较ABNY X送B （B)送（A)Y送B比较ABNY X送B （B)送（A)Y送B比较ABNY X送B （B)送（A)Y送B比较ABNY X送B （B)送（A)Y送B比较S S0 0：打入命令打入命令 LBLB（脉冲），（脉冲），X X B B ；S S1 1：打入命令打入命令 LALA（脉冲），（脉冲），（B B）（A)A)；S S2 2：打入命令打入命令 LBLB（

13、脉冲），（脉冲），Y Y B B；S S3 3：比较命令比较命令 CAPCAP（电位），（电位），（A A）（B B）比较器输出比较器输出1 1；控制器的控制器的ASMASM图图 S0C0 S3 S1 S21LBLALBCAP S0C0 S3 S1 S21LBLALBCAP S0C0 S3 S1 S21LBLALBCAP S0C0 S3 S1 S21LBLALBCAP S0C0 S3 S1 S21LBLALBCAP6.4 6.4 小型控制器的设计小型控制器的设计由硬件实现控制器：由硬件实现控制器：控制命令译码器控制命令译码器状态寄存器状态寄存器寄存器打入脉冲寄存器打入脉冲计数器型：计数器型：M

14、UXMUX型：型：定序型定序型（一对一）（一对一）：状态寄存器少，译码电路状态寄存器少，译码电路相同（较复杂）相同（较复杂）状态寄存器多，译码电路简单状态寄存器多，译码电路简单小小型型控控制制器器无无需需化化简简1.1.计数型控制器计数型控制器适应于状态数较多，适应于状态数较多，N N 个触发器可构成个触发器可构成 2 2n n 个控制状态。个控制状态。设计方法同时序电路。设计方法同时序电路。1)1)给给ASMASM图的状态框编码：图的状态框编码：2)2)由由ASM ASM 图得控制信号表达式（译码）：图得控制信号表达式（译码）：3)控制器的状态转移表：控制器的状态转移表：4)触发器驱动方程：

15、触发器驱动方程：5)电路实现：电路实现：1)1)给给ASMASM图的状态框编码图的状态框编码(Q(Q2 2Q Q1 1)：2)2)由由ASM ASM 图得控制信号表达式：图得控制信号表达式：3)3)控制器的状态转移表：控制器的状态转移表：0 0 1 0 X 0 0 1 1 X Q2n Q1nQ2n1 Q1n1转移条件 0 0 1 0 X 0 0 1 1 X 1 0 0 0 1 1 0 0 0 0 1 0 X 0 0 1 1 X 1 0 0 0 1 1 0 0 0 1 0 0NS：次态：次态PS：现态：现态C：转移条件：转移条件总结公式：总结公式：0 0 1 0 X 0 0 1 1 X Q2n Q1nQ2n1 Q1n1转移条件 0 0 1 0 X 0 0 1 1 X 1 0 0 0 1 1 0 0 0 0 1 0 X 0 0 1 1 X 1 0 0 0 1 1 0 0 0 1 0 04)4)触发器驱动方程：触发器驱动方程：21控制命令控制命令译码器译码器状态寄存器状态寄存器次态输次态输入逻辑入逻辑一拍完成一拍完成5)5)电路实现：电路实现：