PCB层叠设计基本原则.docx

《PCB层叠设计基本原则.docx》由会员分享，可在线阅读，更多相关《PCB层叠设计基本原则.docx（14页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、PCB 层叠设计根本原则 :/ edadoc 2023-4-5一博编者按：PCB 层叠方案需要考虑的因素众多，作为 CAD 工程师，他往往关注的是尽可能多一些布线层，以到达后期布线的便利，固然，信号质量、EMC 问题也是CAD 工程师关注的重点；而对于本钱工程师而言，他的想法是：能不能再少 2 层？对于PCB 生产商而言： 层叠构造是否对称则是其关留意点。一个超群的CAD 工程师需要做的是：如何综合考虑各方意见，到达最正确结合点。以下为EDADOC 专家依据个人在通讯产品PCB 设计的多年阅历，所总结出来的层叠设计参考，与大家共享。PCB 层叠设计根本原则CAD 工程师在完成布局或预布局后，重

2、点对本板的布线瓶径处进展分析，再结合 EDA 软件关于布线密度PIN/RAT的报告参数、综合本板诸如差分线、敏感信号线、特别拓扑 构造等有特别布线要求的信号数量、种类确定布线层数；再依据单板的电源、地的种类、分布、有特别布线需求的信号层数，综合单板的性能指标要求与本钱承受力气，确定单板的电 源、地的层数以及它们与信号层的相对排布位置。单板层的排布一般原则： A与元件面相邻的层为地平面，供给器件屏蔽层以及为顶层布线供给回流平面； B全部信号层尽可能与地平面相邻确保关键信号层与地平面相邻； C主电源尽可能与其对应地相邻；D尽量避开两信号层直接相邻； E兼顾层压构造对称。具体 PCB 的层的设置时，

3、要对以上原则进展灵敏把握，依据实际单板的需求，确定层的排布，切忌生搬硬套。以下给出常见单板的层排布推举方案，供大家参考不限于这些，可依据实际状况衍生多种组合PCB 载流力气计算 :/ edadoc 2023-4-5一博PCB 载流力气的计算始终缺乏权威的技术方法、公式，阅历丰富 CAD 工程师依靠个人阅历能作出较准确的推断。但是对于CAD 手，不行谓遇上一道难题。PCB 的载流力气取决与以下因素：线宽、线厚铜箔厚度、容许温升。大家都知道， PCB 走线越宽，载流力气越大。在此，请告知我：假设在同等条件下，10MIL 的走线能承受 1A，那么 50MIL 的走线能承受多大电流，是 5A 吗？答案

4、自然是否认的。请看以下来自国际权威机构供给的数据：线宽的单位是：Inch数据来源：MIL-STD-275 Printed Wiring for Electronic EquipmentPCB 中的传输线理论 :/ edadoc 2023-4-3一博PCB 板上的信号传输速率越来越高，PCB 走线已经表现出传输线的性质.在集总电路中视为短路线的连线上，在同一时刻的不同位置的电流电压已经不同，所以集总参数在这时已经不起作用了，必需承受分布参数传输线理论来处理(注：假设线长度大于信号传输有效长度的 1/6(1/4)，那么我们就看做是一个分布式系统。传输线的模型可以用图1 表示：单根传输线模型假设是抱

5、负的无损传输线，这没有 G 和 R。固然这也在现实中不存在的抱负状况。所以， 我们以下的考虑都是有损传输线。对于图传输线的性质可以用电报方程来表达,电报方程如下：dU/dz = ( R + jwL) I dI/dz= ( G +jwC) U 电报方程的解为：通解中的由于 R, G 远小于 jwL、jwC， 所以通常所说的阻抗是指：从通解中可以看到传输线上的任意一点的电压和电流都是入射波和反射波的叠加，传输 因此传输线上任意一点的输入阻抗值都是时间、位置、终端匹配的函数，再使用输入阻抗来 争论传输线已经失去意义了，所以引入了特征阻抗、行波系数、反射系数的概念描述传输线。特征阻抗的物理意义就是：入

6、射波的电压和入射波的电流的比值，或反射波的电压和反射波电流的比值。电磁波在介质的中的传输速度只与介质的介电常数或等效介电常数有关。依据阅历：FR4 内层带状线的传输速度为 180ps/inch，表层微带线的传输速度为140180ps/inch。PCB 常见的传输线主要有以下几种：1.1.1 微带线Microstrip)式中:w导线宽度 t 导线厚度 h介质厚度适用范围：w/h 的比值在 0.11.0 之间； 相对介电常数在 115 之间；地线宽度大于信号线宽度 7 倍以上。1.1.2 嵌入式微带线Embedded Microstrip)式中：w导线宽度 t导线厚度 h介质厚度适用范围：w/h

7、的比值在 0.11.0 之间； 相对介电常数在 115 之间；地线宽度大于信号线宽度 7 倍以上。1.1.3 差分线(Differential Pair)式中：w导线宽度 t导线厚度 h介质厚度 s导线边缘间距适用范围：w/h 的比值在 0.11.0 之间； 相对介电常数在 115 之间；地线宽度大于信号线宽度 7 倍以上； s 小于 100mil。1.1.4 标准带状线(Stripline)式中：w导线宽度 t导线厚度 h介质厚度适用范围：w/h 0.35；相对介电常数在 115 之间；地线宽度大于信号线宽度倍以上。1.1.5 带状差分线(Edeg-coupled Symmetrical S

8、tripline)式中：w导线宽度 t导线厚度 h介质厚度 s导线边缘间距适用范围：w/h 0.35；相对介电常数在 115 之间；地线宽度大于信号线宽度 7 倍以上； s 小于 100mil。1.1.6 不对称差分线(Asymmetric Stripline)式中：w导线宽度 t导线厚度 h、h1导线两边到地平面的厚度适用范围：相对介电常数在 115 之间地线宽度大于信号线宽度 7 倍以上需要留意的是，以上这些公式只是可以用来近似估算传输线的阻抗，而且当特征阻抗在 50 欧姆左右时吻合较好总误差小于5，但当阻抗值偏离50 欧姆较远时，误差就比较大，因此阅历公式只能作为一种粗略的估算手段，假设

9、需要准确计算阻抗，可以借助相关的EDA 软件。现在的CITS27 等阻抗计算工具可以便利的计算出你要求的阻抗。阻抗把握阻抗合理的把握是高速设计中的根本条件。阻抗匹配不但可以消退信号的反射，还可以降低串扰、EMI 问题的发生。而阻抗匹配的前提是良好的阻抗把握。走线类型、介质厚度、线宽、线间距、介质材料等都对阻抗有奉献，需要综合考虑这些 影响。要做好阻抗把握首先要了解 PCB 厂家的板材状况，然后依据 PCB 的层压构造确定线宽、介质厚度等。可以在设计之前和PCB 加工厂家进展沟通。我们提出要求，让厂家依据他们的加工条件给出阻抗把握方案。关注高速 PCB 设计 :/ edadoc 2023-4-3

10、一博摘要：半导体芯片技术飞速进展，Internet 深入千家万户，人们对高质量实时处理的要求越来越苛刻，这些都导致高速PCB 的应用日益普及。本文探讨高速PCB 设计中的有关问题和技术，供给相关的信息帮助设计工程师选择适宜的手段和设计技术，确保高速PCB 的成功实现。关键词：EDA；信号完整性；EMI/EMC；阻抗匹配；阻抗把握；设计空间探测名目高速 PCB 设计中的问题高速 PCB 设计策略高速 PCB 设计方法选择适宜的传输线描述和分析方法高速 PCB 设计技术终端匹配技术SCRATCHPAD 阻抗把握技术设计空间探测技术关注高速 PCB 的芯片设计技术板级、系统级EMC 设计技术建立企业

11、内部的SI 部门高速 PCB 设计中的问题美国一家著名的影象探测系统制造商的电路板设计师们最近遇到一件惊异的事：一个7 年前就已经成功设计、制造并且上市的产品，始终以来都能够格外稳定牢靠地工作，而最近从生产线上下线的产品却消灭了问题，产品不能正常运行。这是一个 20MHz 的系统设计，似乎无需考虑高速设计方面的问题，没有任何的设计修改， 承受的元器件型号同原始设计的要求全都。系统缘何失效？这让设计工程师们觉得格外困惑：没有任何的设计修改，生产制造基于 原始设计中全都的电子元器件。唯一的区分是由于今日不断进步的IC 制造技术，所以选购的电子元器件实现了小型化也更加快速。的器件工艺技术使得近生产的

12、每一个芯片都成为高速器件，正是这些高速器件应用中的信号完整性问题导致了系统的失效。随着 IC 输出开关速度的提高，信号的上升和下降时间快速缩减，不管信号频率如何，系统都将成为高速系统并且会消灭各种各样的信号完整性方面的问题。高速 PCB印制电路板方面的问题突出表达为以下的类型：1) 时序问题总是第一位的，工作频率的提高和信号上午/下降时间的缩短，首先会使设计系统的时序余量缩小甚至消灭时序方面的问题。2) 传输线效应导致的信号震荡、过冲和下冲都会对设计系统的故障容限、噪声容限以及单调性造成很大的威逼。3) 信号沿时间下降到 1ns 以后，信号之间的串扰就成为很重要的一个问题。4) 当信号沿的时间

13、接近 0.5ns 时电源系统的稳定性问题和电磁干扰EMI问题也变得格外关键。高速 PCB 设计策略目前高速 PCB 的设计在通信、计算机、图形图像处理等领域应用广泛。而在这些领域工程师们用的高速PCB 设计策略也不一样。在电信领域，设计格外简洁，在数据、语音和图像的传输应用中传输速度已经远远高于500Mbps，在通信领域人们追求的是更快地推出更高性能的产品，而本钱并不是第一位的。 他们会使用更多的板层、足够的电源层和地层、在任何可能消灭高速问题的信号线上都会使 用分立元器件来实现匹配。他们有SI信号完整性和EMC电磁兼容专家来进展布线 前的仿真和分析，每一个设计工程师都遵循企业内部严格的设计规

14、定。所以通信领域的设计工程师通常承受这种过度设计的高速PCB 设计策略。家用计算机领域的主板设计是另一个极端，本钱和实效性高于一切，设计师们总是承受 最快、最好、最高性能的 CPU 芯片、存储器技术和图形处理模块来组成日益简洁的计算机。而家用计算机主板通常都是 4 层板，一些高速PCB 设计技术很难应用到这一领域，所以家用计算机领域的工程师通常都承受过度争论的方法来设计高速PCB 板，他们要充分争论设 计的具体状况解决那些真正存在的高速电路问题。而通常的高速PCB 设计状况可能又不一样。高速 PCB 中关键元器件CPU、DSP、FPGA、行业专用芯片等厂商会供给有关芯片的设计资料，这些设计资料

15、通常以参考设计和设计指 南的方式给出。然而这里存在两个问题：首先器件厂商对于信号完整性的了解和应用也存在 一个过程，而系统设计工程师总是期望在第一时间使用最型的高性能芯片，这样器件厂商 给出的设计指南可能并不成熟。所以有的器件厂商不同时期会给出多个版本的设计指南。其 次，器件厂商给出的设计约束条件通常都是格外苛刻的，对设计工程师来说要满足全部的设 计规章可能格外困难。而在缺乏仿真分析工具和对这些约束规章的背景不了解的状况下，满 足全部的约束条件就是唯一的高速PCB 设计手段，这样的设计策略通常称之为过度约束。有文章提到，一个背板设计承受外表贴装的电阻来实现终端匹配。电路板上使用了200 多个这

16、样的匹配电阻。试想假设要设计 10 个原型样板通过转变这 200 个电阻确保最正确的终端匹配效果，这将是巨大的工作量。而在此设计中没有任何一个电阻值的转变得益于SI 软件的分析结果，这确实令人吃惊。所以需要在原有的设计流程中参与高速PCB 的设计仿真和分析，使之成为完整的产品设计和开发中一个不行或缺的局部。高速 PCB 设计方法高速 PCB 的设计要求全员参与，设计仿真和分析要贯穿产品的设计过程：系统设计工程师在考虑系统的体系构造、模块划分地要充分考虑信号的噪声容限、时序余量、EMC 以及电源等诸多高速PCB 和系统方面的问题；电路设计工程师可以考察和优化元器件选择、拓扑构造、匹配方案、匹配元

17、器件的值，并最终开发出确保信号完整性的PCB 布局布线规章； FPGA 和ASIC 设计工程师也必需将芯片同高速系统进展统一的考虑，它们不再独立工作； PCB 工程师依据设计规章完成PCB 的布局和布线；SI 工程师主要负责板级和系统级的分析和验证，以及单板的EMC 分析和地弹分析。甚至元器件选购部门也应将元器件模型的猎取提到议事日程上来。目前有很多EDA 工具支持高速PCB 的设计和分析。首先是布局布线后的分析和验证，这是一个必不行少的过程，应中选择高性能的“Sign-Off” 仿真工具确保PCB 的质量。其次是高速PCB 的设计和前期的规划探测工具，设计工程师应当主要集中在这一阶段， 借助

18、这些工具来分析可行的高速解决方案并且以设计约束的方式传递给PCB 设计工程师。将来的高速硬件设计中规律功能设计方面的开销要越来越小，而开发设计规章等高速设计方 面的开销将到达 80%甚至更高。EMC 的设计目前主要承受设计规章检查的方式，很重要的一点就是企业必需逐步建立和日益完善适合企业特定领域产品的设计标准，形成一整套的EMC 设计规章集，这些在国外的大公司格外普及，如三星和SONY。这些规章由人或者由EDA 软件来检查核对。选择适宜的传输线描述和分析方法元器件和传输线的建模以及传输线分析方法成为高速设计和分析工具最关键的因素。 元器件模型通常包括IBIS 模型和SPICE 模型，IBIS

19、模型简洁得到但是可能存在准确性甚至正确性方面的问题，而SPICE 模型格外准确但是不简洁得到。所以要区分对待，通常高速接插件和自己设计的ASIC 芯片SPICE 模型可能更有效，而器件厂商处通常仅供给 IBIS 模型，应有特地的SI 工程师对获得的模型进展验证和确认，方可在企业内部公布和使用。关于传输线的分析，通常主要考虑信号沿传输线传播时反射波信号对它的影响，一般有两种方法：一种是使用传统的电压/电流比U/I模式来描述，另一种是用前向波/反向波Forward/Reverse模式来描述。无论承受哪一种方式，都能得到同样的结论。但是，用 何种表达式，将会影响最终结论的效果。a) 电压/电流比U/

20、I模式表示的是沿传输线流过的电流，以及在各点上电压的状况。b) 前向波/后向波模式表示前向电磁波沿传输线传播时在各点的强度，以及反向电磁波沿传输线传播时在各点的强度。当我们考虑传输线输入阻抗时，U/I 模式更适合，从公式中，我们可以直接得到在传输线输入端的电压/电流比即输入阻扰。当我们考虑快速信号在传输线上传播的影响时， Forward/Reverse 模式更适宜一些，在第一时间，电磁波到达传输线终端之前，我们只计算前向波不考虑反向波，这样可以简化计算。无论使用哪种方法，都可以得到正确的结果。高速 PCB 设计技术以下介绍常用的高速PCB 设计技术： 终端匹配技术SCRATCHPAD终端匹配技

21、术是最简洁而且有效的高速PCB 设计技术，合理的使用终端匹配技术可以有效降低信号反射和信号振荡，从而极大地提高信号的时序余量和噪声余量，因而改善产品的 故障容限。单端信号的终端匹配技术通常包括：驱动端串行连接的终端匹配技术，接收端并 行连接的终端匹配技术，戴维南终端匹配技术、AC 终端匹配技术、二极管终端匹配技术等。而更高性能的信号驱动技术的使用对于终端匹配技术也提出了更高的要求，比方：LVDS低 电压差分信号器件就要求差分信号线在满足单线阻抗匹配的状况下，还要满足差分阻抗的 匹配，这甚至比单线阻抗的匹配更重要。终端匹配方式和元器件的值也要和电路芯片的驱动力气和功耗结合起来考虑。比方承受 端下

22、拉到地的匹配电阻的值就必需考虑IOH 和VOH 的值，也就是说必需考虑驱动器的负载力气，而不能一味地考虑阻抗的匹配。再比方，当网络上信号的占空比大于50%时，匹配 电阻应当上拉到电源，而当网络上的信号占空比小于或等于50%时，匹配电阻应当下拉到 地。Innoveda 公司的Scratchpad如图 1是一个高速电路互连设计规划和设计空间探测工具 Scratchpad 可以综合考虑电路网络的方方面面来评估不同的终端匹配技术，对于每一类型的终端匹配技术还可以对匹配元器件的值进展扫描分析，得到一组曲线，设计工程师可以 从中选择符合要求最适宜的元器件值，同时Scratchpad 也对全部的匹配方案进展

23、打分，设计工程师可以很省事地选择最高分的匹配方案，而这通常也就是设计网络最正确的匹配方案。阻抗把握技术所以阻抗把握技术在高速PCB 设计中显得尤其重要。阻抗把握技术包括两个含义：阻抗把握的PCB 信号线是指沿高速PCB 信号线各处阻抗连续，也就是说同一个网络上阻抗是一个常数。阻抗把握的PCB 板是指PCB 板上全部网络的阻抗都把握在确定的范围以内如 2075W。设计工程师需要用到传输线理论或者借助EDA 工具来实现阻抗把握。而PCB 加工厂商则要依靠先进的工艺和高性能的仪器和测试技术来保证阻抗把握技术的准确性。所以PCB 厂商可能需要通过转变设计中的尺寸和间距来实现阻抗把握。分析和测量是阻抗把

24、握技术中很重要的一环，光板测试尤其重要而且准确。所以PCB 设计工程师必需在设计中制定关键信号线的阻抗以及允许的误差，并且亲热协调PCB 加工厂商的工作确保符合全部的设计标准。阻抗把握的PCB 信号技术有很多种：嵌入式微带线、非对称带状线、对称带状线、边缘耦合带涂层的微带线、边缘耦合非对称待转线、垂射耦合的带状线等。所以从电路和PCB 设计工程师的角度来说，要依据系统设计要求严格计算阻抗把握信号线的几何尺寸，并且将这些关键的阻抗把握信号线的阻抗和误差的要求明确以文档的方式递交给PCB 加工厂商，并且要求PCB 加工厂商递交实现和加工测试的具体报告。对于设计工程师的特定要求，PCB 加工厂商通常

25、实行在PCB 设计拼板的外围加上测试卡棒条依据加工工艺运用先进的测试技术来高速关键信号线的几何尺寸和间距。设计空间探测技术设计空间探测是应用广泛的高速设计和规划技术。在设计的早期阶段比方系统设计阶段、原理图设计阶段或者是PCB 布线前阶段可以使用EDA 工具来考察关键网络的匹配方式、匹配元器件值、拓扑构造、布线长度、材料、板层构造等对信号完整性的影响。并且通过多参数的扫描分析，可以得到符合高速设计信号标准的设计空间。关注高速 PCB 的芯片设计技术在芯片设计中同样需要关注高速PCB 的设计和分析。高性能的 FPGA 芯片需要考虑以下与高速PCB 有关的因素：恰当地运用引脚的可重定位特性，限制高

26、速PCB 传输线的长度，从而到达把握延时和改善信号质量的目的。编程引脚的驱动力气，确保驱动力气不要太强。编程引脚的信号变化速率，在满足时序等方面 确保信号沿的跳变不要太快。编程引脚的工艺技术，如 LVTTL、LVCMOS、LVDS、GTL、GTL+等，这样可以削减高速PCB 元器件的使用。ASIC 芯片的设计同样也要关注高速PCB 设计方面的状况，突出表达为依据高速 PCB 板的要求来选择ASIC 芯片的I/O 缓冲器以及芯片的封装工艺和技术，SI 工程师依据ASIC 加工厂商供给的I/O 缓冲器模型以及封装厂商供给的封装模型，将ASIC 芯片放在高速PCB 中进展仿真分析，从中选择符合ASI

27、C 功能要求、高速PCB 性能要求、本钱和成品率等综合因素的解决方案。板级、系统级EMC 设计技术目前可行的EMC 设计技术包括EMC 专家系统和EMC 设计规章。企业内部建立一整套可行的EMC 设计规章，这些规章可能是以文档检查列表的方式给出，再由工程师却认真检查设计的电路图，或者PCB 幅员确保没有任何的规章违反。也有可能将这些设计规章编程到 EMC 专家系统中，由EDA 工具来自动检查。以下是几个这样的设计规章实例：关于平面层尺寸的规章电源层四周应当比地层缩进 20 倍两个平面层之间距离的尺寸，确保设计系统更好的EMC 性能。关于平面分割的规章 地平面不要分割，高速信号线假设要跨电源平面

28、分割，应当紧靠信号线放置几个低阻抗的桥接电容。关于匹配元器件位置的规章源端匹配器件应当尽量靠近驱动器。末端匹配器件应当尽量接收端。假设网络不是简洁的菊花链，那么匹配元器件的位置和匹配值应当是由SI 工具分析确定。建立企业内部的 SI 部门信号完整性部门的设立可大可小，依具体状况而定。最小的规模可能是设计小组中的一 个工程师来动作信号完整性设计和分析。也有的大公司SI 部门的工程师可能多达 100 人。通常认为SI 部门应当具备三种职能：SI 部门应当有特地的SI 软件高手，负责SI 工具的日常维护、SI 工具与设计方法和设计流程的集成以及培训人。这些SI 软件高手必需生疏设计和布局布线过程使用

29、的全部工具，并且是企业内部使用的SI 分析和设计工具的专家。SI 部门应当有专人来支持仿真分析过程中使用的库文件，包括同器件厂商的沟通、从别的渠道收集、整理、验证、归档和公布元器件仿真库。SI 部门还应当有特地的高速PCB 设计专家。一旦设计工程师遇到SI 的问题，这些专家就应当马上帮助他们找到可行的解决方案。这些设计专家最好有模拟电路、RF 电路、微波电路和电磁场方面的背景。总之，高速PCB 的设计是今日系统设计领域面临的严峻挑战，无论是设计方法、设计工具、还是设计队伍的构成以及工程师的设计思路，都需要乐观认真地去应对。参考文献：1. High-Speed Digital Design:A

30、Handbook of Black Magic. Howard W.Johnson and Ma rtin Graham. Prentice Hall,1993:ISBN 0-13-395724-12. Termination techniques for high-speed buses.Karthik Ethirajan and John Nemec,Ph D, Califonia Micro Devices3. Innoveda 公司ePD2.0 高速电路互连规划与设计空间探测工具Scratchpad 使用手册PCB 和电子产品设计 :/ edadoc 2023-4-2在电子设计中，PC

31、B 是我们设计内容的物理载体，全部我们设计意图的最终实现就是通过PCB 板来表现的。这样PCB 设计在任何工程中是不行缺少的一个环节。但在以前的设计中，由于频率很低，密度很小，器件的管教间的间距很大，PCB 设计的工作是以连通为目的的，没有任何其他功能和性能的挑战。所以在很长的一段时间里，PCB 设计在整个工程中的地位是很低的。通常是由硬件规律连接设计人员来进展PCB 的物理连接的。目前在有的一些小产品上还是这样的开发模式。随着电子、通信技术的飞速进展，今日的PCB 设计面临的已经是与以往截然不同的、全的挑战。主要表现在以下几个方面：1、信号边缘速率越来越快，片内和片外时钟速率越来越高，现在的

32、时钟频率不再是过去的几兆了，上百兆上千兆的时钟在单板上越来越普遍。由于芯片工艺的飞速进展，信号的边 沿速率也是越来越快，目前信号的上升沿都在 1ns 左右。这样就会导致系统和板级 SI、EMC 问题更加突出；2、电路的集成规模越来越大，I/O 数越来越多，使得单板互连密度不断加大；由于功能的越来越强大，电路的集成度越来越高。芯片的加工工艺水平也越来越高。过去的DIP 封装在现在的单板上几乎销声匿迹了，小间距的BGA、QFP 成为芯片的主流封装。这样使得PCB 设计的密度也就随之加大。3、产品研发以及推向市场的时间不断削减，使得我们必需面临一次性设计成功的严峻挑战；时间就是本钱，时间就是金钱。在

33、电子产品这样更换代特别快的领域，产品面世早一天，他的利润时机窗就会大很多。4、由于 PCB 是产品实现的物理载体。在高速电路中，PCB 质量的好坏之间关系到产品的功能和性能。同样的器件和连接，不同的PCB 载体,他们的结果是不同的。所以，现在设计的流程已经在渐渐的转变了。以前设计中规律功能的设计往往占了硬件 开发设计的 80以上，但现在这个比例始终在下降，在目前硬件设计中规律功能设计方面的只占到 50，有关PCB 设计局部则也占据了 50的时间。专家估量在将来的设计中， 硬件的规律功能开销要越来越小，而开发设计规章等高速 PCB 设计方面的开销将到达 80% 甚至更高。全部的这些只是说明，PC

34、B 设计将是现在和将来设计中的重点，也是难点。通常，我们的PCB 设计中主要关注以下几点：1、 功能的实现2、 性能的稳定3、 加工的简易4、 单板的美观功能的实现是我们PCB 的第一步。在过去的设计中由于信号边沿的速率和时钟频率比较低，只要规律的连接没有错误，物理连接的好坏不会影响到使用的性能。但这样的观点在现 在的设计中是不使用的。有一个例子可以很好的说明这一点：美国一家著名的影象探测系统制造商的电路板设计师们最近遇到一件惊异的事：一个7 年前就已经成功设计、制造并且上市的产品，始终以来都能够格外稳定牢靠地工作，而最近从生产线上下线的产品却消灭了问题，产品不能正常运行。所以，规律的真确连接

35、也不能使功能真确实现。物理连接的好坏也是功能实现的主要条件。性能的保证就靠PCB 的设计了，这个观点大家都有体会。同样的规律连接，同样的器件， 不同的PCB 他们的性能测试结果就不同。好的设计不光产品稳定性高，而且可以通过各种要求苛刻的测试。但不抱负的设计就不行能到达这样的效果。在一些低端产品中，很多厂家 使用的芯片组是一样的，规律连接也是相像的。唯一的不同就是各自的PCB 设计水平的高低，产品的差异性主要就是表达在PCB 的设计上了。加工的简易程度也是PCB 设计好坏的一个重要指标。好的PCB 设计是便利加工，维护， 测试、制造的。PCB 的好坏不仅和PCB 加工厂家，SMT 厂家的生产效率

36、有关，还和我们测试、调试便利息息相关。美观大方也是PCB 设计的一个要素。整体的美观和大气，使人看到就觉得舒适。PCB 也是一件工艺品。好的PCB 会让人驻足留恋的。PCB 设计是一门综合性的学科，是质量、本钱、时间等多方面相互协调的产物。在PCB 设计中没有最好，只有更好。总之，高速 PCB 的设计是今日系统设计领域面临的严峻挑战， 无论是设计方法、设计工具、还是设计队伍的构成以及工程师的设计思路，都需要乐观认真 地去应对。LVDS 信号的 PCB 设计 :/ edadoc 2023-4-5一博1、LVDS 信号的工作原理和特点对于高速电路，尤其是高速数据总线，常用的器件一般有：ECL、BT

37、L、GTL 和 GTL 等。这些器件的工艺成熟，应用也较为广泛，但都存在一个共同的弱点，即功耗大。兴的CMOS 工艺的低电压差分信号器件即Low Voltage Differencial Signal 简称LVDS 给了我们另一种选择。可以说LVDS 器件为高速低功耗电路设计供给了的选择，得到宽阔硬 件工程师的钟爱。LVDS 器件的工作原理如下：其中发送端是一个为 3.5mA 的电流源，产生的 3.5mA 的电流通过差分线的其中一路到接收端。由于接收端对于直流表现为高阻，电流通过接收端的 100 欧姆的匹配电阻产生 350mA 的电压，同时电流经过差分线的另一条流回发送端。当发送端进展状态变化

38、时它通过转变流经 100 欧姆电阻的电流的方向产生有效的”0”和”1”态。LVDS 的特点是电流驱动模式，低电压摆幅350mV 可以供给更高的信号传输率，使用差分传输的方式可以使信号的噪声和EMI 都削减：LVDS 有以下主要特点：A、低的输出电压摆幅(350mV)B、 低的信号边缘变化率, dV/dt 0.350V/0.5ns = 0.7V/nsC、差分特征是磁干扰相互抵销，消退共模噪声，削减EMI。2、LVDS 信号在PCB 上的要求1) 只要有 LVDS 信号的板最少都要有四层。LVDS 信号布在与地平面相邻的布线层。例如， 对于四层板而言，通常可以按以下进展层排布；LVDS 信号层、地

39、层、电源层、其他信号层。2) 对于 LVDS 信号，必需进展阻抗把握通常将差分阻抗把握在100 欧姆。对于不能把握阻抗的PCB 布线必需小于 500MIL。这样的状况主要表现在连接器上，所以在布局时要留意将LVDS 器件放在靠近连接器处，让信号从器件出来后就经过连接器到达另一单板。同样，让接收端也靠近连接器，这样就可以保证板上的噪声不会或很少耦合到差分线上。3) 对 LVDS 信号和其它信号比方TTL 信号，最好使用不同的走线层，假设由于设计限制 必需使用同一层走线，LVDS 和TTL 的距离应当足够远，至少应当大于 35 倍差分线间距。4)对收发器的电源和地进展滤波处理，滤波电容的位置应当尽

40、量靠近电源和地管脚，滤波电容的值可以参照器件手册。5) 对电源和地管脚与参考平面的连接应当使用短和粗的连线连接。同时使用多点连接。6) 保证信号的回流路径最短，同时没有相互间的干扰。7) 对走线方式的选择没有限制，微带线和带状线均可，但是必需留意有良好的参考平面。对不同差分线之间的间距要求间隔不能太小，至少应当大于35 倍差分线间距。8) 对于点到点的拓扑，走线的阻抗通常把握在100 欧，但匹配电阻可以依据实际的状况进展调整。电阻的精度最好是 12。由于依据阅历，10的阻抗不匹配就会产生 5 的反射。9) 对接收端的匹配电阻到接收管脚的距离要尽量的靠近，一般应小于7mm，最大不能超过 12mm。由此可见：在PCB 设计上，我们主要关心的是阻抗的把握和线长。阻抗的计算可以通过相关阻抗计算软件算出。在某些大型的PCB 设计工具中也内嵌了阻抗计算模块如CADENCE 的 ALLEGRO。保持差分线的等长也是设计的重点，特别是经过连接器的LVDS 信号，我们不仅要考虑互联单板的线长，更要关心连接器的信号排布对线长的影响。SKEW 是和线长成比例的。LVDS 器件由于它的低功耗，在现在留意环保的大环境下的使用是越来越广泛。对于它的设计阅历还望大家去探究挖掘。