CPU计算机组成原理实验报告.docx

《CPU计算机组成原理实验报告.docx》由会员分享，可在线阅读，更多相关《CPU计算机组成原理实验报告.docx（47页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、计算机组成与系统构造试验报告CPU设计与实现院系：专业班级： 组员：指导教师：计算机科学与技术试验目的:设计实现 CPU 部件。试验仪器：PC机安装Altebra 公司的开发软件 QuartusII，Modelsim两台TEC-CA计算机组成原理试验箱试验过程：一、理论设计1.1 、设计指令集设计 CPU 第一步，就是依据需求，确定功能，并且设计出指令集。指令集包括每一条指令的编码方式，操作码以及每一条指令实现的功能。考虑到第一次设计 CPU，在指令集设计过程中难免会消灭考虑不周全或者指令集设计不科学的问题，我们借鉴了经典的 31 条 MIPS 指令集。在对指令集每一条指令进展解读、分析后，我

2、们确定：31 条 MIPS 指令可以满足我们的 CPU 的根本功能。下面将 31 条 MIPS 指令的编码格式、对应的操作类型以表格的形式列举出来：MIPS 指令集(共 31 条助例如含记指令格式例如符Bit 31. 25. 20. 15. 10. 5.0#262116116义操作及其解释R-oprsrtrd shafunctypemtadd0000 rs00rtrd000 1000 add0000 $1,$2,$3rd - rs + rt；其$1=$2+$3 中 rs$2，rt=$3, rd=$1add 0000 rsu000000rtrd000 1000 addu0001 $1,$2,$3

3、000 1000 subrd - rs + rt；其$1=$2+$3 中 rs$2，rt=$3,rd=$1,无符号数rd - rs - rt；其中sub00rssub 0000 rsu00rtrdrtrd0010 $1,$2,$3000 1000 subu0011 $1,$2,$3$1=$2-$3 rs$2，rt=$3,rd=$1rd - rs - rt；其中$1=$2-$3 rs$2，rt=$3,rd=$1,无符号数and0000 rs00rtrd 000 1001 and$1=$2 & $ 0000 $1,$2,$33rd - rs & rt；其中 rs$2，rt=$3, rd=$1orx

4、ornor0000 rs00rtrd 000 1001 nor$1=($2 | 0011 $1,$2,$3$3)if($2$3)rd - rs | rt；其中rs$2，rt=$3, rd=$10000000 1001or$1=$2 | $00rsrtrd0001$1,$2,$330000000 1001xor$1=$2 $00rsrtrd0010$1,$2,$33rd - rs xor rt；其中 rs$2，rt=$3, rd=$1(异或rd - not(rs |rt) ；其中 rs$2， rt=$3, rd=$1(或非 if (rs rt)slt0000 rsrtrd000 1010 slt

5、$1=1 else rd=1 else rd=0 ；其000010 $1,$2,$3$1=0中 rs$2，rt=$3, rd=$1if (rs rt)sltusll 0000 000rtif($2$3) rd=1 else rd=0 ；其0000000 1010sltu00rsrtrd0011$1,$2,$3$1=1 else 中 rs$2，rt=$3,$1=0rd=$1(无符号数 rd - rt shamt ；shamt 存放rd sha 0000 sll$1=$2 mt10 $1,$2,1010rd sha 0000 sra$1=$2 mt11 $1,$2,1010也就是指令中的立即数，其

6、中 rt=$2, rd=$1rd shamt ；(logical) ， 其中 rt=$2, rd=$1 rd shamt ；(arithmetic) 留意符号位保存其中 rt=$2, rd=$10000000 0001sllv$1=$200rsrtrd0010$1,$2,$3$3rd - rt rs ；其中 rs$3，rt=$2, rd=$1rd rs ；(logical)其中 rs$3，rt=$2, rd=$1 rd rs ；0000000 0001srav$1=$200rsrtrd0011$1,$2,$3$3(arithmetic) 留意符号位保存其中 rs$3，rt=$2,rd=$1jr

7、000000rs000 000 000 001000000000jr $31goto $31PC - rsI-typeoprsrtimmediateaddi001000rsrtimmediateaddi $1,$1=$2+102,1000rt - rs + (sign- extend)immediate ； 其中 rt=$1,rs=$2addi 0010 rsrt u010011immediateaddiu $1,$ $1=$2+102,1000andi $1,$1=$2 &rt - rs + (zero- extend)immediate ； 其中 rt=$1,rs=$2rt - rs &

8、(zero-andiorixori00rsrt0011 rsrt010011 rsrt10immediate2,1010immediateandi $1,$1=$2 |2,1010immediateandi $1,$1=$2 2,1010extend)immediate ； 其中 rt=$1,rs=$2rt - rs | (zero-extend)immediate ； 其中 rt=$1,rs=$2rt - rs xor (zero-extend)immediate ； 其中 rt=$1,rs=$2rt -immediate*65536 ；lui 0011 000rtimmediatelui

9、$1,100$1=100*6 将 16 位马上数放到1100lw 1000 rsrt 11immediatelw $1,10($2)5536$1=memo ry$2+10目标存放器高 16位，目标存放器的 低 16 位填 0 rt - memoryrs + (sign- extend)immediate；rt=$1,rs=$2sw 1010 rsrt11immediatesw $1,10($2)memory$ memoryrs + (sign- 2+10extend)immediate=$1- rt ；rt=$1,rs=$2beq0001 rsrt00immediateif($1=$2 if

10、(rs = rt) PC -beq $1,$2 )PC+4 + (sign-,10goto PC+4 extend)immediate+402if($1!=$2)if (rs != rt) PC -bne 0001 rsrtimmediatebne $1,$2goto PC+4 PC+4 + (sign-01,10+40extend)immediate 2slti0010 rsrt10immediateslti$1,$2,10if($210)if (rs (sign-$1=1 else extend)immediate)$1=0rt=1 else rt=0 ；其中 rs$2， rt=$1if

11、(rs (zero-sltiu 0010 rsif($210)11rtimmediatesltiu$1,$2,10$1=1 else extend)immediate)$1=0rt=1 else rt=0 ；其中 rs$2，rt=$1J-typeopaddressj000010addressj 10000PC -goto 1000 (PC+4)31.28,addr0ess,0,0；address=10000/4$31-$31-PC+4；PC r130:0)beginout31=r231; out30:0=r230:0-r130:0;end else beginout31=r131; out30

12、:0=r130:0-r230:0;endendend0001:beginout=r2+r1;end0010:beginif(r231=r131)beginif(r230:0r130:0)beginout31=r231; out30:0=r230:0-r130:0;end else beginout31=r131; out30:0=r130:0-r230:0;endendelse beginout31=r231; out30:0=r230:0+r130:0;endend0011:beginout=r2-r1;end0100:beginout=r2&r1;end0101:beginout=r2|r

13、1;end0110:beginout=r2r1;end0111:beginout=r2r1;end1000:beginif(r231=r131)beginif(r231=1)beginif(r230:0r130:0)beginout=1;end else beginout=0;endendelsebeginif(r230:0r130:0)beginout=1;end else beginout=0;endendendelse beginif(r131=1)beginout=1;end else beginout=0;endendend1001:beginif(r2r1) beginout=1;

14、end else beginout=0;endend1010:beginout=(r2r1);end1100:beginout=(r2r1);endend endcaseendmodulePC 部件源码module PC(address,alu_pc,pc_alu,pc_ctr,pc_pj,pc_out); input 25:0address;input 31:0alu_pc,pc_ctr,pc_pj; output 31:0pc_out,pc_alu;reg 31:0r;always(*) beginif(pc_ctr) beginr=r+4;end if(pc_pj) beginr=r+4

15、; r27:2=address; r1:0=0;endendendmodule存放器组源码module Register(rs_addr,rt_addr,rd_addr,rd_data,read,write,rt_out,rs_out);input 4:0rs_addr,rt_addr,rd_addr; input 31:0rd_data;input read,write;output 31:0rt_out,rs_out; reg 31:0rt_out,rs_out; reg 31:0r0:3;always(*) beginif(read) beginif(rs_addr) begin cas

16、e(rs_addr)00000:beginrs_out=r0;end00001:beginrs_out=r1;end00010:beginrs_out=r2;end00011:beginrs_out=r3;endendcase endif(rt_addr) begin case(rt_addr) 00000:beginrt_out=r0;end00001:beginrt_out=r1;end00010:beginrt_out=r2;end00011:beginrt_out=r3;endendendcase endelse begincase(rd_addr)00000:beginr0=rd_d

17、ata;end00001:beginr1=rd_data;end00010:beginr2=rd_data;end00011:beginr3=rd_data;endendendendcaseendmodule马上数扩展部件源码module DE(DE_U,IMM,DE_OUT); input DE_U;input 15:0IMM; output 31:0 DE_OUT;reg 31:0 DE_OUT;always(*) beginDE_OUT15:0=IMM; if(DE_U=0)beginDE_OUT31=IMM15; DE_OUT30=IMM15; DE_OUT29=IMM15; DE_O

18、UT28=IMM15; DE_OUT27=IMM15; DE_OUT26=IMM15; DE_OUT25=IMM15; DE_OUT24=IMM15; DE_OUT23=IMM15; DE_OUT22=IMM15; DE_OUT21=IMM15; DE_OUT20=IMM15; DE_OUT19=IMM15; DE_OUT18=IMM15; DE_OUT17=IMM15; DE_OUT16=IMM15;end else beginDE_OUT31=0; DE_OUT30=0; DE_OUT29=0;end endDE_OUT28=0; DE_OUT27=0; DE_OUT26=0; DE_OUT25=0; DE_OUT24=0; DE_OUT23=0; DE_OUT22=0; DE_OUT21=0; DE_OUT20=0; DE_OUT19=0; DE_OUT18=0; DE_OUT17=0; DE