计算机组成原理第1章系统总线课件.ppt

《计算机组成原理第1章系统总线课件.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第1章系统总线课件.ppt（36页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第章 系统总线3.1 总线的基本概念3.2 总线的分类3.3 总线特性及性能指标3.4 总线结构3.5 总线控制3.1 总线的基本概念一、为什么要用总线二、什么是总线三、总线上信息的传送总线是连接各个部件的信息传输线，是 各个部件共享的传输介质串行并行四、总线结构的计算机举例1.面向 CPU 的双总线结构框图 中央处理器 CPUI/O 总线M总线3.1主存 I/O 接口 I/O 设备1 I/O 设备2I/O 接口 I/O 接口 I/O 设备n单总线（系统总线）2.单总线结构框图 CPU 主存 I/O 接口 I/O 设备1 I/O 设备2 I/O 接口 I/O 设备n I/O 接口3.13.以存

2、储器为中心的双总线结构框图系统总线 主存 CPU I/O 接口 I/O 设备1 I/O 设备n I/O 接口存储总线3.13.2 总线的分类1.片内总线2.系统总线芯片内部 的总线数据总线地址总线控制总线双向 与机器字长、存储字长有关单向 与存储地址、I/O 地址有关有出 有入计算机各部件之间 的信息传输线存储器读、存储器写总线允许、中断确认中断请求、总线请求3.通信总线串行通信总线并行通信总线传输方式3.2 用于 计算机系统之间 或 计算机系统与其他系统（如控制仪表、移动通信等）之间的通信3.3 总线特性及性能指标CPU 插板主存 插板I/O 插板一、总线物理实现BUS主板1.机械特性2.电

3、气特性3.功能特性4.时间特性二、总线特性尺寸、形状、管脚数及排列顺序传输方向 和有效的 电平 范围每根传输线的 功能信号的 时序 关系3.3地址数据控制三、总线的性能指标1.总线宽度2.标准传输率3.时钟同步/异步4.总 线 复 用5.信号线数6.总线控制方式7.其他指标数据线 的根数每秒传输的最大字节数（MBps）同步、不同步地址线 与 数据线 复用地址线、数据线和控制线的 总和负载能力并发、自动、仲裁、逻辑、计数3.3ISAEISAVESA(LV-BUS)PCIAGPRS-232USB模块系统总线标准 四、总线标准系统模块3.3标 准 界 面总线标准 数据线 总线时钟 带宽ISA 16

4、8 MHz（独立）33 MBpsEISA 32 8 MHz（独立）33 MBpsVESA(VL-BUS)32 32 MHz（CPU）133 MBpsPCI326433 MHz（独立）64 MHz（独立）132 MBps528 MBpsAGP 3266.7 MHz（独立）133 MHz（独立）266 MBps533 MBpsRS-232串行通信总线标准数据终端设备（计算机）和数据通信设备（调制解调器）之间的标准接口USB串行接口总线标准普通无屏蔽双绞线带屏蔽双绞线最高1.5 Mbps(USB1.0)12 Mbps(USB1.0)480 Mbps(USB2.0)3.3 四、总线标准3.4 总线结构

5、一、单总线结构单总线（系统总线）CPU 主存 I/O 接口 I/O 设备1 I/O 设备2 I/O 接口 I/O 设备n I/O 接口1.双总线结构具有特殊功能的处理器，由通道对I/O 统一管理通道 I/O 接口 设备n I/O 接口 设备0 CPU主存主存总线I/O 总线二、多总线结构3.42.三总线结构主存总线DMA 总线I/O 总线 CPU 主存设备1 设备n高速外设I/O 接口 I/O 接口 I/O 接口3.43.三总线结构的又一形式3.4局域网系统总线CPU Cache局部总线扩展总线接口扩展总线Modem串行接口SCSI局部I/O 控制器主存4.四总线结构多媒体 Modem主存扩展

6、总线接口局域网 SCSICPU串行接口FAX系统总线 局部总线高速总线扩展总线图形Cache/桥3.41.传统微型机总线结构三、总线结构举例3.4存储器SCSI 控制器主存控制器ISA、EISA 8 MHz 的16位数据通路标准总线控制器33 MHz 的32位数据通路系统总线多媒体 高速局域网 高性能图形 CPU Modem2.VL-BUS 局部总线结构3.433 MHz 的32位数据通路系统总线ISA、EISA多媒体 高速局域网 高性能图形图文传真8 MHz 的16位数据通路标准总线 控制器CPU主存控制器存储器局部总线 控制器 SCSI 控制器VL BUS Modem3.PCI 总线结构3

7、.4CPU多媒体PCI 桥高速局域网 高性能图形图文传真PCI 总线系统总线33 MHz 的32位数据通路8 MHz 的16位数据通路ISA、EISA标准总线 控制器 SCSI 控制器存储器 Modem4.多层 PCI 总线结构PCI 总线2存储器桥0 桥4 PCI 设备 桥5总线桥 桥3 桥1 设备桥2第一级桥第二级桥第三级桥PCI 总线4PCI 总线5PCI 总线3PCI 总线1PCI 总线0存储器总线 标准总线CPU3.43.5 总线控制一、总线判优控制 总线判优控制分布式集中式 主设备(模块)对总线有 控制权 从设备(模块)响应 从主设备发来的总线命令1.基本概念链式查询计数器定时查询

8、独立请求方式2.链式查询方式总线控制部件I/O 接口0 BSBRI/O 接口1 I/O 接口nBG数据线地址线BS 总线忙BR 总线请求BG 总线同意3.5I/O 接口1 0BS 总线忙BR 总线请求总线控制部件数据线地址线I/O 接口0 BSBRI/O 接口1 I/O 接口n设备地址3.计数器定时查询方式I/O 接口13.5 计数器设备地址 1排队器 排队器4.独立请求方式总线控制部件数据线地址线I/O 接口0 I/O 接口1 I/O 接口nBR0 BG0BR1BG1BRnBGnBG 总线同意BR 总线请求3.5二、总线通信控制1.目的2.总线传输周期主模块申请，总线仲裁决定主模块向从模块

9、给出地址 和 命令主模块和从模块 交换数据主模块 撤消有关信息 申请分配阶段寻址阶段传数阶段结束阶段解决通信双方 协调配合 问题3.5由 统一时标 控制数据传送充分 挖掘 系统 总线每个瞬间 的 潜力同步通信 异步通信 半同步通信 分离式通信 3.总线通信的四种方式采用 应答方式，没有公共时钟标准同步、异步结合3.5 读命令(1)同步式数据输入T1总线传输周期T2T3T4 时钟 地址 数据3.5 数据(2)同步式数据输出T1总线传输周期T2T3T4 时钟 地址 写命令3.5不互锁 半互锁 全互锁(3)异步通信3.5主设备从设备请求回答(4)半同步通信同步 发送方 用系统 时钟前沿 发信号 接收

10、方 用系统 时钟后沿 判断、识别3.5（同步、异步 结合）异步 允许不同速度的模块和谐工作 增加一条“等待”响应信号 WAIT以输入数据为例的半同步通信时序T1 主模块发地址T2 主模块发命令T3 从模块提供数据T4 从模块撤销数据，主模块撤销命令Tw 当 为低电平时，等待一个 T WAITTw 当 为低电平时，等待一个 T WAIT3.5 读 命令WAIT 地址 数据3.5 时钟总线传输周期T1T2TWTWT3T4(4)半同步通信（同步、异步 结合）上述三种通信的共同点一个总线传输周期（以输入数据为例）主模块发地址、命令 从模块准备数据 从模块向主模块发数据总线空闲3.5占用总线不占用总线占用总线(5)分离式通信充分挖掘系统总线每个瞬间的潜力主模块 申请 占用总线，使用完后即 放弃总线 的使用权从模块 申请 占用总线，将各种信息送至总线上一个总线传输周期子周期1子周期23.5主模块1.各模块有权申请占用总线分离式通信特点充分提高了总线的有效占用2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲3.5