2023年自考02325计算机系统结构课后习题.pdf

《2023年自考02325计算机系统结构课后习题.pdf》由会员分享，可在线阅读，更多相关《2023年自考02325计算机系统结构课后习题.pdf（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第二章数据表达与指令系统构为程序调用哪些操作提供了支持？1.数据结构和机器的数据表达之间是什么关系？拟定和引入数据表达的基本原则是什么？答：数据表达是能由硬件直接辨认和引用的数据类型C数据结构反映各种数据元素或信息单元之间的结构关系。数据结构要通过软件映象变换成机裾所具有的各种数据表达实现，所以数据表达是数据结构的组成元素。不同的数据表达可为数据结构的实现提供不同的支持，表现在实现效率和方便性不同。数据表达和数据结构是软件、硬件的交界面。除基本数据表达不可少外，高级数据表达的引入遵循以下原则：(1)看系统的效率有否提高，是否养活了实现时间和存储空间。(2)看引入这种数据表达后，其通用性和运用率

2、是否高。2.标志符数据表达与描述符数据表达有何区别？描述符数据表达与向量数据表达对向量数据结构所提供的支持有什么不同？答：标志符数据表达与描述符数据表达的差别是标志符与每个数据相连，合存于同存储单元，描述单个数据的类型特性；描述符是与数据分开存放，用于描述向量、数组等成块数据的特性。描述符数据表达为向量、数组的的实现提供了支持，有助于简化高级语言程序编译中的代码生成，可以比变址法更快地形成数据元素的地址。但描述符数据表达并不支持向量、数组数据结构的高效实现。而在有向量、数组数据表达的向量解决机上，硬件上设立有丰富的赂量或阵列运算指令，配有流水或阵列方式解决的高速运算器，不仅能快速形成向量、数组

3、的元素地址，更重要的是便于实现把向量各元素成块预取到中央解决机,用一条向量、数组指令流水或同时对整个向量、数组高速解决.如让硬件越界判断与元素运算并行。这些比起用与向量、阵列无关的机器语言和数据表达串行实现要高效的多。3.堆栈型机器与通用寄存器型机器的重要区别是什么？堆栈型机器系统结答：通用寄存器型机器对堆栈数据结构实现的支持是较差的。表现在：(1)堆栈操作的指令少，功能单一：(2)堆栈在存储器内，访问堆栈速度低：(3)堆栈通常只用于保存于程序调用时的返回地址，少量用堆栈实现程序问的参数传递。而堆栈型机器则不同，表现在：(1)有高速寄存器组成的硬件堆栈，并与主存中堆栈区在逻辑上组成整体，使堆栈

4、的访问速度是寄存器的，容量是主存的；(2)丰富的堆栈指令可对堆栈中的数据进行各种运算和解决；(3)有力地支持高级语言的编译；(4)有力地支持子程序的嵌套和递归调用。堆栈型机器系统结构有力地支持子程序的嵌套和递归调用。在程序调用时将返回地址、条件码、关键寄存器的内容等所有压入堆栈，待子程序返回时，再从堆栈中弹出。4.设某机阶值6位、尾 数4 8位，阶符和数符不在其内，当尾数分别以2、8、1 6为基时，在非负阶、正尾数、规格化数情况下，求出其最小阶、最大阶、阶的个数、最小尾数值、最大尾数值、可表达的最小值和最大值及可表达的规格化数的总个数。解：依题意知：p=6 m=48 rm=2,8,16,m*=

5、m/log2(rm),列卜,表:p=6,m=48,rm=2(m=48)p=6,ni=48,rm=8(m=16)p=6,m=48,rm=16(m=l 2)最小阶(非负阶，最小为0)000最大阶(2Ap-l)2A6-12 A6-12A6-1最小尾数值(rmA(-l)1/21/81/16最大尾数值(l-rmA(-m)l-2A(-48)l-8A(-16),R|J(l-2A(-48)l-16A(-12),Ll|(l-2A(-48)可表达的最小值1/21/81/16可表达的最大值2A63*(l-2A(-48)8 A63*(1-8 人(-16)16A63*(1-16人(-12)阶的个数(2Ap)2A62A6

6、2A6可表达的尾2A48*(2-1)/2876*(8-1)/816A12*(16-1)/16地址与内容的相应关系。数的个数可表达的规格化数的个数2A6*2八 48*(2-1)/22A6*87 6*(81)/82A6盯 672*(16-1)/16note:可 表 达 的 最 小 值=rm (最 小 阶)*最 小 尾 数 值=rmA0*rmA(-l)=rmA(-1);解.：ROM编码表地址与内容的相应关系地址()(X)0 0001()010()011 0100 0101 0110 01111(X)()10011010 10111100 110内容00000100101001001101110010

7、010110111011011可 表 达 的 最 大 值=rm (最 大 阶)*最 大 尾 数 值=rmA(2Ap-l)*(-m*);可表达的尾数的个数nrrnm，*(rm-1)/rm;可 表 达 的 规 格 化 数 的 个 数=阶 的 个 数*尾 数 的 个 数=2Ap*rmAm,*(rm-1)/rm。5.(1)浮点数系统使用的阶基rp=2,阶值位数p=2,尾数基值rm=10,以rm 为基的尾数位数m一=1,按照使用的倍数来说，等价于m=4,试计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表达的最小值和最大值及可表达数的个数。2)对 于 rp=2,p=2,rm=4,

8、m，=2,反复以上计算。解：依题意列下表：题 中“按 照 使 用 的 倍 数 来 说，等 价 于 m=4,这 个 m=4,由于p=2.rm=10,m=lp=2,rm=4,m-2最小尾数值10A-1=0.14A-1=0.25最大尾数值1.13.1=0.91-4A-2=15/16最大阶值2pA-l=33可表达的最小值0.10.25可表达的最大值10A3*0.9=9004A3*15/16=60可表达数的个数36487.变址寻址和基址寻址各合用于何种场合？设计一种只用6 位地址码就可指向一个大地址空间中任意64个地址之一的寻址机构。答：基址寻址是对逻辑地址空间到物理地址空间变换的支持，以利于实现程序的

9、动态再定位。变址寻址是对数组等数据块运算的支持，以利于循环。将大地址空间64个地址分块，用基址寄存器指出程序所在块号，用指令 中 6 位地址码表达该块内6 4 个地址之一，这样基址和变址相结合可访问大地址任意64 个地址之一。比如地址空间很大，为 0-1 0 2 3,只 用 6 位地址码就可以指向这1024个地址中的任意64个。剖析：比如地址空间很大，1 0 2 4,就是提成1 6 个块，块号放在寄存器中，块内地址放在地址位中，寄存器内容和地址位结合，就能达成规定了。8.经 记 录，某机器1 4 条 指 令 的 使 用 频 度 分 别 为：0.0 1,0.1 5,0.1 2,0.0 3,0.0

10、 2,0.0 4,0.0 2,0.0 4,0.0 1,0.1 3,0.1 5,0.1 4,0.1 1,0.0 3。分别求出用等长码、Huffm an码、只有两种码长的扩展操作码3 种编码方式的操作码平均码长。解：等长操作码的平均码长=4 位；H uffm an编码的平均码长=3.38位；只有两种码长的扩展操作码的平均码长=3.4 位。9.若某机规定：三地址指令4 条，单地址指令255条，零地址指令1 6 条。2 710打-5-2-3的例子5.假如通道在数据传送期中，选 择 设 备 需 9.8 U s,传送一个字节数据需0.2 n s.某低速设备每隔500 P S 发出一个字节数据传送请求，问至

11、多可接几台这种低速设备?对于如下AF6种高速设备,一次通讯传送的字节数不 少 于 1024个字节，问哪些设备可以挂在此通道上？哪些则不能？其 中 A-F 设备每发出一个字节数据传送请求的时间间隔分别为（单位为U s）:级中断请求，屏蔽字为0 U 0 0,表白其对第4 级中断请求开放，所以转去响应 第 4 级中断请求并进行解决。响应4,中断4 运 营 结 束,回 2。表 3-5设备ABCDEF:发申请间隔（2）0.2 0.25 0.5 0.19 0.4 0.211、3、5 进入排队器。第 2 级中断请求的解决请求被中断，转去响应第1 级中断请求并进行解决。响应第5 级中断请求并进行解决。答：（1

12、）至多可连接5 0 台低速的外设。剖析:根据题意可知：低速设备应挂接在字节多路通道上，字节多路通道的通道极限流量为:继续响应并解决第2 级中断解决请求，结束后返回用户程序。fm a x.b y t e=l/(T S+T D)=fb y t e通道极限流量应大于或等于设备对通道规定的流量fb y t e。假如字节多路通道上所挂设备台数为m,设备的速率为f i,为了不丢失信息，应满足：表示设为提出申请的时刻表示通道处理完设备申请的时对1/(T S+T D)=m*fif i 也就是设备发出字节传送请求间隔时间(5 0 0 口 s)的倒数，所以：m(2)主存流量应达成4 M B/S。剖析：(1)设备规

13、定字节多路通道或其子通道的实际最大流量，是该通道所接各设备的字节传送速率之和；设备规定数组多路通道或选择通道的实际最大流量，是该通道所接各设备的字节传送速率中的最大者。(2)1/O系统中，各种通道和子通道可以并行工作，因此，1/0 系统的最大流量应等于各通道最大流量之和。第 四 章 存 储 体 系1 .设二级虚拟存储器的TA l=1 0-7 s TA 2=1 0-2 s,为使存储层次的访问效率 e 达成最大值的8 0%以上，命中率H 至少规定达成多少？事实上这样高的命中率是很难达成的，那么从存储层次上如何改善？(1 0A5-5/4)/(1 0A5-l)这样的命中率很难达成。为了减少对H的规定，

14、可以选择高命中率的算法，可以减少相邻两级的访问速度差和容量差(这样做不利了减少存储器的平均每位价格)，可在主、陆存储器间加一层电子磁盘，使存储体系中相邻两级的访问时间比不太大。2、程序存放在模3 2 单字交叉存储器中，设访存申请队的转移概率入为2 5%,求每个存储周期能访问到的平均字数。当模数为1 6 呢？由此你可得到什么结论？解：B=l-(l-X)Am/X解：由人=0.2 5,m=3 2 求得：B=4-4*(3/4)A3 2同理，m=1 6 时,B=4-4*(3/4)A1 6可得出，在入=0.2 5 时，m=3 2 的平均访问字数大于m=1 6 时的平均访问字数。3、设主存每个分体的存取周期

15、为2 FS,宽度为4个字节。采用模m 多分体交叉存取，但实际频宽只能达成最大频宽的0.6 倍。现规定主存实际频宽为4 MB/S，问主存模数m 应取多少方能使两者速度基本适配？其中m 取 2的籍。解：m=4剖析：根据题意，模 m 多分体交叉的最大频宽为：分体数*单体频宽=0 1*分体的宽度/分体的存取周期=m*4 B/2 u s,所以有0.6*m*4/2 =4。4 .某虚拟存储器共8个页面，每 页 1 0 2 4 个字，实际主存为4 0 9 6 个字,采用页表法进行地址映象。映象表的内容如下表所示。注：我把虚页号加上了。(1)列出会发生页面失效的所有虚页号；(2)按以下虚地址计算主存实地址:0,

16、3 7 2 8,10 2 3,10 2 4,2 0 5 5,7 8 0 0,4 0 9 6,6 8 0 0。解：(1)会发生页面失效的所有虚页号为：2,3,5,7。(2)虚地址 虚页号页内位移 装入位实页号页内位移 实地址0001303 0 7 23 2 7 836 5 60页面失效页面失效无10 2 3010 2 31310 2 34 0 9 510 2 41011010 2 42 0 5 5270页面失效页面失效无7 8 0 076 3 20页而失效页面失效无4 0 9 6401202 0 4 86 8 0 066 5 6106 5 66 5 6段号0123访问方式只读可读/执行可读/写/

17、执行可读/写虚页0所在位置实页9在辅存上页表不在主存内实 页14虚 页1所在位置实页3实页0页表不在主存内实 页1虚页2所在位置 在辅存上实 页15页表不在主存内实页6虚页3所在位置实 页12实贞8页表不在主存内在辅存上(1)此地址空间中共有多少个虚页？(2)当程序中碰到下列情况同方式段贞 页内位移取数011取数1110取数3 32 0 4 7存数0 14存数2 12存数1014转移至此1310 0取数0 25 0取数2 05转移至此3 06 0剖析:写出由虚地址计算出实地址。说明哪个会发生段失效、页面或保护失效失效。(1)根据页表法列出表2,当装入位为。时，即为页面失效，再找出解答：(1)该

18、地址空间中共有1 6个虚页。相相应的虚页号即可。(2)虚页号=虚地址/页面大小页内位移量=虚地址一虚页号*页面大小实地址=实页号*页面大小十页内位移量由于可以用替换算法解决页面失效的问题，所以，发生页面失效的虚页2,3,5,7仍然可以有相应的实地址，但这样饕在页表中建立新的虚实地址相应关系，新的虚实地址相应关系和本来的相应关系相同的也许性就很小了。5、一个段页式虚拟存储器。虚地址有2位段号、2位页号、1 1位页内位(2)程序中碰到上表中各情况时，是否会发生段失效、页失效或保护失效及相应的主存实地址的情况如下表所示：剖析:方式葭虫 页内位移 段失效页失效 实页号实地址保护失效取数0 11无无36

19、 14 5无取数1110无无01()无取数3 32 0 4 7无有无无/存数0 14无无36 18 4有存数2 12有/无无/存数1014无有无无/转移至此1310 0无无816 4 8 4无取数025 0无有无无/取数205有/无无/转移至此3 06 0无无142 8 7 3 2有移(按字编址)，主存容量为3 2 K字。每段可有访问方式保护，其页表和保(1)虚地址中段号有2位，页号有2位，也就是每个程序最多只能有护位如下表所示。2-2=4个段，每个段至多只能有2-2=4页，所以该地址空间中共有4*4=16个虚页。解答:分别分派给程序X和Y的数组4个实页最为合适。(2)先从题意得知:实地址：1

20、 5位，其中实页号4位，页内位移1 1位页大小为2K字(由页内位移得知)根据题意，程序X依次调用数组A,C,B,B,E,A,C,B,B,C,A,D,D,E,A,C,B,B,E中的数据。设程序X中的数组A,B,C,D,E分别存放于程序空间的第1,2,3,4,5页，则程序的页地址流为：1,3,2,2,5,1,3,2,2,3,1,4,4,5,6.设某程序包含5个虚页，其页地址为4,5,3,2,5,1,3,2,2,5,1,3。当使用LRU算法替换时，为获得最高命中率，至少应分派给该程序几个实页？其也许的最高命中率为多少？使用LRU算法时页地址流进行堆货处理7.采用页式管理的虚拟存储器，分时运营两道程序

21、。其中，程序X为D O 5 0 1=1,3B 二人式I F(B(I)-L E -O)G O T O 4 0D(I)=2*C(I)-A(I)I F(D(I)-E Q -O)G O T O 5 04 0 E(l)=05 0 C O N T I N U ED a t a:A=(-4,+2,0)C=(-3,0,+1)每个数组分别放在不同的页面中，而程序Y在运营过程中，其数组将依次用到程序空间的第3,5,4,2,5,3,1,3,2,5 1,3,1,5,2页。假如采用LRU算法，实存却只有8页位置可供存放数组之用。试问为这两首程序的数组1,3,2,2,5o分析使用LRU算法对程序X的页地址流进行堆栈解决的

22、过程可知，分派给程序X的数组5个实页最为合适；分析使用LRU算法对程序Y的页地址流进行堆栈解决的过程可知.分派给程序Y的数组4个实页最为合适。但实存只有8页位置可供存放数组之用，所以，分别分派给程序X和Y的数组4个实页。note:分时运营在微观上是串行的，就是说，分时运营时把时间划分为若干时间片，每个程序轮流占用时间片；在宏观上是并行的，就是说，每个程序在一个时间片内并不能运营完。总的来看，是同时运营的，所以两个程序分派的实页和不能大于8o我不了解FORTRAN,找朋友把上面的源代码转成C 了：m a in 0Ii n t A =-4,2.0 1;i n t C =-3.0.1):f or (

23、i=0,i 0)E i =0;)；18.设一个按位编址的虚拟存储器，它应可相应1K个任务，但在一段较长时间内，一般只有4个任务在使用，故用容置为4行的相联寄存器组硬件来分别分派多少个实页最为合适？为什么？缩短被变换的虚地址中的用户位位数；每个任务的程序空间最大可达4 0 9 6页，每页为5 1 2个字节，实主存容 为2 A 2 0位；设快表用按地址访问存储器构成，行数为3 2,快表的地址是经散列形成；为减少散列冲突，配有两套独立相等比较电路。请设计该地址变换机构，内容涉及：(1)画出其虚、实地址经快表变换之逻辑结构示意图；(2)相联寄存器组中每个寄存器的相联比较位数；(3)相联寄存器组中每个寄

24、存器的总位数；(4 )散列变换硬件的输入位数和输出位数；(5)每个相等比较器的位数；(6)快表的总容量(以位为单位)。解：(1)依题意得知：虚地址为3 4位，其中用户号为1 0位(相 应1 K的任务)、虚页号1 2位(每个任务4 0 9 6页)、页内位移12位(每 页512字节，512字节=5 1 2*8=1 0 2 4*4=2 1 2)实地址为2 0位，其中实页号8位，页内位移1 2位(与虚页页内位移相应)相联寄存器的作用：把1 0位的用户号转换为2位的工D (由于一般只有4个任务在使用)，并把工D与虚地址的虚页号合并到快表中查实页号。快表的作用：相称于页表，即虚页号对实页号的相应关系。但又

25、有所简化(因素是假如用用户号和虚页号与实页号相应，前者就有2 2位，现改善后虚页号只有1 4位了)(2)相联寄存器组中每个寄存器的相联比较位数为1 0 (与虚地址中的用户号宽度相应)(3)相联寄存器组中每个寄存器的总数为1 2 (用户号宽度+工D宽度)(4)散列变换硬件的输入位数为1 4位(虚页号宽度+相联寄存器中工D的宽度)，输出位数为8位(与主存中的实页号宽度相应)(5)每个相等比较器的位数=工口+用户虚页号n v =2 +1 2=1 4 (位)。(6)快表的总容量：32行*(1 4(输入位数)+8 (输 出 位 数)*2=3 2*2 2*29.考虑一个9 2 0个字的程序，其访问虚存的地

26、址流为2 0,2 2,2 0 8,2 1 4,1 4 6,6 1 8,3 7 0,4 9 0,4 9 2,8 6 8,9 1 6,7 2 8。(1)若页面大小为2 0 0字，主存容量为4 0 0字，采用F工F O替换算法，请按访存的各个时刻，写出其虚页地址流，计算主存的命中率；(2)若页面大小为1 0。字，再做一遍；(3)若页面大小为4 0 0字，再做一遍；(4)由(1)、(2)x (3)的结果可得出什么结论？(5)若把主存容量增长到8 0 0字，按第(1)小题再做一遍，又可得出什么结论？解：(1)主存容量4 0 0字，页面大小2 0 0字，所以主存实页数为2;把地址流转换为页地址流，以第一个

27、虚地址流转换为页地址流为例说明：求模公式为：I N T (地址/页面大小)，就是把地址整除于页面大小，得I N T (2 0/2 0 0 )=0 ,下 同，所 以 页 地 址 流 为：0,0,1,1,0,3,1,2,2,4,4,3按F I F O算法得出替换过程为：0 (调入)，0 (命中)，1 (调入)，1 (命中)，0 (命中)，3 (替换0,0比1先入队，所以被替换，下 同)，1 (命中)，2 (替换1),2 (命中)，4 (替换3),4 (命中)，3 (替换2),所以总共命中6次。故命中率H=6/1 2=5 0%(2)方法同(1)H=2 5%(3)H=5 0%(4)由以上结论可得，F

28、I F O算法的条件下，当页面大小发生变化时，其命中率变化是：一开始随页面大小增大命中率(第一步与第二步比较)，但当页面大小增到一定期，命中率不再增长(第一步与第三步比较)。(5)命中率为5 8%,结论是假如分派给主存容量增长时可以搞高命中率。10.在一个页式二级虚拟存储器中，采 用FIFO算法进行页面替换，发现命中率H太低，因此有下列建议：(1)增大辅存容量；(2)增大主存容量(页数)；(3)F I F O 改为 L R U;(4)9 a。改为1 1；,并增大主存容量(页数)；(5)?花。改为1成，并增大页面大小。试分析上述各建议对命中率的影响情况。解答：(1)增大辅存容量，对命中率H无影响

29、。(2)增大主存容量(页数)，可普遍提高命中率。(3)F工F 0改为L R U,一般可提高命中率。(4)F I F O改 为L R U,并增大主存容量(页数)，一般可使命中率有较大提高。(5)F 1 F O改为L R U,并增大页面大小，假如本来页面很小，则会使命中率显著上升，假如本来页面很大，则会使命中率下降。11.采用组相联映象的Cache存储器，Cache为1KB,规定Cache的每一块在一个主存周期内能从主存取得。主存模4交叉,每个分体宽为32位,总容为256KBo用按地址访问存储器构成相联目录表实现主存地址到Cache地址的变换，并约定用4个外相等比较电路。清设计此相联目录表，求出该

30、表之行数、总位数及每个比较电路的位数。解答：设C a c h e地址中的组内块号为s,相联目录表的行数是2八(1 3-s),总位数是(8+2 s)*2八(1 5-5),每个比较电路的位数为8+s。剖析：在 一 个 主 存 周 期 内 主 存 能 访 问 到 的 字 节 数 为m W=4*3 2/8=1 6(B y t e)(规 定C a c h e的每一块在一个主存周期内能从主存取得，所以，C a c h e中每块的块内字数不能大于1 6 B y t e s。为了加速调块，一般让每块的大小等于在一个主存周期内主存能访问到的字数，即1 6 B y t e s 设C a c h e地址中的组内块号

31、为s,相联目录表的行数=C a c h e地址内的 组 数 Q=C a c h e 容量/(每组块数*每块大小)=1 KB/(S*4*3 2)=2A1 3 Z(2As*2A7)=2A(6-s).主存块数/C a c h e块数=2 5 6=2*8,所以，主存地址中的区号n d=8。每个比较电路的位数=n d+s *=n d+s=8+s.相联目录表的总位数二表中子目录表的个数*每个子目录表的位数*相联 目 录 表 的 行 数=4*(n d+s +s)*Q=4*(8+2 s)*2A(6-s)=(8+2 s)*2A(8-s)。n o t e：若认为相等比较电路的个数=组内块数，则相联目录表的行数:2

32、入4,每个比较电路的位数=1 0,相联目录表的总位数-1 2*2入6。块的块号，H:命中；R:替换；L:失效。12.有一个Cache存储器。主存共分8个块(0-7)zCache为4个块(03),采用组相联映象，组内块数为2块，替换算法为近期最少使用算法(LRU)。(1)画出主存、Cache地址的各字段相应关系(标出位数)图；(2)画出主存、Cache空间块的映象相应关系示意图；(3)对于如下主存块地址流:1,2,4,1,3,7,0,1,2,5,4,6,4,7,2,如主存中内容一开始未装入Cache中，请列出Cache中各块随时间的使用状况;(4)对于(3),指出块失效又发生块争用的时刻;(5)

33、对于(3),求出此期间Cache的命中率。解答：(1)主存地址、Cache地址的各字段的位数及其相应关系如下图所示Cache块号neb 主存地址nn|区号nd(1位)|组号q(1位)|组内块号s，(1位)|块内地址的 /-相联查找直接查找主存块号nnoCache地址nc|一号q(1位)|组内块号SY1位)|块内地址nnr 主存地址和Cache地址的对应关系(2)主存块、Cache块的映象相应关系如下图所示。组1组1区主存块和Cache块的对应关系Cache的 使 用情现(4)发生块失效又发生块争用的时刻有6、7、9、10、11、12、14、15。(5)Cache 的块命中率 Hc=3/15=0

34、.2,剖析：由于主存块、Cache块之间存在上述的映象相应关系，主存的第0、1、4、5块只能映象装入或替换物理Cache的第0、1块；主存的第2、3、6、7块只能映象装入或替换物理Cache的第2、3块。13.采用组相联映象，LRU替换算法的Cache存储器，发现等效访问速度不高，为此建议：(1)增大主存容量；(2)增大Cache的块数(块的大小不变);(3)增大组相联组的大小(块的大小不变);(4)增大块的大小(组的大小和Cache总容量不变)；(5)提高Cache自身器件的访问速度。解答：(1)增大主存容量对Cache的访问时间t a基本不影响.从而对Cache的等效访问速度基本不影响。(

35、2)增大Cache的块数(块的大小不变)一般将使Cache的命中率He上升，从而使ta下降，从而提高Cache的等效访问速度。(3)增大组相联组的大小(块的大小不变)一般将使Cache的命中率He上升，从而使ta下降，从而提高Cache的等效访问速度。(3)Cache中各块随时间的使用状况如下图所示。图中标*号的是候选替换(4)增大块的大小(组的大小和Cache总容量不变)一般将使ta F降，从而提高C a c h e 的等效访问速度。b.t 取指+100*t 分析+9 9*m a x (t 取指+t 执行)+t 执行；(5)提高C a c h e 自身器件的访问速度一般将缩短t a,从而提高

36、C a c h e的等效访问速度。14.你对C a ch e存储器的速度不满，于是申请到一批有限的经费，为能发挥其最大经济效益，有人建议你再买一些同样速度的C ache片子以扩充其容量;而另有人建议你干脆去买更高速的C a ch e片子将现有的低速Cache片子所有换掉。你认为哪种建议可取？你如何做决定？为什么？解答：C a c h e 自身的速度与容量都会影响C a c h e 存储器的等效访问速度。假如对C a c h e 存储器的等效访问速度不满，需要改善的话，就要作具体分析，看看现在C a c h e 存储港的等效访问速度是否已接近于C a c h e 自身的速度。假如差得较远，说明C

37、 a c h e 的命中率低，应从提高C a c h e 命中率者手，涉及调整组的大小、块的大小、替换算法以及增大C a c h e 容量等。假如C a c h e 存储器的等效访问速度已经非常接近于C a c h e 自身的速度还不能满足需要，就应当更换更高速的C a c h e 片子。第五章 重叠、流水和向量解决机1.假设指令的解释分取指、分析与执行3步，每步的时间相应为t取指、t分析、t执行，(1)分别计算下列几种情况下，执行完100条指令所需时间的般关系式：a.顺序方式;b.仅“执行k”与“取指k+1”重叠；c.仅“执行k”、“分析k+1”、“取指k+2”重叠；分 别 在 t取指=t

38、分析=2、t执行=1 及 t 取指=t 执行=5、t分析=2 两种情况下，计算出上述各结果。解：(1)执行完1 0 0 条指令所需时间：c.t 取指+ma x(t 取指+t s 分析)+98*ma x(t 取指+t分析+t执行)+ma x (t 分析+t 执行)+t 执行。(2)在 t取指=t 分析=2、t执行=1 的情况下，执行完1 0 0 条指令所需时间：a.5 0 0b.4 O lc.2 0 3在 t 取指=t 执行=5、t分析=2 的情况下，执行完1 0 0 条指令所需时间：a.1 2 0 0b.70 5c.5 1 02.流水线有4个功能部件组成，每个功能部件的延迟时间为当输入1 0个

39、数据后间歇5 A t又输入1 0个数据，如此周期性地工作，求此时流水线的吞吐率，并画出时空图。解：T P=1 0/1 4 At=5/7At时空图:3.有一个浮点乘流水线如图5.35(a)所示，其乘积可直接返回输入端或暂a.l0 0*(t 取指+t 分析+t 执行);存于相应缓冲寄存器中，画出实现A*B*C*D的时空图以及输入端的变化,并求出该流水线的吞吐率和效率；当流水线改为图5.35(b)形式实现同一计算时，求该流水线的效率及吞吐率。图 5.3 5(a)剖析:图 5.3 5(b)为了减少运算过程中的操作数相关,A*B*C*D应改为(C*D)进行运算.解:4.一个4段的双输入端规格化浮点加法流

40、水线，每段通过时间1 0 n s,输出可直接返回输入或将结果暂存于相应缓冲器中，问最少霜经多少时间能求(10)E(i=l)A i,并画出时空图。按图5.3 5 (a)组织的流水线时，T P=3/1 3 At;n=3/ll。实现A*B*C*D的时空图如图0 5 0 4所示：图 0 5 0 4答：时空图如下:输出 AB CD ABCDA7 A9 A5A6 A9ft18A8 A10 A34 A7*A8I I I I I I I I I1 I I I I I(I I I I IAVA2 A5+A6 A9A10A3+AA A7*A8 A1A4A1AHA9A16A5A8输出A5A8A-TA4A9A10求(

41、1 0)Z (i=l)Ai需要的最知时间是1 70 ns o按图5.3 5 (a)组织的流水线时，T P=3/1 3 At;q=3/ll。实现A*B*C*D的时空图如图0 5 0 4所示：图 0 5 0 5剖析：为了避免先写后读相关，使流水线性能尽也许高，需将(1 0)(i=l)Ai 调 整 成(A1+A2)+(A3+A4)+(A9+A1 0)+(A5+A6)+(A7+A8)。5.为提高流水线效率可采用哪两种重要途径来克服速度瓶颈？现有3段流水线，各段通过时间依次为A t、3 A ts A t,(1)分别计算在连续输入3条指令时和3 0条指令时的吞吐率和效率。(2)按两种途径之一改善，画出你的

42、流水线结构示意图，同时计算连续输入3条指令和3 0条指令时的吞吐率。(3)通过对(1)、(2)两小题的计算比较可得出什么结论？解答：为提高流水线效率可采用瓶颈希再细分和瓶颈段并联两种重要途径来克服速度瓶颈。(1)连续输入3条指令时的吞吐率T P 3=3/llAt;效率H 3=5/llo连续输入3 0条指令时的吞吐率T P 3 0=1 5/4 6Z t;效率n 3=2 5/4 6。(2)改善后的流水线结构示意图大体如图5.3 5 (a)和图5.3 5(b)。连续输入3条指令时的吞吐率T P 3=3/74 t;效率H 3=3/7o连续输入3 0条指令时的吞吐率T P 3 0=1 5/1 7At;效

43、率n 3=1 5/1 7。(3)只有当连续输入流水线的指令足够多时，流水线的实际吞吐率和效率才会提高。6.有一个双输入端的加-乘双功能静态流水线，由通过时间为 2-4连接，乘按1-3-4连接，流水线输出设有数据缓冲器，也可将数据直接返回输入。现要执行A*(B+C*(D+E*F)+G*H的运算，请调整计算顺序画出能获得尽量高的吞吐率的流水时空图，标出流水线入、出端数的变化情况，求出完毕所有运算的时间及此期间流水线的效率。如对流水线瓶颈子过程再细分，最少只需多少时间可完毕所有运算？若子过程3不能再细分，只能用并联方法改善，问流水线的效率为多少？解：根据题意，画出流水线吞吐率尽也许高的时空图如图0

44、5 0 7：口n n n n n他4CD襁 _ _ _ _：h n n n n 在此期间的流水线效率n=(6*4 A t+3*4 Z t)/4*2 4 Z t=3/8假如将瓶颈子过程2和3均细提成两个子过程，则时空图如图0 5 0 8所示：图 0 5 0 8输入子过程AC EF AB GH ACD ACEFAB*ACDACEFGH输出由图可见，完毕所有运算最少需要1 8 Z X t。若子过程3不能再细分，只能用并联方法改善，则则时空图如图0 5 0 9所示：图 0 5 0 9图 0 5 0 73b子过程:0(2)在这种结构的解决器上求点积A*B的时空图如图05 11所示:ACEFGH图 051

45、1这种情况下，流水线效率n=(2 4 A t+1 2 A t)/6*1 8 A t=l/3剖析:由于是双功能静态流水线，为了能有高的吞吐率，应减少流水线的功部 件能切换次数。因此，应将算法调整成先作一连串的乘，然后再切换成一连串的加。原式展开成A*B+A*C*D+A*C*E*F+G*H,先进行乘法流水，为了减少因先写后读相关而等待的时间，应尽量安排对计算式子项数最多的乘法先进行操作，即先计算A*C*E*F,再计算A*C*D,.7.现有长度为8的向量A和B,请分别画出下列4种结构的解决器上求点积A*B的时空图，并求完毕所有结果的最少时钟拍数。设解决器中每个部件的输出均可直接送到任何部件的输入或存

46、入缓冲器中去，其间的传送延时不计，指令和源操作数均能连续提供。(1)解决器有一个乘法部件和一个加法部件，不能同时工作，部件内也只能以顺序方式工作，完毕次加法或乘法均需5拍；(2)与(1)基本相同，只是乘法部件和加法部件可并行；(3)解决器有一个乘、加法双功能静态流水线，乘、加法均由5个流水段构成，各段通过时间要1拍；(4)解决器有乘、加法两条流水线，可同时工作，各由5段构成，每段通过时间为1拍。解答：完毕所有运算最少需要4 5拍。(3)在这种结构的解决器上求点积A*B的时空图如图05工2所示:图 0512完毕所有运算最少需要3 0拍。(4)在这种结构的解决器上求点积A*B的时空图如图0513所

47、示:图 0513(1)在这种结构的解决器上求点积A*B的时空图如图05 10所示:图 0510根据预约表，延迟严禁表F=1,3,4,8冲突向量为C:10001101状态转移图如图0514所示图 0514完毕所有运算最少需要26拍。剖析：向 量 A*B 的 点 积 为 A*B=（8）E(i=l)ai*bi=al*bl+a2*b2+a3*b3+a4*b4+a5*b*+a6*b*+a7*b7+a8*b8,共需8次乘法和7次加法。8.试总结工BM 360/91解决流水线控制的一般方法、途径和特点。在流水线中设立相关直接通路解决局部相关；用猜测法解决全局相关；设立“向后8条“检查，加快短循环程序的解决；

48、对流水线的中断解决用“不精确断点法9.在一个5段的流水线解决机上需经9拍才干完毕一个任务,其预约表为:按调度方案（2,5）输入6个任务时的时空图如图0515所示:图 0515sS1 23 45 6S412 3.5 6段S312 1 2 38 3 45 5 6S2 123 456S1 1 23 1 4 25 31 目:6 27 914 16I I22 24 25I I|t(拓)输 入1 23 45 6分别写出延迟严禁表F、冲突向量C;画出流水线状态转移图；求出最小平均延迟及流水线的最大吞吐率及其高度方案。按此流水高度方案输入6个任务，求实际吞吐率。实际吞吐率TP=6/25（任务/拍）。剂析:求延

49、迟严禁表F=1,3,4,8,第一行间隔8,第二行间隔1,第三行间隔1,3,4,然后间隔都为1,合并。求冲突向量，写一个8位两进制数，根据严禁表倒着写。由于初始冲突向量的c2,c5,c6,c7为0,所以第二个任务可以距第一个任务2,5,6或7拍流入流水线。解:10.求向量D=A*（B+C）,各向量元素均为N,参照CRAY-1 方式分解为3V 4 V 5*V 6 V 4 V 2+V 3 V 3-V 2+V 0V 5-V 3+V 4V 3 4-V 1*V 2V 5 V 3+V 4条向量指令：1:V3V-存储器 访存取A 送入V3寄存器组2:V2K3:V4D）当采用下列3 种方式工作时需多少拍才干得到

50、所有结果？（1）1、2、3、串行执行；（2）1 和 2 并行执行完后，再执行3;（3）采用链接技术。解：（1）每条指令所需拍数为：指 令 1：1 （启动访存）+6 （访存）+1 （存 V 3）+N-1 （第一个分量后每隔1 拍出个结果）=7+N指令2:1 （送浮加部件）+6 （浮 力 口）+1 （存 V 2）+N-1=7+N指令3:1 （送浮乘部件）+7 （浮乘）+1 （存V 4）+N-1=8+N串行：7+N+7+N+8+N=22+3 N（2）指令1 和 2 并行执行：1 （启动访存，送浮加部件）+6 （访存，浮加）+1 （存 V 3,存 V 2）+N-1=7+N1,2 并行：7+N+8+N=