数字频率计--论文.doc
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《数字频率计--论文.doc》由会员分享,可在线阅读,更多相关《数字频率计--论文.doc(16页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、目录1. 课程设计目的.2 2. 课程设计题目描述和要求.23. 课程设计报告内容.33.1设计名称.33.2.设计目的.33.3. 设计器材.33.4. 设计原理.33.5. 设计内容.53.6. 设计步骤.63.6.1衰减放大整形电路.63.6.2 555振荡器和分频器 .63.6.3可控制的计数锁存,译码显示系统设计.73.6.4闸门电路93.6.5电子计数器测量周期93.6.6主体电路的组装103.7.实验结果124. 实验总结.12参考文献.141.课程设计目的.掌握数字系统的分析和设计方法。.掌握数字频率计的设计组装与调试方法。.提高电路布局布线及检查和排除故障的能力。.培养书写综
2、合实验报告的能力。2.课程设计题目描述和要求2.1技术要求(1) 测量频率范围:09999Hz和1100KHz。(2) 测量信号:方波峰峰值35V(与TTL兼容)。(3) 闸门时间:1ms,10ms,100ms和1s,脉冲峰峰值35V。2 .2设计频率计相应单元电路(1)可控制的计数锁存译码显示系统。(2)555定时器构成多谐振荡器及分频器。(3)带衰减器的放大整型系统。2.3设计频率计的整机电路并画出框图和总电路图(1) 衰减放大整型系统。(2) 555定时器构成多谐振荡器和分频器。(3) 可控制的计数锁存译码显示系统。(4) 闸门电路。2.4组装调试在试验箱上组装调试单元电路和整机系统。2
3、.5总结试验报告写出设计试验总结报告,内容包括:各单元电路图,整机框图,总电路图,相应单元的实测波形,电路原理,调试分析,总结和体会。2.6选作内容(1)用计数法测量周期。(2)用大规模集成电路ICM7216组装数字频率计并进行调试。3.课程设计报告内容3.1.设计名称数字频率计熟悉ICM7216,ICM74121集成电路的使用方法。用ICM7216组成数字频率计。能够熟练地合理地选用集成电路器件。3.2.设计目的掌握数字频率计的设计组装与调试方法。熟悉ICM7216,ICM74121集成电路的使用方法。 用ICM7216组成数字频率计。3.3.实验器材1) 公阴极七段显示器 4片2) 74L
4、S90 8片3) 74221 1片4) 74LS73 2片5) 74LS00 1片6) 74LS04 1片7) 4511 4片8) 555 2片9) 电阻、电容、导线等 若干3.4. 设计原理数字频率计的原理框图如下图一所示,由四个基本单元组成:可控制的技术锁存器,译码显示系统,石英晶体振荡器及多级分频系统,带衰减的放大整形系统和闸门电路。 由晶体振荡器,多级分频系统及门控电路得到具有固定宽度T的方波脉冲作门控信号,时间基准T成为闸门时间。宽度为T的方波脉冲控制闸门(与门)的一个输入端B。被测信号频率为fx,它的周期为Tx,该信号经放大整形后变成序列窄脉冲送到闸门另一输入端A,当门控信号到来后
5、,闸门开启,周期为Tx的信号脉冲和周期为T的门控信号相“与”通过闸门,在闸门输出端C产生的脉冲信号送到计数器,计数器开始技术,知道门控信号结束为止,闸门关闭。单稳态触发器1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳态触发器2的暂态清零。若取闸门的信号脉冲个数为,则锁存器中的锁存技术为:N=T/Tx=TfxFx=N/T测量频率是按照频率的定义进行的,若T=1s,计数器显示的数字fx=N。若取T=0.1,通过闸门的脉冲个数仍为N,则fx=N1/0.1(N1是闸门时间为时通过闸门的脉冲个数)。由此可见闸门时间决定量程,可通过闸门时基选择开关选择,T大一些,量程准确度就高一
6、些。根据被测频率选择闸门时间,显示器的小数点对应闸门时间显示数据量程。试验时若未加小数点显示,闸门时间为1s,被测信号频率通过计数锁存可直接从计数显示器上读出。调试时观测A,B,C,D和E各点波形可得一组完整的数字频率计波形,各个部分的波形如(图1)所示数字频率计的波形(1) 频率计主要由四个部分构成:时基(T)电路、输入电路、计数显示电路以及控制电路。在一个测量周期过程中,被测周期信号在输入电路中经过放大、整形、微分操作之后形成特定周期的窄脉冲,送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间,特定周期的窄脉冲才能通过主门,从而进入计数器进
7、行计数,计数器的显示电路则用来显示被测信号的频率值,内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。数字频率计原理框图(一)3.5. 设计内容1. 衰减放大电路设计2. 555多谐振荡器和分频器设计3. 可控制的计数锁存、译码显示系统设计4. 闸门电路设计5. 电子计数器测量周期设计3.6. 设计步骤3.6.1衰减放大整形系统设计衰减放大整形系统包括衰减器,跟随器,放大器,施密特触发器,它将正弦输入信号Vx整形成同频率方波V0。测试信号通过衰减开关选择输入衰减倍率,衰减器由分压器构成,幅值过大的被测信号经过分压器分压送入后级放大器,以避免波形失真。由运算放大器构成的射极跟随器起阻抗
8、变换作用,使输入阻抗提高。同相输入的运算放大器的放大倍数为(Rf+R1)/R1,改变的大小可以改变反复大倍数。系统的整形电路由施密特触发器组成,整形后的方波送到闸门以便计数。由555构成的施密特触发器的电路图如下555构成的施密特触发器(图2)3.6.2555振荡器和分频器设计石英晶体振荡器的振荡频率为4MHz,经过分频器,输出频率的周期范围为1us10s,根据被测信号频率的大小,通过闸门时基选择开关选择时基。时基信号经过门控电路得到方波,其正脉宽控制闸门的开放时间。然而此次实验无石英晶体振荡器因而用555与RC组成多谐振荡器替换发出震荡频率1KHz电路参数如图所示。555构成振荡器(图3)3
9、.6.3可控制的计数锁存,译码显示系统设计本系统由计数器,锁存器,译码器,显示器和单稳态触发器组成。其中计数器按十进制计数。计数器由74LS90实现,74LS90的逻辑图如下74LS90 的逻辑图 ( 图4)锁存器的作用是将计数器在闸门时间结束时所计得的数进行锁存,使显示器上能稳定地显示此时计数器的值闸门时间结束时,逻辑控制电路发出锁存信号,将此时计数器的值送译码显示器。选用8D锁存器74LS273可以完成上述功能当时钟脉冲CP的正跳变来到时,锁存器的输出等于输入,即Q=D。从而将计数器的输出值送到锁存器的输出端。正脉冲结束后,无论D为何值,输出端Q的状态仍保持原来的状态Qn 不变所以在计数期
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数字频率计 论文
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内