学位论文-—多功能数字钟电路设计.doc

《学位论文-—多功能数字钟电路设计.doc》由会员分享，可在线阅读，更多相关《学位论文-—多功能数字钟电路设计.doc（18页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、上海大学电子技术课程设计报告 多功能数字钟电路设计目录一、 任务及要求- 1 -（一） 设计要求- 1 -（二） 设计指标- 1 -二、 数字钟的构成- 1 -三、 单元电路的设计- 2 -（一） 秒脉冲产生电路- 2 -（二） 计数器电路- 5 -（三） 译码显示电路- 7 -（四） 校时、校分电路- 10 -（五） 整点报时电路- 11 -（六） 闹钟电路- 11 -四、 元器件清单- 12 -五、 总电路图- 13 -六、 电路仿真- 14 -（一） 开始状态- 14 -（二） 校时、校分功能- 14 -（三） 满六十秒向分钟进位状态- 15 -（四） 满六十分向小时进位- 15 -七、

2、 个人小结- 16 -一、 任务及要求（一） 设计要求（1） 利用中规模数字集成器件设计、实现所需电路。（2） 在Multisim，Pspice或其它EDA软件上对功能电路进行仿真、调试和完善。 （二） 设计指标（1） 时间以24小时为一个周期; （2） 数值显示时、分、秒; （3） 有校时功能,可以分别对时及分进行单独校时,使其校正到标准时间; （4） 具有整点报时功能,当时间到达整点前5秒进行蜂鸣报时; （5） 具有闹钟功能，当时间到达预设的时间进行蜂鸣闹铃； （6） 为了保证计时的稳定及准确须由石英晶体振荡器提供时间基准信号。 二、 数字钟的构成数字钟实际上是一个对标准频率（1HZ）进行

3、计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ- 1 -时间信号必须做到准确稳定，通常使用石英晶体振荡器电路构成数字钟。 数字式计时器应由秒发生装置、计秒，计分，计时部分、时间显示部分、时间校正和闹钟报时等几部分组成。所涉及的电子器件主要有振荡器、加法计数器、译码器、显示器、寄存器、比较器等。其中，振荡器组成标准秒信号发生器；由不同进制的计数器、译码器和显示器组成计时，显示系统；寄存器和比较器构成定点报时系统。其结构原理图如下： 图片 1数字钟基本原理框图三、 单元电路的设计（一） 秒脉冲产生电路秒脉冲产生电路的功能是产生标

4、准秒脉冲信号，主要由振荡器和分频器组成。振荡器是计数器的核心，振荡器的稳定度和频率的精准度决定了计时器的准确度，本次设计采用石英晶体振荡电路。石英晶体振荡器具有频率准确、振荡稳定、温度系数小的特点。秒脉冲产生电路在本次设计中的主要功能有2个：一是产生标准秒脉冲信号，二是可提供整点报时所需的频率信号。设计方案：石英晶体振荡电路脉冲发生器是数字钟的核心部分，它的精度和稳定度决定了数字钟的质量，通常用晶体振荡器发出的脉冲经过整形、分频获得1Hz的脉冲输出，电路图如下图所示。图片 2石英晶体振荡而成的秒脉冲产生电路逻辑图1 晶体振荡电路电路通过CMOS非门构成的输出为方波的数字式晶体振荡电路，这个电路

5、中，CMOS非门与晶体、电容和电阻构成晶体振荡器电路，实现整形功能，将振荡器输出的近似于正弦波的波形转换为较理想的方波。输出反馈电阻为非门提供偏置，使电路工作于放大区，即非门的功能近似于一个高增益的反相放大器。电容与晶体构成一个谐振型网络，完成对振荡频率的控制功能，同时提供了一个180度相移，从而和非门构成一个正反馈网络，实现了振荡器的功能。图片 3石英晶体振荡电路晶体XTAL的频率选为32768Hz。该元件专为数字钟电路而设计，其频率较低，有利于减少分频器级数。其中的值取520pF。作为校正电容可以对温度进行补偿，以提高频率准确度和稳定性。由于CMOS电路的输入阻抗极高，因此反馈电阻可选为。

6、本设计中取24。较高的反馈电阻有利于提高振荡频率的稳定性。2 分频电路通常，数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级2进制计数器来实现。例如，将32768Hz的振荡信号分频为1Hz的分频倍数为32768（），即实现该分频功能的计数器相当于15级2进制计数器。常用的2进制计数器有74HC74等。本例中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包括振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制计数器，可以将32768Hz的信号

7、分频为2Hz，其内部框图如下图所示，从图中可以看出，CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。图片 4 CD4060内部框图74HC74内含两个独立的D上升沿双D触发器，每个触发器有数据输入(D)、置位输入、复位输入、时钟输入(CP)和数据输出。 的低电平使输出预置或清除，而与其它输入端的电平无关。当 均无效（高电平）时，符合建立时间要求的D数据在CP上升沿作用下传输到输出端。图片 5 74HC74管脚排列图片 6 74HC74功能表图片 7由晶振构成的秒脉冲发生器（二） 计数器电路根据数字钟的基本原理框图可知，整个计数器电路由秒计数器、分计数器和时计数器串接而

8、成。秒脉冲信号经过6级计数器，分别得到秒个位、秒十位、分个位、分十位、以及时个位、时十位的计时。显示六位的“时”“分”“秒”需要6片中规模的计数器。其中，秒计数器和分计数器都是六十进制，时计数器为二十四进制，都选用74160来实现。实现方法采用反馈清零法。1 六十进制计数电路秒计数器和分计数器各由一个十进制计数器（个位）和一个六进制计数器（十位）串接组成，形成2个六十进制计数器，其中个位计数器接成十进制形式。十位计数器选择端做反馈端，经与非门输出至控制清零端CLR，接成六十进制计数形式（计数至0110时清零）。个位与十位计数器之间采用同步级联复位方式，将个位计数器的进位输出端RCO接至十位计数

9、器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。将十位计数器的反馈清零信号经非门输出，作为60进制的进位输出脉冲信号，即当计数器计数至60时，反馈清零的低电平信号输入CLR端，同时经非门变为高电平，在同步级联方式下，控制高位计数器的计数。建立如下图所示的电路：是个位数码管的显示输出端，是十位数码管的显示输出端，接电源，给两个芯片的使能端提供高电平，在此电路作为秒计数电路时接秒信号产生电路，作为分计数电路时接秒计数电路提供过来的进位信号（即接至秒计数器的CLR端）。作为低位计数器的进位输出，与高位计数器的时钟信号端相连。图片 8六十进制计数器2 二十四进制计数器创建下图所示电路：是个位

10、数码管的显示输出端，是十位数码管的显示输出端，接电源，给两个芯片的使能端提供高电平，接分计数电路提供过来的进位信号（即接至秒计数器的CLR端）。时计数器个位和十位计数器均连接成十进制计数形式，采用同步级联复位方式。将个位计数器进位输出端RCO接至十位计数器的时钟信号输入端CLK，完成个位对十位计数器的进位控制。要完成二十四进制，十位计数器的输出端和个位计数器的输出端通过与非门控制两片计数器的清零端CLR，当计数器的输出状态为00100100时，立即反馈清零，从而实现二十四进制递增计数。图片 9二十四进制计数电路（三） 译码显示电路采用共阴极七段数码管的译码显示电路是将计数器输出的8421BCD

11、码译成数码管显示所需要的高低电平。译码电路就应选接与它配套的共阴极七段数码驱动器。译码显示电路采用CD4511 7段译码驱动器。译码器A B C D与十进制计数器的四个输出端相连接，a b c d e f g即为驱动七段数码显示器的信号。根据A B C D所得的计数信号，数码管显示相对应的字型。1 七段数码管图片 10七段数码管的引脚图2 CD4511译码器为了使数码管能显示十进制数，必须将十进制数代码经译码器译出，然后经驱动器点亮对应的段。所以，译码器的功能就是对应于某一组数码输入，相应的几个输出端有有效信号输出。常用的集成七段显示译码器有两类，一类译码器输出高电平有效信号，用来驱动共阴极显

12、示器，另一类输出低电平有效信号，用来驱动共阳极显示器。CD4511七段显示译码器的逻辑符号与功能表如下图所示。当输入8421BCD码时，输出高电平有效，用以驱动共阴极显示器。当输入为10101111六个状态时，输出全为低电平，显示器无显示。图片 11 CD4511逻辑符号（引脚图）该集成显示译码器设有三个辅助控制端LE、，以增强器件的功能，现分别简述如下：（1） 灯测试输入端当=0时，无论其他输入端是什么状态，所有各段输出ag均为1，显示字形8.该输入端常用于检查译码器本身及显示器各段的好坏。（2） 灭灯输入端当=0且=1时，无论其它输入端是什么电平，所有各段输出ag均为0，所有字形熄灭。该输

13、入端用于将不必要显示的0熄灭。（3） 锁存使能输入端LE在=1的条件下，当LE=0时，锁存器不工作，译码器的输出随输入码的变化而变化;当LE由0跳变1时，输入码被锁存，输出只取决于锁存器的内容，不再随输入的变化而变化。图片 12 CD4511功能表图片 13显示器显示字形3 小时译码显示子电路只需在=1且LE=0时，译码器的输出随输入码的变化而变化，所以只要把4511译码器的数据输入端与74160计数器的输出端相连即可。而分和秒译码显示电路也是如此，如下图所示。图片 14小时译码显示子电路4 分/秒译码显示电路图片 15分/秒译码显示子电路（四） 校时、校分电路校对时间一般在选定的标准时间到来

14、之前进行，可分为四个步骤：首先把时计数器置到所需的数字；然后再将分计数器置到所需的数字；与此同时或之后应将秒计数器清零，时钟暂停计数，处于等待启动阶段；当选定的标准时刻到达的瞬间，按启动按钮，电路则从所需预置的时间开始计数。由此可知，校时、校分电路应具有预置小时、预置分、等待启动、计时四个阶段。在设计电路时既要方便可靠地实现校时校分功能，又不能影响时钟的正常计时，通常采用逻辑门切换。当Q=1时，输入的预置信号可以传到时计数器的CLK端，进行校时工作，而分进位信号被封锁。例如，校时电路原理示意图如下图所示。当Q=0时，分进位信号可以传到时计数器的CLK端，进行计时工作，而输入的预置信号分进位信号

15、被封锁。校分电路也仿照此进行。图片 16校时电路原理图当然，上述方法比较精确，也比较复杂。在精度要求不高时，也可采用另一种方法。只需使用两个双向选择开关将秒脉冲直接引入时计数器的分计数器即可实现功能。此时，低位计数器的进位信号输出端需通过双向选择开关的其中一选择端接至高位计数器的时钟信号端，开关的另一选择端接秒脉冲信号。当日常显示时间时，开关拨向低位计数器的进位信号输出端；调时调分时拨向秒脉冲信号，这样可使计数器自动调至所需时间（具体见总电路图）。（五） 整点报时电路 当时间到达整点前5S开始，蜂鸣器连续不断响5S。即当时间到达xx时59分55秒时，蜂鸣器开始发声并持续5秒。利用与非门及单稳态

16、触发器构成电路。利用7430将分十位、，分个位、，秒十位、，和秒个位的、相“与非”作为控制信号接入555定时器构成的单稳态触发器输入端，当时钟到达59分55秒时，555定时器构成的单稳态触发器输入端接收到一个低电平信号，电容开始充电，同时输出端跳变为高电平，带动蜂鸣器发声，电容充电时间为5秒，则蜂鸣器发声5秒。 选 则图片 17整点报时电路（六） 闹钟电路1 定时电路 采用时计数器、分计数器和显示器组合电路设计。通过开关的开合制造高低电平的脉冲输入，从而改变各显示器数值。图片 18定时电路2 比较电路 采用同或门和与门组成，比较当前时间是否走到定时电路设定的时间。图片 19比较电路四、 元器件

17、清单名称数量型号 规格名称数量型号 规格电容120pF十进制计数器1074HC160可变电容150pF锁存器10CD4511晶振132768Hz七段数码管10电阻1单刀双掷开关2分频器1CD4060555定时器1LM555CN双D触发器174HC74蜂鸣器2二输入与非门974HC00八输入与非门174HC30电容1电阻1电容1二输入同或门144077三输入与门674HC11二输入与门274HC08开关4五、 总电路图图片 20总电路图六、 电路仿真（一） 开始状态图片 21开始状态（二） 校时、校分功能控制K1/K2两个开关将秒脉冲信号直接引入时、分，从而实现校时、校分功能。图片 22校时校分

18、功能（三） 满六十秒向分钟进位状态 图片 23满六十秒向分钟进位状态（四） 满六十分向小时进位图片 24满六十分钟向小时进位七、 个人小结 通过这次实习，我深刻的体会到了自身理论上、实践上的不足。而我所做的多功能数字时钟，还只是多功能时钟里较简单。开始时毫无头绪，于是我自己上网查看资料，当看到一些电路和参考文献时，慢慢的理清了思路，又查看课本等，开始把整体思路给画了出来，另外还要考虑它的可行性，实用性等等。于是开始使用Multisim软件对电路进行参数设置和调节。采用了常见32768HZ组成的晶振电路所产生的时钟频率，也是常用在手表中的电路，具有稳定度高，价格便宜等优势，而且具有报时，校时等功能。在这不断的分析验证、再分析再验证的过程中，渐渐的提高了我的分析能力和逻辑思维能力，开阔了我的思维，而且也让我学到许多书上没有的东西以及对书上知识加深了认识和应用。 在这次实习当中，我学会使用EWB的升级版Multisim进行仿真，让我对电脑绘图有了更深刻的理解。也使我对专业有了新的认识，看到了未来的发展前途。 总之，通过这次实习，提高我考虑问题和分析问题的全面性以及动手操作的能力，使我的综合能力有了一个很大的提高，而且我要感谢同学们对我的帮助，他们在我困惑不懂的时候，帮助我解决了问题！- 16 -