基于FPGA技术的电子相册设计--本科毕业设计.doc

《基于FPGA技术的电子相册设计--本科毕业设计.doc》由会员分享，可在线阅读，更多相关《基于FPGA技术的电子相册设计--本科毕业设计.doc（35页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、五邑大学本科毕业设计摘 要随着现今电子技术的快速发展，各式各样的电子数码产品层出不穷，人们生活的方方面面也离不开它们，与人们的生活息息相关。正是电子技术的不断进步与发展，驱使着数码相机以比较低廉的价格出现在市场上。现今，人们使用数码相机，一次拍摄下来往往就少不了上百张精美的图片，当图片存储在数码相机时，使用电脑来翻查所拍图片的操作比较繁琐，为了更便捷的观看到照片，电子相册就逐渐演变成电子数码相机的一种附属品，得到人们的热捧。与此同时，电子相册也能够大大节省传统打印照片的费用。本课题是基于FPGA（Field Programmable Gate Array，现场可编程门阵列）技术设计的电子相册，

2、选取Cyclone系列FPGA芯片EP1C3T144作为控制器，以SDRAM芯片K4S641632作为储存器，读取SD卡内部的图片数据，然后通过15针VGA接口送往LCD显示出图片，以实现简单的电子相册功能，让电子相册成为普通家庭摆设中的一道引人注目的风景线。关键字 FPGA；电子相册；VGA；CycloneIAbstractWith the rapid development of modern electronic technology, digital electronic products of all kinds has penetrated into every aspect of

3、 peoples life, and is closely related to peoples life.It is the continuous progress and development of electronic technology, driven by a digital camera with relatively low prices in the market.Nowadays, common family are in possession of a digital camera, and shooting down tend to store hundreds of

4、 beautiful pictures.Therefore,it is so more complicated when we use the computer to turn operation check the picture . In order to more convenient to watch the pictures, electronic photo album is a byproduct of people chasing hot digital camera.At the same time, the electronic photo album can also g

5、reatly reduce the cost of traditional print photos.This topic is based on FPGA (Programmable Gate Array Field, field programmable gate array) technology design of electronic albums, the system uses Cyclone series FPGA chip EP1C3T144C8 as the control processor, using SDRAM chip K4S641632 as the regis

6、ter, reading the internal image data of SD card , and then through the 15 pin VGA interface to the LCD display pictures, to achieve a simple electronic albums, can become a beautiful family scenery line.Key words FPGA Electronic photo album VGA Cyclone II目 录摘 要IAbstractII第1章 绪论11.1课题来源意义及目的11.2国内外研究

7、现状及分析11.3本课题研究的主要内容11.4预计存在的问题及解决思路21.5本章小结2第2章 总体方案设计32.1引言32.2方案论证32.2.1 FPGA控制模块方案选择32.2.2 集成的FPGA开发工具方案选择42.2.3硬件描述语言42.3总设计方案思想与框图52.4本章小结5第3章 系统电路的设计和实现63.1系统总体设计63.2 FPGA最小系统63.2.1时钟电路63.2.2复位电路73.2.3 FPGA功能模块设计与实现73.2.4 FPGA的JTAG模式配置电路183.3电源模块183.4滤波电路203.5 EPCS接口电路213.6 SD卡存储模块223.7 VGA接口模

8、块233.8 SDRAM存储器接口电路253.9 本章小结26第4章 系统电路调试274.1 电路板的制作274.2 电路板调试284.3 作品实物展示294.4 本章小结30结 论31参考文献32III第1章 绪论1.1课题来源意义及目的伴随着现今电子技术的迅速发展，各式各样的电子数码产品已融入到人们生活圈子，与人们的生活息息相关。正是电子技术的不断进步与发展，使得数码技术更上一层楼，与此同时也驱使着数码相机以比较低廉的价格出现在市场上。随着数码摄影成为一种时尚热潮，电子相册的发展也将会风靡一时，同时使用传统底片拍摄照片的方式也逐渐减少，相应地通过打印去查看所拍照片的方式也相对减少。电子相册

9、不需要通过打印相片的方式来显示图片，而是通过一个液晶显示器展现，它通过外部存储器的接口从存储卡得到图片文件1，并采用循环播放的模式，与传统的相册比较更显新颖时尚与便捷，给予现今日益使用的数码相片创造了一个灵活多变的展示平台。本课题所设计的电子相册为基于FPGA设计的硬件类型，实现的功能也比较简单，相当于DIY的简易单功能电子相册，可以不使用电脑在LCD屏幕上显示图片，而是通过FPGA器件把SD卡里的图片文件传送到显示器播放图片。电子相册的出现可以帮助一般家庭节省大量打印图片的费用，同时查看图片过程方便，可以摆放在家居显眼的地方，成为人们家庭中赏心悦目的摆设。1.2国内外研究现状及分析 通过调查

10、了解，现今电子市场上的电子相册主要有2类：软件类型和硬件类型。使用软件工具制作的电子相册，归为软件类型，而另一种是硬件类型，指不借助电脑能够通过LCD显示器显示图片文件的电子产品。还可连接外部存储器（如U盘、SD卡等），在显示照片同时，也可播放音乐，达到听着音乐浏览图片的效果。电子相册主要构件包括LCD屏幕、PCB电路板、外部相框按钮等。LCD面板留有数据通信的接口，同时其面板有不同尺寸。其中PCB电路板是电子相册的最主要硬件设备，由设备驱动和运行固件组成。而PCB核心的主控芯片有基于51单片机、ARM、FPGA的。 人们普遍把电子相册衍生的电子产品称作电子相框，主要有4大类：1、简易功能电子

11、相框（只显示JEG、BMP图片）2、简易多媒体电子相框（可以播放MUSIC和VIDEO)3、高级多媒体电子相框(可以支持无线传输，进行上传和下载图片）4、云相框（即网络相框），照片可以异地即时分享观看。1.3本课题研究的主要内容 本课题的设计内容是基于FPGA技术的电子相册设计，属于硬件类型的功能比较简单的电子相册，其中包括三大核心器件：FPGA控制芯片，外部存储器（SD卡）还有电脑显示器。其基本原理是通过Quartus搭建FPGA控制处理器所需要的硬件平台，然后通过FPGA控制处理器去读取SD卡里的图片（JPG或者BMP格式），把读取得到的图片数据送到LCD液晶屏显示，其中要用到SDRAM作

12、为图片数据的缓存器。主要包括以下几个模块：（1）外部存储模块SD卡SD卡有两种接口模式：SD模式和SPI模式。采用哪种模式，需要查阅资料，考虑设计方案。对于SD卡读取，可能涉及系统文件和SD卡驱动。了解文件在SD卡的存储方式，才能更好地设计出读取图片数据的功能模块。（2）SDRAM图片缓存的存储器在基于FPGA技术的图像处理系统中，需要应用存储器存储各种处理数据，而存储器就要具备大容量、高速度性能。而在各种随机存储器件中，SDRAM体积小，速度快、容量大，是比较适用于图像处理系统的存储器件。然而SDRAM对时序要求高，逻辑控制较复杂困难，所以要设计一个专门的处理器进行控制，使系统用户可以方便容

13、易地操作SDRAM2。（3）FPGA处理器作为电子相册的核心处理器选用美国Altera公司的Cyclone系列FPGA器件。（4）显示部分采用LCD液晶屏。1.4预计存在的问题及解决思路（1）对于FPGA技术的设计也是初次接触，在专业课学习过程中只是涉及一些比较基础的EDA课程和SOPC技术基础教程，所以对本课题设计的具体设计制作细节了解还不够，要尽快到图书馆和上网找到足够的资料；（2）由于本课题设计是基于FPGA技术的，要用到Quartus 这个软件协助设计搭建一个必要的硬件平台，但对于Quartus 软件使用较少，以致对软件认识还不够深入和熟练，所以会在网上找点视频教程来学习同时复习以前所

14、学的有关这方面的专业书籍；（3）本课题可能涉及软件程序方面，可能会用到NIOSIDE软件，对于这个软件的接触了解也是局限于当初学习SOP技术基础教程这门课程。要比较深入地熟练掌握这些软件操作与运用也存在一定的难度，需要认真地去看有关书籍和上网看视频教程，边学边练，这样才可以有助于本课题的设计；（4）硬件设备方面，需要用到SD卡作为外部存储器，这就要涉及对SD卡读取的程序设计，考虑到编程设计能力，要能够完成设计就要上网找关于SD卡读取的C语言程序和有关的程序作为参考。（5）在硬件焊接调试方面，由于FPGA芯片的引脚比较多，同时管脚间距细密，在设计硬件电路板时就要考虑到焊接的难度比较大。1.5本章

15、小结本章主要介绍了本课题的目的意义、电子相册的研究现状分析以及提出本课题的主要研究内容，预计存在的设计问题，从而明确本课题的设计任务。第2章 总体方案设计2.1引言如今电子技术发展飞速，电子相册的设计方案也多种多样。纵观目前的数码电子市场，其中主要的实现方案分为两种：软件类与硬件类。软件类型的电子相册，是单纯用软件编程实现，如使用windows media player制作；硬件类型，需要定制电路板，配置各种功能所需的硬件器件来实现电子相册功能。但是各种设计方案都有自己的所长，因此要根据实际情况，选择与设计方案相应的合适的硬件电路进行设计。2.2方案论证本文介绍的基于FPGA核心器件进行电子相

16、册的设计是属于硬件类型实现的电子相册，主要实现的功能要求是：该系统主要由FPGA器件控制，将存储在SD卡的图片文件数据传送到LCD显示器进行播放，达到电子相册的功能效果。根据所要实现的功能要求，可以构建出大概硬件设计总体框架如图2-1所示，电子相册的硬件模块主要由FPGA控制模块、SDRAM存储器、Flash存储器、SD卡外部存储模块和VGA输出接口等组成3。图2-1 硬件设计框图2.2.1 FPGA控制模块方案选择对于FGPA控制模块，首先要选择适合的FPGA芯片。目前FPGA的主要生产商有Altera、Xilinx和Lattice三家公司。方案一：采用Xilinx公司拥有以Virtex、S

17、partan为代表的FPGA器件；方案二：采用Lattice公司的LatticeECP2系列的FPGA器件；方案三：采用Altera公司的Starix 、Starix 、Starix和Starix系列，还有Cyclone、Cyclone、Cyclone和Cyclone系列的FPGA器件。对于方案三中，Stratix、Stratix、Stratix和Stratix系列是高端系列芯片，成本高；Cyclone、Cyclone、Cyclone和Cyclone系列芯片的生产成本比较低4。进一步对方案三的Cyclone系列的了解，Altera公司生产的Cyclone系列中，Cyclone器件利用65nm低

18、功耗工艺制作，能提供丰富的逻辑、存储器，Cyclone FPGA芯片拥有的资源有500012万逻辑单元，288个DSP乘法器，9Kb4Mb容量的 RAM，存储器容量也增加了5；Cyclone系列的RAM采用M4K，即一个RAM块有4K个位；有一个1818的乘法器，是采用全铜1.5V SRAM工艺，容量有2910至20060个逻辑单元，可以说是低成本的优化的FPGA器件6。通过对比各FPGA生产商的FPGA器件的特点，了解到它们的优缺点。由于在大学学习过程中几乎没有接触过Xilinx和Lattice的FPGA器件，而在学习中接触比较多的还是Altera公司的Cyclone系列FPGA。与此同时，

19、考虑到本设计的设计成本和方案三中Cyclone系列的FPGA芯片基本可以满足本次研究的设计条件和要求。综上考虑，采用方案三的Cyclone FPGA芯片作为FPGA控制模块的设计芯片。2.2.2 集成的FPGA开发平台选取FPGA芯片生产商拥各自集成的FPGA开发平台，其平台主要有设计输入、逻辑综合、仿真运行和下载等功能6。方案一：采用ISE。ISE是Xilinx公司FPGA的集成开发平台，它具有设计输入、综合、布线、仿真、下载的开发功能6。方案二：采用ispLEVER。ispLEVER是Lattice公司的新研发的集成开发工具6。方案三：采用Quartus 。Quartus 是Altera公

20、司新推出开发工具，相比前代开发工具，功能加强了，综合和适配功能更加优越4。Quartus软件还集成了SOPC Builder等开发工具，支持Nios 嵌入式软核、IP核和用户定义逻辑等。通过以上分析，同时已确定采用Altera公司的Cyclone FGPA芯片，因此对于FPGA开发工具的选择采用方案三的Quartus 开发平台。2.2.3硬件描述语言硬件描述语言被用以文本形式来描述和设计电路5。20 世纪 80 年代后期， VHDL 和 Verilog HDL 语言被应用广泛，逐渐成为了IEEE标准7。方案一：采用VHDL。方案二：采用Verilog HDL。当学习这语言时，初学者比较合适学习

21、Verilog HDL，相比起Verilog HDL,VHDL语法规范严谨，调试起来比较困难，然而Verilog HDL容易上手8。结合本次研究设计、自身对硬件描述语言掌握的熟练程度和编程能力基础，所以采用方案二的Verilog HDL 硬件描述语言。2.3总设计方案思想与框图根据本次设计要求，综合上述方案的选取，整体的设计思想是以Cyclone FGPA器件作为控制器，通过Quartus 开发平台使用Verilog HDL在FPGA器件内部描述各个模块的逻辑功能，用Cyclone FGPA处理器去读取SD卡内部的图片数据，FPGA通过解压把照片信息还原成RGB*8Bit，将RGB*8bit的

22、图片信息送至SDRAM暂时存储，再接着Cyclone FGPA控制器将SDRAM的图片通过VGA接口输出模块送到LCD中显示。结合以上各方案的选择及设计思想可得出以下总体方案框图，如图2-2所示。图2-2 总体方案设计框图2.4本章小结本章主要叙述了本课题设计方案的选择，包括FPGA核心器件的选取，FPGA开发工具和硬件描述语言的选择，以及介绍了总设计方案思路。第3章 系统电路的设计和实现3.1系统总体设计以EP1C3 FPGA芯片为中心，先构建FPGA的最小开发系统，然后对其需要实现本次研究的相关功能外围电路进行设计，最后建立FPGA最小系统与功能模块电路的连接。所设计的FPGA最小系统使用

23、有源晶振、频率为25MHz的时钟电路，复位电路选用上电复位以及按键复位。本系统采用AMS1117将5V直流电压转变为FPGA最小系统所需的3.3V和1.5V，通过AMS1117模块变压和稳压后，得到稳定的直流电压。模块电路设计主要包含电源电路，滤波电路，按键复位电路，FPGA_JTAG配置电路，VGA输出接口电路，SD卡存储器等。3.2 FPGA最小系统FPGA（Field Programmable Gate Array，现场可编程门阵列）最小系统即可以使FPGA正常工作的最简单的系统，最基本的电路应包括时钟电路、复位电路、FPGA芯片等 9。3.2.1时钟电路本系统时钟电路采用25MHz的有

24、源晶振，33 V电源连接到有源晶振的VCC端口，用一个去耦电容C29，滤去高频干扰信号，因为当电源接上后，振荡器的频率较高。晶振输出端口引脚串联一个电阻R7。芯片的输入端有输入电容，如果没串联电阻，振荡器输出的上、下沿有冲击电流，当阻抗不匹配时，高频信号有反射从而干扰信号源。串连这个电阻，有效减少干扰信号。从OUT端口经过串联电阻后输出25MHz的时钟频率。晶振时钟电路如下图3-1所示。图3-1时钟电路晶振输出的25MHz时钟频率经过引脚CLK0输入到FPGA芯片中，作为FPGA的时钟CLK。如图3-1所示。3.2.2复位电路复位电路能够实现FPGA系统工作的初始状态，完成FPGA系统开始工作

25、的过程。本设计使用手动按键复位，同时也能达到上电自动复位。复位电路在电路板通电后，在3.3V电压经过R2给电容C28充电,此时RSTn点电位被拉低。当上电一会后,C28被充满电,RSTn点电位被拉高，最后RSTn端口电压处于高电平。这个通电过程即系上电复位。另一种实现复位的情况是按下RESET1轻触按键时,C28经过R2连接地，进行放电，处于高电平的RSTn被瞬间拉到低,把按键松开后,C28再次通过R2充电,上电一会后再处于高电平状态。其中复位信号RST_n连接到FPGA的第144引脚，通过这引脚把复位信号传送到FPGA中。手动复位电路如图3-2所示。图3-2复位电路3.2.3 FPGA功能模

26、块设计与实现根据本设计要求，该系统主要以FPGA为核心控制器件，读取存储在SD卡的图片文件，在显示屏播放，实现电子相册的观看效果，所以FPGA要实现的主要功能模块有：时钟频率和复位电路，SD卡读取，数据流控制、SDRAM控制和VGA显示驱动模块。根据功能要求通过Quartus集成开发工具采用Verilog HDL进行设计，把FPGA内部的各逻辑块连接起来，完成本设计的FPGA系统所需要的逻辑功能。根据整个系统功能要求，FPGA系统逻辑功能模块设计思路的主要流程框架如图3-3所示。 图3-3 FPGA系统逻辑功能模块设计框图本课题的硬件逻辑功能描述应用Altera的FPGA集成开发软件Quart

27、us，其中基于FPGA技术的数字系统设计过程如图3-4所示。图3-4基于FPGA的数字系统设计流程3.2.3.1 FPGA芯片EP1C3T144C8介绍现今，Altera公司的Cyclone 器件属于成本比较低、性能也比较好的FPGA 。器件采用全铜1.5V SRAM工艺，芯片内部资源如表3-1所示。表3-1 Cylone 系列芯片资源概览EP1C3T144C8是Altera公司的Cyclone系列比较低端的FPGA芯片5，有3000个逻辑单元，其有144个引脚，内部门延时8ns5。EP1C3T144顶部视图如图3-5所示。图3-5 EP1C3T144顶部视图3.2.3.2 FPGA控制器时钟

28、和复位外部有源晶振提供25MHz时钟信号到FPGA，然后在FPGA内部用例化PLL实现倍频，其中例化生成的PLL模块得到3个时钟频率：供给内部SDRAM控制和外部SDRAM芯片使用的100MHz时钟频率，但是两者的存在一定相位差，以及系统其他模块用到的50MH时钟频率。例化生成的PLL模块如图3-6所示：图3-6 PLL模块例化例化后的PLL原理图如图3-7所示：图3-7例化PLL原理图在FPGA系统中rst_n信号由外部手动复位电路提供，复位设置是异步复位、同步释放，为系统提供一个稳定的复位信号。系统复位控制模块如图3-8所示：图3-8 系统复位控制模块 复位控制和时钟供给模块设计原理图如下

29、图3-9所示：图3-9复位控制与时钟输出模块3.2.3.3 SD卡数据读取SD卡读取部分主要由两个子功能模块结合：首先是SD卡控制模块，包括初始化、命令传送、数据读取等；然后是SPI通信模式传送控制，主要用于FPGA器件与SD卡之间的信息传输，这部分功能的实现由SPI时序产生信号进行控制传输。其中SD卡控制部分的设计原理图如下图3-10所示：图3-10 SD卡相关模块（1）SPI时序和控制SD卡通过SPI接口与FPGA芯片进行数据交流，SPI是一种串行外围设备接口，低成本、方便使用10。SPI数据通信交换需要按照一致的同步频率，而主机将产生所需的同步信号。表3-2 列出了SPI通信方式主要用到

30、的信号接口。表3-2 SPI通信方式主要用到的信号接口SPI接口控制4条信号线分别定义为SPI_CS_N、SPI_CLK、SPI_MISO和SPI_MOSI。MISO信号由从机在主机的控制下产生。SPI_CS_N信号控制着外设的接收发送功能包含禁止和使能。当SPI_CS_N端口电平被拉到高电平时，对于外设接收、发送数据的运作将会禁止；当SPI_CS_N端口电平是低电位，外设接受和发送数据的行为可以正常进行。在SPI通信过程中，当CPOL=0，时钟空闲时段的信号电平是低电位；当CPOL=1，时钟空闲时段的信号电平是高电位10。而CPHA为时钟相位，当它的高低电平变化时，在数据传输中可以分别组合成

31、两种不同的传输协议。当CPHA=0，在时钟电平变化的前一个跳变边沿（上升沿或下降沿）进行数据捕获采样；当CPHA=1，在时钟电平变化的后一个跳变边沿（上升沿或下降沿）进行数据捕获采样。对于SPI模式的数据通信，主模块应该与通信的外设两者的时钟特性保持同步一致。对于本设计的SPI接口控制，SPI通信方式设置为CPOL=1、CPHA=1。表3-3列出SPI接口信号。表3-3 SPI通信控制接口定义本设计SPI控制模块主要硬件描述如下图3-11、图3-12、图3-13所示：图3-11 SPI时序产生图3-12 SPI主机传输数据图3-13 SPI主机接收数据 SPI控制部分，CPOL=1、CPHA=

32、1通信模式时序分析仿真结果如下图3-14所示：图3-14 SPI控制模块通信时序分析仿真结果 因为CPOL为1，所以spi_clk闲置电平为高电平1，当spi_clk的第一个边沿为下降沿时输出数据，仿真波形图如下图3-15所示，其中要发送的数据为F0。图3-15发出数据结果分析波形 由于CPHA为1，故处于spi_clk信号第二个电平跳变上升沿存入数据，仿真波形图如下图3-16所示：图3-16 SPI时序存储数据结果仿真图（2）SD卡初始化及读操作SD卡的上电初始化过程：首先上电时要延时一段让SD卡准备的时间过程，在上电后需要74个时钟以上的延时时间段，这其实是在发送15个以上的0xff到SD

33、卡输入口。当初始化完成后，需要发送复位命令CMD0，当复位命令发出后需要等待，当8个时钟过去后，开始验证回复数据，回复数据为0x01时，进入IDLE状态 ，当正确接收后接着发送CMD1。初始化成功后，接收数据为0x00,表示这时已完成激活过程，接下来可以接受其他命令。SD数据读步骤： 发送CMD17（单块）或 CMD18（多块）读命令，返回 0x00。 接收数据开始令牌 0xfe（或0xfc） 读取512Bytes数据以及CRC校验 2Bytes，其中默认通信传送的数据是512字节，CMD16用于控制块长度。 SD命令CMD发送控制步骤： 发送8个时钟。 SD卡片选CS拉低，使能有效。 连续发

34、送6个Bytes命令。 接收1个Bytes响应数据。 片选CS电位变高，停止读写SD卡。 用Quartus软件集成的SignalTap逻辑分析仪对SD卡读写过程中的地址扫描寻址输出进行逻辑分析，结果如下图3-17所示：图3-17 读取操作访问图片存储地址的结果值 同时用SignalTap分析SD功能模块扫描SD里的图片文件数据输出的数据值得到的结果如下图3-18所示，由于SignalTap的数据分析不是连续保存的，所以不能看到SD卡存储的数据连续输出的结果，其中只列出了截取其中一个的数据分析结果。图3-18 SD卡相关模块输出的数据值3.2.3.4 数据流控制表3-4给出BMP格式的图片文件结

35、构含义。表3-4 图片文件结构在调色板存储的是图像RGB图片点阵颜色数据，取决于图片的颜色数目和图像宽度。当像素大小改变时每一行存储的字节数据区的大小也会随着改变。SD卡控制器负责寻址到图片存储地址，读取其图片数据，把数据送进数据流控制模块，从而进行数据的处理。数据流控制主要关联SD卡、SDRAM和VGA显示模块。图片数据读取的流向过程由图3-19所示。而数据传输控制模块设计图如图3-20所示。图3-19 图片数据读取的流向图图3-20数据流控制模块设计原理图3.2.3.5 SDRAM控制 SDRAM控制模块连接着数据流模块，它们主要是对FPGA读取到的图片数据进行缓存，以有利于图片的正常显示

36、。SDRAM控制原理图如下图3-21所示:图3-21 SDRAM控制部分原理图3.2.3.6 VGA显示驱动模块VGA显示器使用光栅扫描的方法，水平同步信号HSYNC驱使着电子束在CRT屏幕上从左一直扫描到右边、而垂直同步信号VSYNC驱使着电子束从上到下进行移动扫描11。它们的动作行为都是遵循着一定的规律进行扫描。对于标准VGA模式要求的时钟频率有：1、 时钟频率：25.175MHz2、 行频：31469Hz3、 每秒图像刷新频率：59.94Hz 本系统设计的驱动显示模块如下图3-22所示：图3-22 VGA显示功能模块3.2.4 FPGA的JTAG模式配置电路Cyclone器件有四个专用的

37、JTAG配置引脚：TDI，TDO,TMS和TCK12。配置数据通过TDI引脚串行输入，在TCK上升沿时将数据送入FPGA；通过TDO引脚，在TCK的下降沿时把配置数据送出FPGA；TCK提供时钟信号。JTAG模式配置电路如图3-23所示。图3-23 JTAG模式配置电路3.3电源模块电源部分的设计，首先经过DC005电源插座接入5V直流电，然后串上一个单向导电肖特基二极管SS14，再经过一个六脚电源开关使硬件系统电路获得5V的稳定直流电压。SS14最显著的特点为工作速度快即系反向恢复迅速，反向耐压电压4OV，广泛应用于设计电源保护电路。图3-24 给出5V DC电源电路设计图。图3-24 5V

38、直流电源电路在获取稳定的5V直流电源后，要想得到本设计的FPGA系统电路所需的1.5V和3.3V直流电压就将用到AMS1117系列稳压器。AMS1117具有正向低压稳压功能，内部配有过热保护和限流电路。它具有的特点是：1、 输出电压固定时有1.5V、1.8V、2.5V、2.85V、3.0V、3.3V、5.0V规格，同时具备可调版本，其具有 1的精度；2、 固定输出电压为 1.2V的精度为2；3、 低漏失电压：1A输出电流时仅为 1.2V；4、 限流功能；5、 过热切断；6、 温度范围：-40C 125C 。AMS1117系列稳压器的极限参数、管脚描述和电气特性分别如表3-5、表3-6、表3-7

39、所示。表3-5 极限参数参数符号范围单位输入工作电压Vin20V引脚温度 (焊接5秒Vlead260C工作结温范围Tj150 C储存温度Tstg-65 +150C功耗Pd内部限制mW表3-6 管脚描述管脚号管脚名称I/O功能1GND地2VoutO输出电压3VinI输入工作电压表3-7 电气特性端口名检测环境MinStandard valueMax单位输出电压VoutAMS1117-1.5, IOUT=10m, VIN=3.5V ,TJ=25C 10mAIOUT1A, 3.0VVIN10V1.4851.51.515VAMS1117-3.3, IOUT=10mA, VIN=5V,TJ=25C ,

40、0IOUT1A, 4.75VVIN10V3.2673.3003.333V图3-25为供给FPGA的3.3V及1.5V电压的电源电路图。图3-25 FPGA最小系统1.5V和3.3V电源电路3.4滤波电路滤波电路作用是减小输入电源的交流干扰影响，保存直流成分，保证输出直流电压的稳定性。本电路设计的实际电源电压并不稳定，会有伴随的高频以及低频信号的干扰。所以要用到10uF的电容来消除低频干扰；但对于高频的干扰，需要再并联0.1uF的电容滤除高频分量。电源中存在一些交流的高频和低频信号，这些信号对系统造成一定的干扰。FPGA芯片接电源的引脚并联电容到地，对系统不利的交流信号起到滤除作用。把10uf和

41、0.1uf电容一起并上可以让其中的交流成分被减到最小。滤波电路模块如下图3-26所示：图3-26 滤波电路3.5 EPCS接口电路本设计电路预留EPCS接口，进行主动串行配置，其方式需要用到Flash来存储FPGA的配置代码数据，故本方案选择EPCS1作为配置存储器。表3-8给出EPCS系列器件容量性能参数。表3-8 EPCS串行配置器件的容量EPCS1具有价格低，引脚少及非易失性的特点，其中EPCS1的参数有：1、类别：存储器 - 用于 FPGA 的配置 Proms2、描述：IC CONFIG DEVICE 1MBIT 8-SOIC3、系列：EPCS4、制造商：Altera5、可编程类型：系

42、统内可编程，支持Quartus 软件设计6、存储容量：1Mb7、电压_电源：3 V 3.6 V8、工作温度：-40C 85C9、封装/外壳：8-SOIC（0.154，3.90mm 宽）10、超过100000次的可擦除/编程11、编程支持USB BlasterFPGA器件可编程接口的EPCS接口电路如图3-27所示。图3-27 EPCS接口电路将FPGA芯片的MSEL1.0引脚设置为OO时，就是主动串行配置。3.6 SD卡存储模块SD卡可以支持两种模式，分别是SD卡模式和SPI模式13。SPI模式和SD卡模式两者区别，前者不足之处就是通信速率较低，为1Bit而后者是1Bit或4Bit，但SPI模

43、式使用非常简单，因此本设计系统电路采用SPI通信模式接线，其接口引脚关联见表3-9。表3-9 SPI模式引脚定义信号名FPGA引脚定义含义SD_DAT0SPI_MISO数据输出SD_DAT3SPI_CS_N片选信号SD_CMDSPI_MOSI数据输入SD_CLKSPI_CLK时钟信号SD卡的连接电路如图3-28所示:图3-28 SD卡的连接电路3.7 VGA接口模块VGA（Video Graphics Array)接口，也称D-Sub接口。VGA插座母头上共有15插孔，排成3排，每排有5个插孔，显卡大多数都采用这种接口，应用比较广泛，VGA接口大多用于数字传输模式连接，如电脑、电脑显示器、等离

44、子电视、高清数字电视等家用电器设备的连接14。VGA接口引脚信号图如图3-29所示。图3-29 VGA接口引脚信号图对于VGA接口电路设计的实现就是利用FPGA产生行同步脉冲信号、列同步脉冲信号与RGB三基色信号，然后经过VGA接口将显示数据传输到LCD屏幕，以达到驱动LCD显示器的功能。 对于VGA显示来说，VGA的时序是一个非常重要的模式参数，主要还是水平同步时序与垂直同步时序。本设计的VGA显示模式为80060060Hz，其驱动时钟clk_25M由FPGA内部的例化PLL提供。图3-30 VGA显示的时序VGA接口的时序图如上图3-30所示，其中垂直与水平时间周期主要由四个部分组成：同步

45、头区间a、后沿b(即同步头结束与有效视频信号开始间的时间间隔）、有效视频显示区间c及前沿d(即有效视频信号与下一个同步脉冲开始间的时间间隔)15。目前，存在多种不同的VGA模式，表3-10和表3-11给出了各VGA模式的时间参数。表3-10 水平时序参数表3-11 垂直时序参数3.8 SDRAM存储器接口电路SDRAM可以用于存储大量数据，也能协助Quartus、软核（NIOS）程序运行。当SDRAM的容量和数据宽度一致时，市场上销售的SDRAM存储设备是通用兼容的9。本设计采用三星K4S系列芯片。其中K4S641632H型号芯片的参数特点有：1、 JEDEC标准 3.3V电源供电；2、 所有的输入进行采集数据时都会处于时钟上升沿阶段；3、 自动刷新；4、 64ms刷新周期（4K 周期）。